專利名稱：制造半導(dǎo)體器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造工藝，特別涉及一種半導(dǎo)體器件間隙壁的制作方法。
背景技術(shù)：
在半導(dǎo)體器件微型化、高密度化、高速化、高可靠化和系統(tǒng)集成化等需求的推動下，半導(dǎo)體器件的最小特征關(guān)鍵尺寸不斷縮小。由此而引起柵極結(jié)構(gòu)之間的間距也不斷縮小，這會導(dǎo)致隨后柵極結(jié)構(gòu)和襯底上形成的金屬間介電層(ILD)不能很好地填充相鄰柵極結(jié)構(gòu)之間的間隙。圖IA為現(xiàn)有的MOS晶體管的剖視圖。現(xiàn)有的MOS晶體管100通常包含襯底101。在襯底101中形成有源極102A以及與源極102A通過溝道區(qū)域103互相分開的漏極102B。通常，MOS晶體管100還包含淺摻雜區(qū)(LDD) 104A和104B。淺摻雜區(qū)104A和104B分別與源極102A和漏極102B相鄰。在溝道區(qū)域103上形成有柵極結(jié)構(gòu)107，柵極結(jié)構(gòu)107包括柵氧化物層和柵極材料層(未示出)。在柵極結(jié)構(gòu)107的側(cè)壁上形成有間隙壁108A和108B。在間隙壁108A和108B與柵極結(jié)構(gòu)107的側(cè)壁之間為偏移間隙壁(offset spacer) 109A和109B。MOS晶體管100的裸露硅表面上形成有自對準(zhǔn)金屬硅化物層105，以降低源極、漏極和柵極結(jié)構(gòu)的薄層電阻(sheet resistance)，所述裸露硅表面包括源極、漏極和柵極結(jié)構(gòu)的上表面。在現(xiàn)有的MOS制造技術(shù)中，通常使用淺摻雜技術(shù)和間隙壁結(jié)構(gòu)，以使源/漏極與淺摻雜區(qū)具有不同的摻雜濃度。接著，在已經(jīng)制造了間隙壁的前端器件結(jié)構(gòu)上形成介電層，用來隔離晶體管與之后形成的金屬互連層，并在介電層中形成接觸孔等。在65nm或更小尺寸的技術(shù)中，為了增大相鄰柵極結(jié)構(gòu)之間的間隙，提高隨后沉積的介電層的填充能力，需要在沉積介電層之前移除間隙壁。由于該移除過程可能會損壞鄰近的結(jié)構(gòu)，例如，金屬硅化物層、柵極結(jié)構(gòu)以及襯底，因此移除間隙壁在半導(dǎo)體制造工藝中是很關(guān)鍵的一步。圖IB是現(xiàn)有技術(shù)中在移除間隙壁結(jié)構(gòu)后器件的剖視圖。如圖IB所示，將間隙壁108A和108B去除，在柵極結(jié)構(gòu)107的側(cè)壁上留下偏移間隙壁109A和109B。偏移間隙壁的材料通常是低溫氧化物(LTO)，而形成間隙壁層的步驟則包括先形成一層較薄的氧化物層，然后再形成一層主要的間隙壁材料層，該層的材料通常為氮化硅。此時，間隙壁結(jié)構(gòu)(偏移間隙壁+間隙壁層)為氧化物-氧化物-氮化物型(LTO-Oxide-SiN, 00N)，因此可以利用高選擇比的干法刻蝕，去除氮化硅層，而使刻蝕停止在氧化物層中。然而，對于某些工藝技術(shù)來說，偏移間隙壁包括氧化物層和氮化硅層。因此，間隙壁結(jié)構(gòu)為氧化物-氮化物-氧化物-氮化物型(Oxide-SiN-Oxide-SiN，0Ν0Ν)。這時，如果仍利用常規(guī)技術(shù)中通常采用的高選擇比的刻蝕工藝，則刻蝕后會在柵極結(jié)構(gòu)兩側(cè)留下孤立的墻，如圖2所示。選擇性刻蝕僅能去除氮化物，但不能去除氧化物，因此對于復(fù)雜的間隙壁結(jié)構(gòu)，刻蝕后柵極結(jié)構(gòu)202兩側(cè)會分別留下間隙壁層中的氧化層203和偏移間隙壁中的氧化層204。
因此，急需一種能去除各種間隙壁結(jié)構(gòu)，并且能有效減少金屬硅化物層的損失的方法，從而使相鄰柵極結(jié)構(gòu)之間的間隙增大，以提高隨后沉積的介電層的填充能力。
發(fā)明內(nèi)容
在發(fā)明內(nèi)容部分中引入了一系列簡化形式的概念，這將在具體實施方式
部分中進(jìn)一步詳細(xì)說明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。為了解決現(xiàn)有技術(shù)無法去處各種間隙壁結(jié)構(gòu)的問題，本發(fā)明提出一種制造半導(dǎo)體器件的方法，所述方法包括下列步驟提供襯底，所述襯底上形成有柵極結(jié)構(gòu)和所述柵極結(jié)構(gòu)兩側(cè)的間隙壁結(jié)構(gòu)；以及通入同向的、無選擇比的刻蝕氣體對所述間隙壁結(jié)構(gòu)進(jìn)行刻蝕，以去除所述間隙壁結(jié)構(gòu)，其中，所述刻蝕過程中反應(yīng)腔室的壓力為110-200毫托，源功率為400-800W。優(yōu)選地，在所述襯底中所述柵極結(jié)構(gòu)兩側(cè)還形成有源極和漏極，并且在所述源極、所述漏極和所述柵極結(jié)構(gòu)的上方形成有金屬硅化物。優(yōu)選地，所述間隙壁結(jié)構(gòu)包括至少一層氧化物層和/或至少一層氮化物層。優(yōu)選地，所述刻蝕氣體包括CF4、CHF3> CH2F2, NF3中的至少一種以及O2。優(yōu)選地，所述刻蝕氣體包括CF4和&。優(yōu)選地，所述CF4的流速為50-500sccm，所述仏的流速為0_50sccm。優(yōu)選地，所述CF4與&的流速比為2-10。優(yōu)選地，所述刻蝕氣體還包括惰性氣體。優(yōu)選地，所述惰性氣體為氦氣，其中所述氦氣的流速為O-lOOsccm。優(yōu)選地，所述偏壓功率為0-300W。本發(fā)明的方法能夠去除各種間隙壁結(jié)構(gòu)，以提高隨后沉積的金屬間介電層的填充能力。另外，上述刻蝕工藝還能有效減少金屬硅化物層的損失，增大飽和電流，提高晶體管的速度。
本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的原理。在附圖中，圖IA是現(xiàn)有的MOS晶體管的剖視圖；圖IB是現(xiàn)有技術(shù)中在移除間隙壁結(jié)構(gòu)后器件的剖視圖；圖2是采用現(xiàn)有技術(shù)的方法對ONON型間隙壁刻蝕后的剖視圖；圖3A-3D示出根據(jù)本發(fā)明實施方式去除間隙壁流程中各個步驟的剖視圖；圖4是根據(jù)本發(fā)明實施方式去除間隙壁的工藝流程圖。
具體實施例方式在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員來說顯而易見的是，本發(fā)明可以無需一個或多個這些細(xì)節(jié)而得以實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。為了徹底了解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便說明本發(fā)明是如何去除各種間隙壁結(jié)構(gòu)的，包括簡單的間隙壁結(jié)構(gòu)，例如ON型或0型，和復(fù)雜的間隙壁結(jié)構(gòu)，例如ONON型和0Ν0Ν0型。顯然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實施方式。本發(fā)明提出一種制造半導(dǎo)體器件的方法，通過通入同向的、無選擇比的刻蝕氣體對各種間隙壁結(jié)構(gòu)進(jìn)行刻蝕以去除間隙壁結(jié)構(gòu)。該方法能去除晶體管中的各種間隙壁結(jié)構(gòu)。并且，為了減少金屬硅化物層的損失，在刻蝕過程中反應(yīng)腔室的壓力為110-200毫托，源功率為400-800W。所述間隙壁結(jié)構(gòu)可以包括至少一層氧化物層和/或至少一層氮化物層。間隙壁結(jié)構(gòu)由內(nèi)向外，例如僅包括氧化物或氮化物，包括氧化物和氮化物，包括氮化物和氧化物，包括氧化物、氮化物和氧化物，包括氮化物、氧化物和氮化物，包括氧化物、氮化物、氧化物和氮化物，或者包括氮化物、氧化物、氮化物和氧化物，等等。對于上述各種間隙壁結(jié)構(gòu)，均可以按照本發(fā)明的下述工藝步驟并采用下述工藝參數(shù)來去除。因此，下文僅以其中一種間隙壁結(jié)構(gòu)為例來解釋本發(fā)明的方法。然而，使用該方法去除各種間隙壁結(jié)構(gòu)的工藝可應(yīng)用制造任何需要去除間隙壁結(jié)構(gòu)的半導(dǎo)體器件。圖3A至圖3D示出根據(jù)本發(fā)明實施方式去除間隙壁結(jié)構(gòu)流程中各個步驟的剖視圖。請參照圖3A，先提供襯底301，該襯底301可以包括但不限于以下所提到的材料，例如硅、絕緣體上硅(silicon on insulator，SOI)、絕緣體上層疊硅(stacked silicon oninsulator，SS0I)、絕緣體上層疊鍺化硅(stacked SiGe on insulator，S-SiGeOI)、絕緣體上鍺化硅(SiGe on insulator, SiGeOI)以及絕緣體上鍺(Ge on insulator, GeOI)中的至少一種材料。在襯底301上形成柵極結(jié)構(gòu)307，柵極結(jié)構(gòu)307由下而上依次包括形成在襯底301上的柵氧化物層(未示出)和柵氧化物層上的柵極材料層(未示出)。柵極材料層通常包含多晶硅。柵氧化物層可由高介電常數(shù)的材料，例如二氧化硅所構(gòu)成。在襯底301中形成有淺摻雜區(qū)304A和304B，在淺摻雜區(qū)304A和304B之間隔著溝道區(qū)域303。隨后，在柵極結(jié)構(gòu)307的側(cè)壁上形成間隙壁結(jié)構(gòu)，該間隙壁結(jié)構(gòu)包括間隙壁308A和308B與偏移間隙壁309A和309B。偏移間隙壁309A和309B分別位于柵極結(jié)構(gòu)307的兩側(cè)及襯底301上，且偏移間隙壁309A介于間隙壁308A與柵極結(jié)構(gòu)307和襯底301之間，偏移間隙壁309B介于間隙壁308B與柵極結(jié)構(gòu)307和襯底301之間。雖然在圖3A中未示出，但間隙壁308A、308B與偏移間隙壁309A、309B都分別包含雙層結(jié)構(gòu)。具體地，形成偏移間隙壁309A、309B的步驟包括先以常用的薄膜沉積法在柵極結(jié)構(gòu)307兩側(cè)形成一層氧化物層，例如二氧化硅層，然后以常用的薄膜沉積法在該氧化物層兩側(cè)形成一層氮化物層，例如氮化硅層。偏移間隙壁309A、309B通常為L型，且厚度約在30-120埃之間。間隙壁308A、308B由內(nèi)向外包括先形成在間隙壁308A、308B兩側(cè)的一層較薄的氧化物層，以及隨后形成在該氧化物層兩側(cè)的一層主要的間隙壁材料層，該層的材料通常為氮化硅。因此，可以將包括間隙壁308A、308B與偏移間隙壁309A、309B的間隙壁結(jié)構(gòu)稱為0Ν0Ν型間隙壁結(jié)構(gòu)。然后，請參照圖;3B，進(jìn)行離子注入工藝，在襯底301中、柵極結(jié)構(gòu)307兩側(cè)形成源極302A和漏極302B。該離子注入工藝可以選擇N型摻雜劑，例如砷、銻或磷，或者將P型摻雜劑，例如硼等。在完成源極302A和漏極302B的摻雜后，通?？蓪σr底301進(jìn)行退火或活化摻雜劑的熱處理，以修復(fù)離子注入對晶格造成的損傷，并使摻雜劑向襯底301內(nèi)較深的區(qū)域擴(kuò)散。接著，請參照圖3C，在源極302A、漏極302B和柵極結(jié)構(gòu)307上形成覆蓋層，例如金屬硅化物層305。金屬硅化物層305可以利用自對準(zhǔn)金屬硅化物工藝來形成，即在形成源極和漏極之后，利用濺射或沉積方法，形成鈷(Co)、鈦(Ti)或鎳(Ni)等金屬層覆蓋在源極302A、漏極302B和柵極結(jié)構(gòu)307上，然后快速熱退火(RTP)使金屬與源極302A、漏極302B和柵極結(jié)構(gòu)307中的硅反應(yīng)，形成金屬硅化物層305。RTP溫度可在700°C至1000°C之間。最后，請參照圖3D，通入同向的、無選擇比的刻蝕氣體對間隙壁結(jié)構(gòu)進(jìn)行刻蝕，以去除所述間隙壁結(jié)構(gòu)。該步驟所進(jìn)行的刻蝕需滿足以下特點(diǎn)同向同性并且對氧化物和氮化物而言無選擇比，以便同時去除ONON型的間隙壁結(jié)構(gòu)中的氧化物和氮化物，從而增大相鄰柵極結(jié)構(gòu)之間的間隙，提高隨后沉積的金屬間介電層的填充能力。上述刻蝕工藝可以采用干法刻蝕，刻蝕氣體包括CF4、CHF3> CH2F2, NF3中的至少一種以及O2，優(yōu)選地包括CF4和02。在相同的工藝條件下，使用甲烷和氧氣所組成的混合氣體對氮化物和氧化物的刻蝕速率僅相差約1 %，并且保持各向同性效果較好，因此優(yōu)選的刻蝕氣體包括甲烷和氧氣。另外，還可以通入惰性氣體，例如氦氣或氬氣，以起到稀釋作用和轟擊作用。其中，甲烷的流速可以是50-500sCCm，氧氣的流速可以是0-50sCCm，并且甲烷與氧氣的流速比在2-10范圍內(nèi)效果較佳，在4-5范圍內(nèi)效果更佳。惰性氣體的流速可以是O-lOOsccm，其中，sccm是標(biāo)準(zhǔn)狀態(tài)下，也就是1個大氣壓、25攝氏度下每分鐘1立方厘米(IcmVmin)的流量。為了減少金屬硅化物層的損失，在刻蝕過程中反應(yīng)腔室的壓力為110-200毫托，源功率為400-800W。另外，刻蝕過程中的偏壓功率為0-300W。實驗證明，在增大壓力和源功率的情況下，可以減少整個過程的物理性刻蝕，并且由于化學(xué)性刻蝕對金屬硅化物層基本不產(chǎn)生影響，因此可以有效地將金屬硅化物層的厚度損失減少到10埃左右，以增大飽和電流(Idsat),從而有效地提高晶體管的速度。圖4的流程圖示出了根據(jù)本發(fā)明實施方式去除間隙壁的工藝流程。在步驟401中，提供襯底，所述襯底上形成有柵極結(jié)構(gòu)和柵極結(jié)構(gòu)兩側(cè)的間隙壁結(jié)構(gòu)。該間隙壁結(jié)構(gòu)為ONON型，即從內(nèi)向外依次為氧化物-氮化物-氧化物-氮化物。此外，在襯底中還形成有淺摻雜區(qū)，以及在淺摻雜區(qū)之間的溝道區(qū)域。在步驟402中，進(jìn)行離子注入工藝，在襯底中、柵極結(jié)構(gòu)兩側(cè)形成源極和漏極。在完成源極和漏極的摻雜后，通?？蓪σr底進(jìn)行退火或活化摻雜劑的熱處理。在步驟403中，在源極、漏極和柵極結(jié)構(gòu)上形成覆蓋層，例如金屬硅化物層。在步驟404中，通入同向的、無選擇比的刻蝕氣體對間隙壁結(jié)構(gòu)進(jìn)行刻蝕，以去除ONON型的間隙壁結(jié)構(gòu)?？涛g氣體包括CF4、CHF3、CH2F2、NF3中的至少一種以及O2，優(yōu)選地包括CF4和02。另外，還可以通入惰性氣體。在刻蝕過程中反應(yīng)腔室的壓力為110-200毫托，源功率為 400-800W。本發(fā)明的實施方式對氮化物和氧化物的刻蝕速率基本相同，且各向同性，因此，能夠同時有效地去除間隙壁結(jié)構(gòu)同時包含氧化物和氮化物的情況，或者去除間隙壁結(jié)構(gòu)中僅包含氧化物或氮化物的情況。即，本發(fā)明的方法可以去除包含至少一層氮化硅和/或至少一層氧化物的各種間隙壁結(jié)構(gòu)。因此，根據(jù)本發(fā)明的方法能夠提高隨后沉積的金屬間介電層的填充能力。另外，上述刻蝕工藝還能有效減少金屬硅化物層的損失，從而增大飽和電流，提高晶體管的速度。根據(jù)如上所述實施例制造的半導(dǎo)體器件可應(yīng)用于多種集成電路(IC)中。根據(jù)本發(fā)明的IC例如是存儲器電路，如隨機(jī)存取存儲器(RAM)、動態(tài)RAM(DRAM)、同步DRAM (SDRAM)、靜態(tài)RAM(SRAM)、或只讀存儲器(ROM)等等。根據(jù)本發(fā)明的IC還可以是邏輯器件，如可編程邏輯陣列(PLA)、專用集成電路(ASIC)、合并式DRAM邏輯集成電路(掩埋式DRAM)、射頻電路或任意其他電路器件。根據(jù)本發(fā)明的IC芯片可用于例如用戶電子產(chǎn)品，如個人計算機(jī)、便攜式計算機(jī)、游戲機(jī)、蜂窩式電話、個人數(shù)字助理、攝像機(jī)、數(shù)碼相機(jī)、手機(jī)等各種電子產(chǎn)品中，尤其是射頻產(chǎn)品中。本發(fā)明已經(jīng)通過上述實施例進(jìn)行了說明，但應(yīng)當(dāng)理解的是，上述實施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。
權(quán)利要求
1.一種制造半導(dǎo)體器件的方法，所述方法包括下列步驟提供襯底，所述襯底上形成有柵極結(jié)構(gòu)和所述柵極結(jié)構(gòu)兩側(cè)的間隙壁結(jié)構(gòu)；以及通入同向的、無選擇比的刻蝕氣體對所述間隙壁結(jié)構(gòu)進(jìn)行刻蝕，以去除所述間隙壁結(jié)構(gòu)，其中，所述刻蝕過程中反應(yīng)腔室的壓力為110-200毫托，源功率為400-800W。
2.如權(quán)利要求1所述的方法，其特征在于，在所述襯底中所述柵極結(jié)構(gòu)兩側(cè)還形成有源極和漏極，并且在所述源極、所述漏極和所述柵極結(jié)構(gòu)的上方形成有金屬硅化物。
3.如權(quán)利要求1所述的方法，其特征在于，所述間隙壁結(jié)構(gòu)包括至少一層氧化物層和/或至少一層氮化物層。
4.如權(quán)利要求1所述的方法，其特征在于，所述刻蝕氣體包括CF4、CHF3、CH2F2、NF3中的至少一種以及O2。
5.如權(quán)利要求4所述的方法，其特征在于，所述刻蝕氣體包括CF4和02。
6.如權(quán)利要求5所述的方法，其特征在于，所述CF4的流速為50-500sCCm，所述仏的流速為 0_50sccmo
7.如權(quán)利要求6所述的方法，其特征在于，所述CF4與&的流速比為2-10。
8.如權(quán)利要求1所述的方法，其特征在于，所述刻蝕氣體還包括惰性氣體。
9.如權(quán)利要求8所述的方法，其特征在于，所述惰性氣體為氦氣，其中所述氦氣的流速為 O-IOOsccm0
10.如權(quán)利要求1-9中的任意一項所述的方法，其特征在于，所述偏壓功率為0-300W。
全文摘要
本發(fā)明公開一種制造半導(dǎo)體器件的方法，方法包括下列步驟提供襯底，所述襯底上形成有柵極結(jié)構(gòu)和柵極結(jié)構(gòu)兩側(cè)的間隙壁結(jié)構(gòu)；以及通入同向的、無選擇比的刻蝕氣體對間隙壁結(jié)構(gòu)進(jìn)行刻蝕，以去除間隙壁結(jié)構(gòu)，其中，刻蝕過程中反應(yīng)腔室的壓力為110-200毫托，源功率為400-800W。本發(fā)明的方法能夠去除各種間隙壁結(jié)構(gòu)，以提高隨后沉積的金屬間介電層的填充能力。另外，上述刻蝕工藝還能有效減少金屬硅化物層的損失，增大飽和電流，提高晶體管的速度。
文檔編號H01L21/28GK102376571SQ20101026329
公開日2012年3月14日 申請日期2010年8月19日 優(yōu)先權(quán)日2010年8月19日
發(fā)明者孫武, 張海洋 申請人:中芯國際集成電路制造(上海)有限公司