專利名稱：集成電路結構的制作方法
技術領域：
本發明涉及一種集成電路結構，特別涉及一種集成電路結構。
背景技術：
密封環(seal ring)為半導體后段工藝中一重要部分。密封環為圍繞集成電路的 壓力保護結構，其保護位于半導體芯片內部的集成電路不會因為受到從晶片切割成半導體 芯片造成的損傷。另外，密封環可防止水氣穿透進入半導體芯片。公知的密封環通常由內 部連接的金屬線和介層孔形成，且形成鄰近于切割道。集成電路形成于密封環的內側。因為提供了密封環和保護層，所以可以保護位于密封環內側的集成電路不因受外 界環境的影響而導致半導體芯片內部的破裂。因此在一段長時間內可以保證半導體元件特 性的穩定。當切割晶片時，會施加高機械壓力，且可能會損傷密封環。為了增加密封環的 強度，可于半導體芯片的邊角形成邊角壓力釋放結構(corner stress release (CSR) structure,以下簡稱為CSR結構)。上述CSR結構為與密封環同時形成的額外金屬線和介 層孔，且實際上與密封環連接。由于CSR結構的形成，邊角區域會存在有較多金屬結構，所 以上述邊角區域的壓力會大于半導體芯片的其他區域。因此施加于密封環的壓力會分散至 上述較多金屬結構，且因此個別的密封環會較不可能受到壓力造成的損傷。因此，在此技術領域中，需要一種集成電路結構，以克服公知技術的缺點。
發明內容
有鑒于此，本發明的實施例提供一種集成電路結構，上述集成電路結構包括一半 導體芯片，包括一邊角；一密封環，相鄰于上述半導體芯片的邊緣；一邊角壓力釋放結構， 相鄰于上述邊角，且實際上鄰接于上述密封環，其中上述邊角壓力釋放結構包括一第一部 分，位于一頂部金屬層中；一電路構件，其中上述電路構件擇自下列族群一內連線結構以 及位于上述邊角壓力釋放結構的上述第一部分正下方的一有源電路。本發明的另一實施例提供一種集成電路結構，包括一半導體芯片，包括一第一 邊緣；一第二邊緣，垂直于該第一邊緣，且與該第一邊緣形成一邊角區；一接合焊盤，相鄰 于該第一邊緣；一密封環，包括平行于該第一邊緣的一第一側邊，和平行于該第二邊緣的一 第二側邊；以及一邊角壓力釋放結構，位于該邊角區中，且包括一第一末端，鄰接于該密封 環的該第一側邊，以及相對于該第一末端的一第二末端，鄰接于該密封環的該第二側邊；一 內連線結構，位于該邊角壓力釋放結構的正下方，該內連線結構包括金屬線和介層孔；以及 一有源電路，位于該邊角壓力釋放結構的正下方，該有源電路包括一晶體管。本發明的其他實施例公開如后。本發明中，如果從下層金屬層中移除或減少CSR結構會影響釋放壓力的功能的 話，影響會非常少。另一方面，通過可允許于CSR結構的正下方形成有源電路及內連線結 構，可節省芯片面積。
圖IA和圖IB為本發明實施例的半導體芯片中的密封環和邊角壓力釋放結構的俯 視圖。圖2為圖IA或圖IB的剖面圖。圖3A為本發明實施例的半導體芯片中的上層金屬層的俯視圖。圖;3B和圖3C為本發明實施例的半導體芯片中的下層金屬層的俯視圖。圖4和圖5為本發明其他實施例的如圖IA和圖IB所示的半導體芯片中的密封環 和邊角壓力釋放結構的俯視圖。其中，附圖標記說明如下；2 半導體芯片；4 邊緣；6 邊角；8 密封環；8_1、8_2 側邊；8_3 部分；Ml、Mtop、Mtop-I、Mtop-2、Mtop_3 金屬層；10 邊角壓力釋放結構；10_1、10_2 部分；18 接合焊盤；30 半導體基板；32 有源電路；33 晶體管；；34 內連線結構；36 金屬線；38 介層孔；40 介電層；44、46 保護層；48、52、56 金屬焊盤；53 頂部介電層；54 介層孔；60 焊線；62 金屬線；L1、L2 水平尺寸。
具體實施例方式以下以各實施例詳細說明并伴隨著
的范例，做為本發明的參考依據。且 在附圖中，實施例的形狀或是厚度可擴大，并以簡化或是方便標示。再者，附圖中各元件的 部分將以分別描述說明之，值得注意的是，圖中未示出或描述的元件，為所屬技術領域中的普通技術人員所知的形式，另外，特定的實施例僅為揭示本發明使用的特定方式，其并非用 以限定本發明。圖IA和圖IB為本發明實施例的部分半導體芯片2的俯視圖，上述半導體芯片2 包括彼此垂直的邊緣4和邊角6。雖然圖IA和圖IB并未顯示全部的半導體芯片2，但是半 導體芯片2可具有包括四個邊緣的長方形，且邊緣4為其中兩個邊緣。密封環8形成相鄰 于半導體芯片2的邊緣4。因此，密封環8可包括四個側邊，每一個側邊近似于半導體芯片 2的邊緣4的其中之一。在邊角6處，密封環8可形成為90度角或可不形成為90度角。甚 至密封環8可包括對角線的部分8_3。在一實施例中，密封環8可由金屬線和延伸穿過多個 介電層的介層孔形成，上述介電層包括但不限于如圖2、圖4和圖5所示的金屬層Ml至金屬 層Mtop。在密封環8中的金屬線和介層孔形成連續的金屬壁(參考圖幻，所以例如水氣的 有害物質會被阻擋于密封環8之外。可以了解的是，雖然本實施例只顯示一個密封環8，然 而也可由多個密封環形成密封環8，且外側的密封環包圍著內側的密封環。邊角壓力釋放結構(corner stress release (CSR) structure，以下簡稱為 CSR 結 構)10可形成相鄰于邊角6和密封環8，以增加密封環8的強度。舉例來說，請參考圖1A， CSR結構10可為金屬物，其具有連接至密封環8的側邊的兩個相對末端。如圖IB所示，在 其他實施例中，CSR結構10可形成為一實心焊盤，其包括密封環8的邊角部分。可同時形 成CSR結構10和密封環8，且因此可由一相同材料形成CSR結構10和密封環8，并且CSR 結構10和密封環8形成一連續區域。也可在半導體芯片2的表面形成接合焊盤18。在一實施例中，可于密封環8的內 側(接近半導體芯片2中心的側邊)上形成接合焊盤18，且接合焊盤18可排列成線狀，其 平行于密封環8的側邊，例如側邊8_1和8_2。圖2為本發明實施例的半導體芯片2的剖面圖，其中上述剖面圖為沿圖IA或圖IB 的切線2-2的剖面圖。在如圖2所示的剖面圖中，半導體芯片2可包括半導體基板30，有 源電路32形成于半導體基板30上。基板30可為由例如硅、硅鍺或其他類似的材料的常用 半導體材料形成的半導體基板。有源電路32可包括互補式金屬氧化物半導體(CM0Q晶體 管(標示為晶體管33)、電阻、電容或其他類似的元件。在一實施例中，有源電路32可為一 輸入/輸出(I/O)電路。內連線結構34形成于有源電路32的上方，且用以內部連接至有 源電路32，且將有源電路32連接至接合焊盤18。內連線結構34可包括多個金屬層，上述 金屬層可包括金屬線36和介層孔38，且上述金屬線36和介層孔38形成于多個介電層40 中。可由例如介電常數約低于2. 5或甚至小于2. 0的低介電常數介電材料形成介電層40。在一實施例中，保護層44和46形成于介電層40的上方。在此領域中保護層44 和46通常可分別視為保護層-1和保護層_2，且可由例如氧化硅、氮化硅、未摻雜硅玻璃 (USG)、聚酰亞胺(polyimide)及/或上述材料形成的多層結構形成保護層44和46。金屬 焊盤48形成于保護層44和46的其中之一或兩者之上/之中。在一實施例中，金屬焊盤48 可具有位于保護層46的一開口中的一較低部分，以及位于保護層44上方的一較高部分。金 屬焊盤48可包括鋁，且因此也可視為鋁焊盤48。然而，也可由例如鋁、銀、金、鎳、鎢或上述 合金的其他材料或包括例如銅、銀、金、鎳、鎢或上述合金的其他材料形成金屬焊盤48。在一 實施例中，金屬焊盤48可由鋁-銅合金形成。金屬焊盤48可通過例如位于其下的內連線 結構34電性連接至有源電路32。
上述金屬層可包括形成于頂部介電層53中的一頂部金屬層Mtop。頂部金屬焊盤 (Mtop pad)52形成于頂部介電層53中，其可做為頂部金屬層Mtop的一部分。可由未摻雜 硅玻璃(USG)或低介電常數介電材料形成頂部介電層53。如圖2所示，頂部金屬焊盤52 可直接接觸金屬焊盤48，或者，頂部金屬焊盤52可通過多個介層孔連接至金屬焊盤48 (圖 未顯示，但類似于介層孔M)。一額外的下一層金屬焊盤(Mtop-1 pad) 56，可形成于頂部金 屬焊盤52的正下方。下一層金屬焊盤56可形成于下一層金屬層Mtop-I中，下一層金屬層 Mtop-I緊接頂部金屬層Mtop的下方(下一層處)。可通過多個介層孔M連接下一層金屬 焊盤56和頂部金屬焊盤52。下一層金屬焊盤56和頂部金屬焊盤52可具有彼此部分重迭的 明顯部分。如圖2所示，在一實施例中，下一層金屬焊盤56和頂部金屬焊盤52可具有相同 尺寸和相同形狀，且可(或可沒有)彼此完全重迭。在一實施例中，可進行打線接合(wire bonding)工藝，以將金屬焊盤48電性連接至金屬線62，其中顯示焊線(wire bond)60形成 于金屬焊盤48上。在打線接合(wire bonding)工藝期間，接合力(bonding force)施加 至金屬焊盤48，上述接合力會通過頂部金屬焊盤52影響下一層金屬焊盤56，且因此頂部金 屬焊盤52和下一層金屬焊盤56兩者可在結構上支撐金屬焊盤48。CSR結構10可包括位于上層金屬層中的部分。舉例來說，CSR結構10可位于金屬 層Mtop和Mtop-I中的部分。在較低金屬層中，舉例來說，從底部金屬層(通常為Ml)至金 屬層Mtop-2，CSR結構10的水平(橫向)尺寸可小于金屬層Mtop和金屬層Mtop-Ι，或者 根本不形成CSR結構10。因此，如圖2所示，CSR結構10正下方的區域可用以形成內連線 結構34及/或有源電路32。圖3A至圖3C為本發明實施例的在不同金屬層中的密封環8和CSR結構10的俯 視圖。請參考圖3A，密封環8和CSR結構10形成于上層金屬層中，舉例來說，包括金屬層 Mtop及/或金屬層Mtop-I。值得注意的是，雖然頂部金屬焊盤52和下一層金屬焊盤56顯 示于同一附圖中，但是當頂部金屬焊盤52位于金屬層Mtop中時，下一層金屬焊盤56位于 金屬層Mtop-I中。另外，CSR結構10可包括位于金屬層Mtop及/或金屬層Mtop-I中的 部分10_1。請參考圖:3B，圖;3B顯示在下層金屬層(包括金屬層Ml至金屬層Mtop-幻中的密封 環8。由于CSR結構10、下一層金屬焊盤56和頂部金屬焊盤52只形成于高于金屬層Mtop-2 的上層金屬層中，而沒有顯示在金屬層Ml至金屬層Mtop-2中，所以利用虛線表示CSR結構 10、下一層金屬焊盤56和頂部金屬焊盤52。在圖:3B所示的實施例中，CSR結構10不包括 下層金屬層Ml至金屬層Mtop-2的任何部分。值得注意的是，內連線結構34及/或有源電 路32可形成于CSR結構10的部分10_1的正下方，且可延伸至下一層金屬焊盤56和頂部 金屬焊盤52的正下方。換言之，當位于CSR結構10正下方的下層金屬層中的區域用來形 成有源電路和金屬繞線結構時，CSR結構10只會形成于上層金屬層中。請再參考圖2，可以 注意到每一個內連線結構34及有源電路32可包括位于CSR結構10正下方的部分。圖3C顯示本發明的其他實施例，圖3C中顯示在下部的金屬層Mtop-2至金屬層Ml 金屬層中的密封環8的俯視圖。在本實施例中，CSR結構10除了部分10_1位于上部的金屬 層Mtop及/或金屬層Mtop-I中，CSR結構10還包括位于下部的金屬層Ml至金屬層Mtop-2 金屬層中的部分10_2。然而，位于下部的金屬層中的CSR結構10的部分10_2的尺寸小于 位于上部的金屬層中的CSR結構10的部分10_1的尺寸。舉例來說，位于下部的金屬層中的CSR結構的部分10_2的水平(橫向)尺寸顯示為L2，其小于CSR結構的部分10_2的相 應的水平(橫向)尺寸Li。在一實施例中，水平(橫向)尺寸L2可小于水平(橫向)尺寸 Ll的百分之50，甚至小于水平(橫向)尺寸Ll的百分之20。結果，位于CSR結構10的部 分10_1正下方的下層金屬層中的區域可用來形成有源電路32及內連線結構34。因為如圖2所示的焊焊盤(接合焊盤)結構包括兩個位于金屬焊盤48下方且連 接至金屬焊盤48的頂部金屬焊盤52和下一層金屬焊盤56，所以如圖2所示的焊焊盤(接 合焊盤)結構可視為一雙重實心焊焊盤(接合焊盤)結構。如圖4所示，在其他實施例中， 可形成單一實心焊焊盤(接合焊盤)結構，上述單一實心焊焊盤結構除了沒有形成介層孔 M和下一層金屬焊盤56之外，其類似于圖2所示的焊焊盤(接合焊盤)結構。換言之，只 有一個單一頂部金屬焊盤52位于金屬焊盤48下方。在本實施例中，CSR結構10(請參考 圖3A)可包括位于包含頂部金屬層Mtop的上部的金屬層的一部分，在此同時CSR結構10 不會形成于包含金屬層Ml至金屬層Mtop-I的下部的金屬層中。在其他實施例中，CSR結 構10可包括位于下部的金屬層中的部分，但是CSR結構10的位于下部的金屬層中的部分 的水平(橫向)尺寸小于位于上部的金屬層中的CSR結構10的位于頂部金屬層Mtop (請 參考圖3C)的水平(橫向)尺寸。因此，位于下部的金屬層Ml至金屬層Mtop-I中且位于 CSR結構10的正下方的區域可包括金屬線和介層孔。另外，有源電路32可形成位于CSR結 構10的正下方。上述接合焊盤也可包括位于金屬焊盤48正下方的兩個以上的接合焊盤。如圖5 所示，舉例來說，接合焊盤18可為三重實心焊焊盤(接合焊盤)結構，其包括位于金屬層 Mtop-2、金屬層Mtop-I和金屬層Mtop中的金屬焊盤。因此，CSR結構10可包括位于包含 金屬層Mtop至金屬層Mtop-2的上部的金屬層的部分，在此同時CSR結構10不會形成于包 含金屬層Ml至金屬層Mtop-3的下部的金屬層中。在其他實施例中，CSR結構10可包括位 于下部的金屬層中的部分，但是CSR結構10的位于下部的金屬層中的部分的水平(橫向) 尺寸小于CSR結構10的位于上部的金屬層中的水平(橫向)尺寸。因此，位于下部的金屬 層中且位于CSR結構10的部分10_1 (請參考圖3C)的正下方的區域可包括金屬線和介層 孔。對本發明實施例的半導體芯片進行實驗以研究壓力的影響。實驗結果顯示壓力的 最大值位于半導體芯片2的邊角且位于例如金屬層Mtop和金屬層Mtop-I的上層金屬層 中，此時位于半導體芯片2的邊角且位于下層金屬層的壓力明顯較低。因此，如果從下層金 屬層中移除或減少CSR結構10會影響釋放壓力的功能的話，影響會非常少。另一方面，通 過可允許于CSR結構的正下方形成有源電路及內連線結構，可節省芯片面積。雖然本發明已以實施例公開如上，然其并非用以限定本發明，任何本領域普通技 術人員，在不脫離本發明的精神和范圍內，當可作些許的更動與潤飾，因此本發明的保護范 圍當視隨附的權利要求所界定的保護范圍為準。
權利要求
1.一種集成電路結構，包括 一半導體芯片，包括 一邊角；一密封環，相鄰于該半導體芯片的邊緣；以及一邊角壓力釋放結構，相鄰于該邊角，且實際上鄰接于該密封環，其中該邊角壓力釋放 結構包括一第一部分，位于一頂部金屬層中；以及一電路構件，其中該電路構件擇自下列族群一內連線結構以及位于該邊角壓力釋放 結構的該第一部分正下方的一有源電路。
2.如權利要求1所述的集成電路結構，其中電路構件包括該內連線結構，且該內連線 結構包括金屬線和介層孔。
3.如權利要求1所述的集成電路結構，其中該電路構件包括該有源電路，且該有源電 路包括一晶體管。
4.權利要求1所述的集成電路結構，其中該邊角壓力釋放結構包括一第二部分，該第 二部分位于一下層金屬層中，且該下層金屬層位于該頂部金屬層的下方，且其中該邊角壓 力釋放結構的該第二部分的尺寸小于該第一部分的尺寸。
5.如權利要求4所述的集成電路結構，其中該下層金屬層為位于該頂部金屬層的下方 的兩層金屬層。
6.如權利要求5所述的集成電路結構，還包括 一雙重實心金屬焊盤，包括一第一金屬焊盤，位于該頂部金屬層中；一第二金屬焊盤，位于該第一金屬焊盤的正下方，且位于一下一層金屬層中，該下一層 金屬層位于該頂部金屬層的下一層處；以及多個介層孔，連接該第一金屬焊盤和該第二金屬焊盤。
7.如權利要求4所述的集成電路結構，其中該邊角壓力釋放結構不包括位于該下層金 屬層中的任何部分，且不包括位于該下層金屬層的下方的任何額外金屬層的任何部分。
8.如權利要求4所述的集成電路結構，其中該邊角壓力釋放結構的該第二部分的尺寸 小于該第一部分的尺寸。
9.一種集成電路結構，包括 一半導體芯片，包括一第一邊緣；一第二邊緣，垂直于該第一邊緣，且與該第一邊緣形成一邊角區； 一接合焊盤，相鄰于該第一邊緣；一密封環，包括平行于該第一邊緣的一第一側邊，和平行于該第二邊緣的一第二側邊；以及一邊角壓力釋放結構，位于該邊角區中，且包括一第一末端，鄰接于該密封環的該第一 側邊，以及相對于該第一末端的一第二末端，鄰接于該密封環的該第二側邊；一內連線結構，位于該邊角壓力釋放結構的正下方，該內連線結構包括金屬線和介層 孔；以及一有源電路，位于該邊角壓力釋放結構的正下方，該有源電路包括一晶體管。
10.如權利要求9所述的集成電路結構，其中該內連線結構位于該密封環的一內側。
全文摘要
本發明提供一種集成電路結構。上述集成電路結構包括一半導體芯片，包括一邊角；一密封環，相鄰于上述半導體芯片的邊緣；一邊角壓力釋放結構，相鄰于上述邊角，且實際上鄰接于上述密封環，其中上述邊角壓力釋放結構包括一第一部分，位于一頂部金屬層中；一電路構件，其中上述電路構件擇自下列族群一內連線結構以及位于上述邊角壓力釋放結構的上述第一部分正下方的一有源電路。本發明中，如果從下層金屬層中移除或減少CSR結構會影響釋放壓力的功能的話，影響會非常少。另一方面，通過可允許于CSR結構的正下方形成有源電路及內連線結構，可節省芯片面積。
文檔編號H01L23/28GK102148205SQ20101026067
公開日2011年8月10日 申請日期2010年8月19日 優先權日2010年2月9日
發明者陳憲偉 申請人:臺灣積體電路制造股份有限公司