專利名稱：具有含多個溝道子區域的傳輸柵極的圖像傳感器的制作方法
技術領域：
本發明大體涉及圖像傳感器，尤其(但并非排除性地)涉及CMOS圖像傳感器。本申請要求2009年8月7日提交的美國臨時專利申請No. 61/232，369的優先權， 該申請的內容通過引用方式合并于此。
背景技術：
圖像傳感器廣泛地用于數字靜態相機、蜂窩式電話、安保攝像機中，以及用于醫 療、汽車及其它應用中。互補金屬氧化物半導體(“CMOS”)技術用以在硅襯底上制造較低 成本的圖像傳感器。在大量圖像傳感器中，圖像傳感器通常包括若干個光傳感器單元或像 素。典型的單個像素包括微透鏡、濾光片、光敏元件、浮動擴散區域及用于從光敏元件讀出 信號的一個或多個晶體管。像素中所包括的這些晶體管之一通常被稱作傳輸晶體管，其包 括布置于該光敏元件與該浮動擴散區域之間的傳輸柵極。該傳輸柵極布置于柵極氧化物 上。光敏元件、浮動擴散區域及柵極氧化物布置于襯底上。在操作期間，當將偏壓電壓施加至傳輸柵極時，可在傳輸柵極下形成導電溝道區 域，以使得信號從該光敏元件傳輸至該浮動擴散區域。然而，傳統的傳輸柵極經常具有圖像 滯后及暈光(blooming)現象的問題。圖像滯后可能由于下述原因而產生傳統的導電溝道區域不能從光敏元件除去所 有信號，使得在先后讀取像素期間存在殘余信號。光敏元件中保留的該剩余信息常被稱作 圖像滯后、殘余圖像、重像或幀間滯留。暈光現象可能因為光敏元件對圖像的高強度部分進行轉換而產生，這些高強度部 分可能使過多電荷溢出至鄰近的光敏元件中。這種過多電荷也可能在預期的傳輸周期前經 過該傳統的傳輸柵極而溢出至浮動擴散區域中。暈光現象可能限制成像傳感器的動態范 圍，并可能限制成像傳感器的商業應用類型。
發明內容
根據本發明的第一方面，提供了一種圖像傳感器像素，包括光敏元件；浮動擴散 區域；傳輸晶體管溝道區域，其布置在所述光敏元件與所述浮動擴散區域之間，其中，所述 傳輸晶體管溝道區域包括具有第一摻雜濃度的第一溝道子區域以及具有第二摻雜濃度的 第二溝道子區域，所述第二摻雜濃度不同于所述第一摻雜濃度。根據本發明的另一方面，提供了一種制造互補金屬氧化物半導體(“CMOS”)圖像 傳感器像素的方法，所述方法包括在布置于襯底上的外延層內形成傳輸晶體管溝道區域， 其中，所述傳輸晶體管溝道區域包括具有第一摻雜濃度的第一溝道子區域以及具有第二摻 雜濃度的第二溝道子區域，所述第二摻雜濃度不同于所述第一摻雜濃度；在所述傳輸晶體 管溝道區域的至少一部分上并在浮動擴散區域的一部分上制造傳輸晶體管柵極；在所述外 延層內形成光敏元件，其中，所述第一溝道子區域在所述光敏元件的至少一部分上并在部 分所述傳輸晶體管柵極下方延伸。
根據本發明的再一個方面，提供了一種圖像傳感器，包括布置于襯底上的、圖像傳感器像素的互補金屬氧化物半導體(“CMOS”)陣列；讀出電路，其耦合至所述CMOS陣 列，以從所述圖像傳感器像素中的每一者讀出圖像數據。其中，這些圖像傳感器像素中的每 一者包括光敏元件；浮動擴散區域；傳輸晶體管溝道區域，其布置于所述光敏元件與所述 浮動擴散區域之間，其中，所述傳輸晶體管溝道區域包括具有第一摻雜濃度的第一溝道子 區域以及具有第二摻雜濃度的第二溝道子區域，所述第二摻雜濃度不同于所述第一摻雜濃 度。
將參考附圖來對示例性實施例進行說明，各圖中相同的標號表示相同的部分，除 非另有說明。圖1是包含傳統的傳輸柵極溝道摻雜結構的圖像傳感器像素的截面圖；圖2是根據一種實施例，包含傳輸柵極溝道摻雜的圖像傳感器像素的截面圖；圖3A至圖3D是根據一種實施例，用于形成傳輸柵極及像素的處理的截面圖；圖4是圖示了根據一種實施例的圖像傳感器的框圖；圖5是圖示了根據一種實施例，圖像傳感器陣列內的兩個圖像傳感器像素的采樣 像素電路的電路圖；圖6是圖示了根據一種實施例的成像系統的框圖。
具體實施例方式本文中描述了具有改良的圖像滯后和暈光特性的像素、圖像傳感器、成像系統以 及像素、圖像傳感器、成像系統的制造方法的實施例。以下描述中闡明了眾多具體細節以提 供對這些實施例的透徹理解。但是，本領域技術人員應當理解，在缺少這些具體細節中一項 或多項的情況下，或者通過其它方法、組件、材料等，也能夠實施本申請中所描述的技術。在 其它情況下，未詳細圖示或描述公知的結構、材料或操作，以免使某些方面不清楚。例如，盡 管未示出，但應理解圖像傳感器像素可以包括用于制造CIS像素的若干傳統的層(例如，抗 反射膜等)。此外，本申請中所說明的圖像傳感器像素所示的橫截面不一定圖示了與每一像 素相關聯的像素電路。但是應該理解，每一像素可以包括耦接至其收集區域的像素電路，該 像素電路用于執行各種功能，例如開始圖像獲取、將累積的圖像電荷復位、將所獲取的圖 像數據傳輸出去、或其它功能。說明書全文中提到的“一種實施例”或“一種實施例”表示該實施例描述的特定特 征、結構或特性包含于本發明的至少一個實施例中。因此，說明書全文中出現的詞組“在一 種實施例中”或“在實施例中”并不一定都表示同一種實施例。此外，在一種或多種實施例 中，可以以任何合適的方式來組合特定的特征、結構或特性。典型的CMOS圖像傳感器(CIS)像素以如下方式操作。光入射到微透鏡上，所述微 透鏡經由濾光片將光聚焦至光敏元件。光敏元件檢測光，并將光轉換成與檢測到的光的強 度成比例的電信號。傳輸柵極將電信號從光敏元件傳輸至浮動擴散區域。圖1圖示了前側照明CIS的傳統圖像傳感器像素100的橫截面圖，該像素包含傳 統的傳輸柵極溝道摻雜結構。金屬堆疊110包括金屬層(例如，金屬層Ml和M2)，這些金屬層受到圖案化以產生光學通路，入射于像素100上的光106能夠經過該光學通路而到達光 敏元件或光電二極管(“PD”)元件115。為了實現彩色CIS，像素100還包括布置于微透鏡 125下的彩色濾光片層120。微透鏡125幫助將光106聚焦至光敏元件115上。通常，圖像 傳感器包括在較大襯底(即，延伸超出如圖所示襯底102)中以二維行列的陣列形式布置的 若干個圖像傳感器像素100。像素100還包括布置于外延層104上的P型摻雜阱140中的 浮動擴散(FD)區域155。如圖1所示，外延層104布置于襯底102上。淺溝槽隔離(STI) 結構130也布置于外延層104中或其上。具有傳輸多晶(poly)柵極105的傳輸晶體管布 置于光敏元件115與FD區域155之間，并用于將從光敏元件115輸出的信號傳輸至浮動擴 散區域155。當將偏壓電壓施加至傳輸柵極時，可在傳輸柵極下方形成導電溝道(也即，經 過Vt注入區域145)。形成溝道時的偏壓電壓可稱為閾值電壓(Vt)。像素100按如下方式操作。在積分周期(也稱作曝光周期或累積周期)期間，光 106入射于光敏元件115上。光敏元件115響應于入射光而產生電信號。電信號被保持在 光敏元件115中。在此階段，可關斷傳輸晶體管。在一種實施例中，多晶柵極105上的偏壓 電壓可以是負電壓。當多晶柵極105上的偏壓電壓小于其閾值電壓時，Vt注入區域145實際上對于電 子流成為阻礙。產生了趨于對從光敏元件115至浮動擴散區域155的電子運動造成障礙的 驅動力。在積分周期后，使傳輸柵極105導通以讀出光敏元件115。在一種實施例中，可將 正偏壓電壓施加至多晶柵極105。當多晶柵極105上的偏壓增大時，FD區域155附近的Vt 注入區域145成為導電的。隨著接近閾值電壓，溝道可以向著光敏元件115繼續逐漸變成 導電的。Vt注入區域145中的電位取決于Vt注入區域145內每點處的摻雜濃度。在傳統 的傳輸柵極溝道摻雜結構中，從光敏元件115向FD區域155，電位逐漸減小，從而產生幫助 電荷從光敏元件向浮動擴散區域傳輸的橫向電場。在光敏元件115中的電信號傳輸至FD 區域155后，關斷多晶柵極105以開始后續的積分周期。然而，傳統的傳輸柵極具有圖像滯后及暈光的問題。出現該問題是因為傳統的溝 道摻雜結構被摻雜成使得光敏元件附近的傳輸多晶柵極下方留有勢壘，并阻止了殘余信號 電荷傳輸。此外，在積分周期期間，這些傳統的溝道摻雜結構不能夠完全除去超過全阱容量 (full well capacity)的電荷并防止暈光現象。另外，在先后的讀取之間，光敏元件115可能尚未完全清空。來自先前光信號的信 息中的一些留在光敏元件中，尚未傳輸至浮動擴散區域。剩余信息可稱為圖像滯后、殘余圖 像、重像或幀間滯留等。另外，光敏元件115可能不能容納從圖像的高強度部分轉換的所有電荷，并可能 將這種過多的電荷溢出至鄰近的光敏元件中。過多的電荷也可能在預期的傳輸周期前經過 傳輸柵極而溢出至浮動擴散區域中。這種效應稱作暈光，它限制了成像器的動態范圍，并因 而可能限制圖像傳感器像素100的商業應用的類型。對圖像滯后及暈光進行處置的一種方法是將傳輸柵極下方的均勻摻雜劑用作起 點。對于在電信號的收集過程中在柵極上使用零施加電壓的傳輸晶體管而言，這是典型的。 這些典型的傳輸晶體管部分地通過下述方式來制造在整個柵極區域均勻地進行P型摻雜 劑的離子注入，以設定接近零的閾值電壓。除了均勻的閾值注入之外，根據本發明的實施例，也可以在傳輸柵極與光電二極管重疊的地方注入摻雜更重的P型層。這種組合方式在 傳輸柵極下方及溝道區域內建立了階梯式的分級P型摻雜區域。通過在光敏元件與浮動擴 散區域之間的溝道進行分級P型摻雜，建立了橫向電場，從而在讀出期間對溝道中的電子 進行加速。此外，在光累積周期期間，當將傳輸晶體管保持在低于其閾值的零伏特或小的負 電壓時，橫向電場可引導并除去來自光電二極管的過多電荷(在其飽和的情況下)，從而減 少暈光。橫向電場的另一作用是對傳輸柵極下方產生的暗電流進行背離光電二極管的導 向，并防止其添加至累積的光電二極管電荷。然而，這種做法可能造成三個潛在問題。一個潛在問題是由于額外的P型摻雜劑 擴散至光敏元件內而造成全阱容量減小。如果額外的P型摻雜劑擴散至光敏元件中，則光 敏元件中的N型摻雜劑會受到補償，單個光敏元件在飽和前能夠保持的電荷量可能減少。 第二個潛在問題是在光敏元件與傳輸柵極下方的溝道相連的區域處形成勢壘。因此，并非 所有的光生電子都能夠在讀出期間離開光敏元件，因為一些電子的能量不足以跨越這個勢 壘。第三個潛在問題是，雖然在較輕的暈光現象期間，傳輸柵極的零伏特閾值趨于有 助于將電荷導出光電二極管，但有關的典型溝道P型摻雜程度過高，不能承受較嚴重的暈 光。過多信號電荷可能溢出至鄰近的光電二極管中。需要一種改良的傳輸柵極摻雜方案， 使光敏元件的全阱容量盡可能大，同時防止暈光及圖像滯后。圖2圖示了根據本發明一種實施例的CIS的圖像傳感器像素200的橫截面圖，該 像素包含傳輸柵極溝道摻雜結構。根據一種實施例，CIS包括布置于襯底中的像素200的 陣列。單個的圖像傳感器像素包括光敏元件115及浮動擴散區域255。具有柵極氧化物 107(具有均勻厚度)的傳輸柵極205布置于光敏元件115與浮動擴散區域255之間。浮動 擴散區域255可包含在P型阱240內，該P型阱240在傳輸柵極205下方延伸。圖像傳感 器像素200中包括晶體管溝道區域，該區域包括至少兩個不同的子區域，每一子區域具有 不同的摻雜濃度。第一子區域是P型摻雜區域，稱為溢出電荷導引部(OCG) 170，并在傳輸柵 極205下位于其與光敏元件115之間。在其它實施例中，OCG可以在光敏元件115的部分 或全部上延伸。第二子區域是OCG與浮動擴散P阱之間的區域，可稱為間隙175，該區域受 到極低的P型摻雜、保持未摻雜或輕微地N型摻雜。溝道子區域170及175在本申請中可 以統稱為傳輸晶體管溝道區域。由圖2可見，間隙175中不存在傳統的閾值注入Vt。為了易于制造，可以僅保持起 始P型外延層104的摻雜濃度。間隙區域175實現了更大的容量，以在傳輸柵極205為信 號積分而保持關斷的時候排出過多的信號電荷。由于間隙的摻雜顯著低于傳統的設計，因 此能夠對OCG區域170及光敏元件115中的摻雜濃度的選擇進行優化，從而顯著減小暈光 及圖像滯后，同時使光敏元件115的全阱容量盡可能大。圖像傳感器像素200的實施例以在某種程度上類似于傳感器單元100的方式工 作。然而，由于間隙區域175的摻雜遠低于OCG區域170，并由于與傳統的溝道結構相比，這 兩個區域相對于光敏元件115的摻雜可以更加優化，所以傳感器單元200減少了圖像滯后 及暈光。例如，可以像溝道區域中常見的那樣，以釘扎層(pinning layer) 135的重度P+摻 雜與較輕的P-型摻雜之間的中間程度對OCG區域170摻雜。傳感器單元200的這種實施 例可以有效地應用于更苛刻的成像應用，例如在醫療、安保以及汽車工業中的應用。
本申請中界定了圖像傳感器200的某些長度尺寸，但應理解，圖2是為了向本領域 技術人員進行說明，而不一定是按比例繪制的。Ltx指多晶柵極205的寬度。Locg指從多晶柵極205的邊緣至多晶柵極205下方 的OCG區域170的遠邊界的這部分OCG區域170的寬度。Lgap指間隙區域175的寬度，其 從P阱240的邊緣延伸至OCG區域170的邊緣。Lpw指從浮動擴散區域255的邊緣延伸至 多晶柵極205下方的P阱240的遠邊界的這部分P阱240的寬度。LoCg、Lgap及Lpw的范 圍可以如下Lgap > 0. 05 μ m (例如，Lgap > 0. 2 μ m)Locg < l/2Ltx (例如，Locg < l/3Ltx)Lpw < l/2Ltx (例如，Lpw < l/3Ltx)P型摻雜外延層104及P型摻雜OCG 170的硼濃度的范圍可以如下P 型摻雜外延層 104 = IXlO1W3 至 1 X IO16CnT3 (例如，2 X IO14CnT3 至 3 X IO15CnT3)P 型 OCG (峰值濃度)170 = IXlO1W3 至 IX IO1W3 (例如，3 X IO16CnT3 至 5 X IO17CnT3)對于某些實施例，外延層104可以是任何合適的半導體材料，例如硅。在所示的實 施例中，外延層104為P型摻雜的硅。然而，在另一種實施例中，外延層104可以是(稍微) N型摻雜的硅。柵極氧化物107可以是任何合適的絕緣材料，例如二氧化硅。多晶柵極205可以 是多晶硅或任何合適的柵極材料。STI 130可以是能夠防止襯底102上的組件之間的電信 號泄漏的任何合適的絕緣材料。圖3A至圖3D圖示了根據一種實施例，用于制造圖像傳感器像素200的一種技術。 圖3A圖示了與像素200類似的像素的截面圖，該像素已制造至下述程度已在布置于襯底 102上的外延層104內形成了 STI 130、摻雜阱240及浮動擴散區域255。使用用于制造CMOS圖像傳感器的工業標準制造技術來形成本文中所描述的實施 例。光刻、離子注入、化學氣相沉積(CVD)及蝕刻都屬于用于制造CMOS圖像傳感器的標準 工業方式。一種方法通過用離子注入方式將P型摻雜劑302注入到圖像傳感器組件的指定 部分內來形成OCG區域170，如圖3A中所示。如上所述，在一種實施例中，外延層104為P型摻雜的硅。在此實施例中，如上所 述的圖像傳感器組件還可以另外在形成多晶柵極105前進行離子注入而在間隙區域175中 放置可選的N型摻雜劑304。在另一種實施例中，外延層104為(稍微)N型摻雜的硅。同 樣地，可選的注入物304可以是在外延層104的N型摻雜硅實施例中注入的P型摻雜劑。在可選摻雜劑304為注入至P型摻雜硅內的N型摻雜劑的實施例中，相對于OCG 區域170，間隙區域175更輕的P型或稍微N型，從而建立橫向電場，使光信號傳輸期間的圖 像滯后、光信號累積期間的暈光現象及暗電流盡可能小。接下來參看圖3B，使用CVD、光刻及蝕刻形成傳輸晶體管多晶柵極205，使得OCG 170在鄰近光敏元件那側處于多晶柵極下方至少Locg的距離處。然后，可以通過將N型摻雜 劑以離子注入方式注入到OCG區域下方的圖像傳感器的指定部分內而形成光敏元件115， 并使之大體上與傳輸多晶柵極的邊緣對準，如圖3C所示。然后，可以通過離子注入而在OCG 區域170上方及N型光敏元件115上方的外延層104表面處形成P型釘扎層135。
在所公開的實施例中，襯底102可受到P型摻雜，外延層104可受到P型摻雜，摻 雜阱240可受到P型摻雜，浮動擴散255可受到N型摻雜，光敏元件115可受到N型摻雜， 釘扎層135可受到P型摻雜，OCG 170可以是P型，傳輸柵極205可受到N型摻雜。應該理 解，可以將全部要素的導電類型互換，從而例如使得襯底102可受到N+摻雜，外延層104可 受到N-摻雜，阱區域240可受到N摻雜、OCG 170可受到N型摻雜，光敏元件115可受到P 摻雜。圖4是圖示了根據一種實施例的CIS 400的框圖。所示的CIS 400的實施例包括 具有上述一些或全部改良特性的像素陣列405、讀出電路410、功能邏輯電路415及控制電 路420。像素陣列405是圖像傳感器像素(例如，像素Pl、P2...、Pn)的二維(“2D”)陣 列。在一種實施例中，使用圖2中所示像素200實現每一像素。在一種實施例中，每一像素 為CIS像素。在一種實施例中，像素陣列405包括彩色濾光片陣列，其包括紅色、綠色及藍 色濾光片的彩色圖案(例如，拜耳(Bayer)圖案或馬賽克)。如圖所示，每一像素配置成行 (例如，行Rl至Ry)和列(例如，列Cl至Cx)，以獲取人、地點或物體的圖像數據，該圖像數 據可隨后用來重現人、地點或物體的2D圖像。在每一像素已獲取其圖像數據或圖像電荷之后，圖像數據由讀出電路410讀出并 被傳輸至功能邏輯電路415。讀出電路410可包括放大電路、模擬至數字(“ADC”)轉換電 路或其它電路。功能邏輯電路415可簡單地儲存圖像數據，甚至也可以通過施加后期圖像 效果(例如，裁剪、旋轉、去紅眼、調整亮度、調整對比度或其它操作)來操縱圖像數據。在 一種實施例中，讀出電路410可沿讀出列線一次讀出一列圖像數據(如圖所示)或者可使 用各種其它技術讀出圖像數據(未示出)，這些技術例如行/列讀出、串行讀出或同時進行 全部像素的全并行讀出。控制電路420與像素陣列405連接以控制像素陣列405的操作特 性。例如，控制電路420可產生用于對圖像獲取進行控制的快門信號(shutter signal) 0圖5的電路示了根據本發明一種實施例，像素陣列內的兩個四晶體管(“4T”) 像素的像素電路500。像素電路500是用于實現圖4的像素陣列405內每個像素的一種可 能像素電路架構。但是應當理解，本發明的實施例并不限于4T像素架構；相反，受益于本發 明的本領域技術人員可以理解，本發明的教導也適用于3T設計、5T設計及各種其它像素架 構。在圖5中，將像素Pa及Pb配置成兩行及一列。所示每個像素電路500的實施例 包括光電二極管PD、傳輸晶體管Tl、復位晶體管T2、源極跟隨器(“SF”)晶體管T3及選擇 晶體管T4。在一種實施例中，使用圖2所示像素200實現像素Pa及Pb，其中，傳輸晶體管 Tl包括傳輸晶體管柵極105。在操作期間，傳輸晶體管Tl接收傳輸信號TX，該信號將光電 二極管PD中累積的電荷傳輸至浮動擴散節點FD。在一種實施例中，浮動擴散節點FD可以 耦合至用于臨時儲存圖像電荷的儲存電容器。復位晶體管T2耦合在電力軌(power rail) VDD與浮動擴散節點FD之間，以在復 位信號RST的控制下對像素進行復位(例如，將FD和PD放電或充電至預設的電壓)。浮 動擴散節點FD被耦合來對SF晶體管T3的柵極進行控制。SF晶體管T3耦合在電力軌VDD 與選擇晶體管T4之間。SF晶體管T3作為源極跟隨器工作，提供對浮動擴散節點FD的高阻 抗連接。最后，選擇晶體管T4在選擇信號SEL的控制下選擇性地將像素電路500的輸出耦 合到讀出列線。
圖6圖示了根據本發明的一種實施例，利用了 CIS 400的成像系統600。成像系統 600還包括用于把光從要成像的物體引導到CIS 400上的成像光學器件620，還可以包括信 號處理器630，用于產生經處理的圖像數據以顯示在顯示器640上。本發明對示例性實施例的上述說明(包括“摘要”中描述的內容)并不意在窮舉 式的或將這些實施例限于所公開的精確形式。本領域技術人員可以理解，雖然出于說明目 的而在本申請中描述了各種具體實施例，但在該范圍內可以有各種修改形式。可以依據以 上的詳細說明進行這些修改。一些這樣的修改示例包括摻雜劑濃度、層厚度等。另外，雖然 本文中所說明的實施例涉及使用前側照明的CMOS傳感器，但可以理解，這些實施例也可以 適用于使用后側照明的CMOS傳感器。所附權利要求中使用的術語不應被解釋為將本發明限于本說明書中所公開的具 體實施例。相反，其范圍應完全由所附權利要求來確定，根據權利要求的解釋原則來解釋。
權利要求
1.一種圖像傳感器像素，包括光敏元件；浮動擴散區域；及傳輸晶體管溝道區域，其布置在所述光敏元件與所述浮動擴散區域之間，其中，所述傳 輸晶體管溝道區域包括具有第一摻雜濃度的第一溝道子區域以及具有第二摻雜濃度的第 二溝道子區域，所述第二摻雜濃度不同于所述第一摻雜濃度。
2.如權利要求1所述的圖像傳感器像素，還包括襯底；及外延層，其布置于所述襯底上，其中，所述光敏元件、所述浮動擴散區域以及所述傳輸 晶體管溝道區域布置于所述外延層中。
3.如權利要求2所述的圖像傳感器像素，其中，所述外延層具有所述第二摻雜濃度。
4.如權利要求3所述的圖像傳感器像素，其中，所述外延層具有第三摻雜濃度，所述第 三摻雜濃度不同于所述第一摻雜濃度以及所述第二摻雜濃度。
5.如權利要求1所述的圖像傳感器像素，還包括傳輸晶體管柵極，其布置于所述傳輸晶體管溝道區域的至少一部分上；以及摻雜阱，其具有淺溝槽隔離(STI)，其中，所述浮動擴散區域布置于所述摻雜阱內并在 部分所述傳輸晶體管柵極下方延伸。
6.如權利要求5所述的圖像傳感器像素，其中，所述第一溝道子區域在所述光敏元件 的至少一部分上并在部分所述傳輸晶體管柵極下方延伸。
7.如權利要求5所述的圖像傳感器像素，其中，所述第一溝道子區域具有的寬度小于 所述傳輸晶體管柵極的寬度的一半。
8.如權利要求5所述的圖像傳感器像素，其中，所述摻雜阱具有的寬度小于所述傳輸 晶體管柵極的寬度的一半。
9.如權利要求1所述的圖像傳感器像素，其中，所述第二溝道子區域為未摻雜的間隙 區域。
10.如權利要求1所述的圖像傳感器像素，還包括布置于所述光敏元件上的釘扎層。
11.一種制造互補金屬氧化物半導體(“CMOS”)圖像傳感器像素的方法，所述方法包括在布置于襯底上的外延層內形成傳輸晶體管溝道區域，其中，所述傳輸晶體管溝道區 域包括具有第一摻雜濃度的第一溝道子區域以及具有第二摻雜濃度的第二溝道子區域，所 述第二摻雜濃度不同于所述第一摻雜濃度；在所述傳輸晶體管溝道區域的至少一部分上并在浮動擴散區域的一部分上制造傳輸 晶體管柵極；以及在所述外延層內形成光敏元件，其中，所述第一溝道子區域在所述光敏元件的至少一 部分上并在部分所述傳輸晶體管柵極下方延伸。
12.如權利要求11所述的方法，其中，形成所述傳輸晶體管溝道區域包括對所述第一 溝道子區域進行注入，至所述第一摻雜濃度。
13.如權利要求11所述的方法，其中，所述外延層具有所述第二摻雜濃度。
14.如權利要求11所述的方法，其中，所述外延層具有第三摻雜濃度，所述第三摻雜濃度不同于所述第一摻雜濃度以及所述第二摻雜濃度，所述方法還包括 對所述第一溝道子區域進行注入，至所述第一摻雜濃度；以及 對所述第二溝道子區域進行注入，至所述第二摻雜濃度。
15.如權利要求11所述的方法，其中，所述浮動擴散區域布置于具有淺溝槽隔離(STI) 的摻雜阱內。
16.如權利要求11所述的方法，其中，形成所述傳輸晶體管溝道區域包括形成所述第 一溝道子區域，使其具有的寬度小于所述傳輸晶體管柵極的寬度的一半。
17.如權利要求11所述的方法，其中，形成所述傳輸晶體管溝道區域包括不對所述第 二溝道子區域摻雜，使得所述第二溝道子區域為未摻雜的間隙區域。
18.如權利要求11所述的方法，還包括在所述光敏元件上形成釘扎層。
19.一種圖像傳感器，包括布置于襯底上的、圖像傳感器像素的互補金屬氧化物半導體(“CMOS”)陣列，其中，這 些圖像傳感器像素中的每一者包括 光敏元件； 浮動擴散區域；及傳輸晶體管溝道區域，其布置于所述光敏元件與所述浮動擴散區域之間，其中，所述傳 輸晶體管溝道區域包括具有第一摻雜濃度的第一溝道子區域以及具有第二摻雜濃度的第 二溝道子區域，所述第二摻雜濃度不同于所述第一摻雜濃度；以及讀出電路，其耦合至所述CMOS陣列，以從所述圖像傳感器像素中的每一者讀出圖像數據。
20.如權利要求19所述的圖像傳感器，還包括外延層，所述外延層布置于所述襯底上， 其中，所述光敏元件、所述浮動擴散區域以及所述傳輸晶體管溝道區域布置于所述外延層 中。
21.如權利要求20所述的圖像傳感器，其中，所述外延層具有所述第二摻雜濃度。
22.如權利要求20所述的圖像傳感器，其中，所述外延層具有第三摻雜濃度，所述第三 摻雜濃度不同于所述第一摻雜濃度以及所述第二摻雜濃度。
23.如權利要求19所述的圖像傳感器，其中，所述圖像傳感器像素中的每一者還包括 傳輸晶體管柵極，其布置于所述傳輸晶體管溝道區域的至少一部分上；及摻雜阱，其具有淺溝槽隔離(STI)，其中，所述浮動擴散區域布置于所述摻雜阱內并在 部分所述傳輸晶體管柵極下方延伸。
24.如權利要求23所述的圖像傳感器，其中，所述第一溝道子區域在所述光敏元件的 至少一部分上并在所述傳輸晶體管柵極的一部分下方延伸。
25.如權利要求19所述的圖像傳感器，其中，所述第二溝道子區域是未摻雜的間隙區域。
全文摘要
本發明涉及具有含多個溝道子區域的傳輸柵極的圖像傳感器，并公開了一種圖像傳感器像素，其包括光敏元件、浮動擴散區域及傳輸晶體管溝道區域。傳輸晶體管溝道區域布置于感光區域與浮動擴散區域之間。傳輸晶體管溝道區域包括具有第一摻雜濃度的第一溝道子區域及具有第二摻雜濃度的第二溝道子區域，第二摻雜濃度不同于第一摻雜濃度。
文檔編號H01L27/146GK101997016SQ20101025096
公開日2011年3月30日 申請日期2010年8月9日 優先權日2009年8月7日
發明者代鐵軍, 野崎秀俊 申請人:美商豪威科技股份有限公司