專利名稱：接觸塞的制作方法
技術領域：
本發明涉及半導體技術領域，特別涉及接觸塞的制作方法。
背景技術：
隨著半導體制造技術以及相關配套技術的不斷發展進步，在單位面積上集成的器件數目越來越多，集成電路的集成度越來越高，相鄰的器件的柵極之間的間隙變得越來越小，這加大了器件的制造難度。例如，在相鄰的器件的柵極兩側制造連接源/漏極和上層金屬線的接觸塞的工藝變得較為困難。具體地，請參考圖1至圖3，為現有技術的接觸塞制作方法剖面流程示意圖。首先，參考圖1，提供半導體襯底100，所述半導體襯底100上形成有柵極101，所述柵極101兩側具有側墻102，所述側墻102位于半導體襯底100上，所述柵極101以及側墻 102兩側的半導體襯底100內形成有源極103和漏極104。然后，參考圖2，在所述半導體襯底100上形成第一層間介質層105，所述第一層間介質層105內覆蓋所述柵極101、側墻102、源極103和漏極104，所述第一層間介質層105 的厚度大于所述柵極101的厚度。繼續參考圖2，對所述第一層間介質層105進行刻蝕工藝，在所述源極103和漏極 104上方分別形成第一接觸孔106，在柵極101上方形成第二接觸孔107。所述第一接觸孔 106露出柵極107表面，所述第二接觸孔107露出源極103和漏極104表面。參考圖3，在所述第一接觸孔106和第二接觸孔107內填充金屬鎢層108，分別在所述柵極101、源極103和漏極104上方形成接觸塞。通常，在填充金屬鎢層108之前，需要在所述第一接觸孔106以及第二接觸孔107內形成粘附金屬層和阻擋金屬層，以減小接觸塞的接觸電阻。所述粘附金屬層的材質可以為鈦，所述阻擋金屬層的材質可以為氮化鈦。在形成接觸塞后，在層間介質層105上方形成上層金屬層，所述上層金屬層與接觸塞電連接。 所述上層金屬層作為器件間的金屬互連線。隨著半導體制造工藝進入32納米節點以下的工藝，器件的特征尺寸進一步減小， 相鄰的器件間的柵極之間的尺寸也隨之減小，從而相鄰器件之間的源極和漏極上的第一接觸孔的尺寸需要相應減小，以免形成的接觸塞將相鄰器件的柵極短路。但是，隨著第一接觸孔的尺寸減小，器件的接觸塞電阻變大，影響了器件的響應速度。因此，需要一種接觸塞的制作方法，能夠減小器件的接觸塞電阻，提高器件的響應速度。
發明內容
本發明解決的問題是提供了一種接觸塞的制作方法，減小了器件的接觸塞電阻， 提高了器件的響應速度。為解決上述問題，本發明提供一種接觸塞的制作方法，包括提供半導體襯底，所述半導體襯底上形成有柵極結構和第一層間介質層，所述柵極結構與所述第一層間介質層齊平，所述柵極結構兩側的半導體襯底內形成有源極和漏極；刻蝕所述第一層間介質層，形成第一接觸孔，所述第一接觸孔露出所述源極和漏極；在所述第一接觸孔內填充第一金屬層；在所述第一層間介質層上形成第二層間介質層；刻蝕所述第二層間介質層，形成第二接觸孔，所述第二接觸孔的位置與第一接觸孔的位置對應；在所述第二接觸孔內填充第二金屬層，所述第二金屬層的電阻率小于第一金屬層的電阻率，所述第二接觸孔內的第二金屬層與第一接觸孔內的第一金屬層共同構成接觸
O可選地，所述第一金屬層的材質為鎢，所述第二金屬層的材質為銅。可選地，所述第一接觸孔的寬度為深寬比為1/1 6/1。可選地，所述第二接觸孔的孔徑等于所述第一接觸孔的孔徑。可選地，所述柵極結構包括柵極和位于柵極上方的停止層，所述停止層與所述第一金屬層具有不同的研磨速率。可選地，所述柵極的材質為金屬或多晶硅。可選地，還包括刻蝕所述第二層間介質層和所述停止層，形成第三接觸孔，所述第三接觸孔露出所述柵極；在所述第三接觸孔內填充第二金屬層。可選地，所述第二接觸孔和第三接觸孔利用同一刻蝕步驟進行。可選地，在所述第二接觸孔內填充第二金屬層和在所述第三接觸孔內填充第二金屬層利用同一填充步驟進行。可選地，在所述第三接觸孔內填充第二金屬層前，還包括在所述第三接觸孔和第二接觸孔內依次形成粘附金屬層和阻擋金屬層的步驟。可選地，所述粘附金屬層的材質為鉭，所述阻擋金屬層的材質為氮化鉭。可選地，在所述第一接觸孔內填充第一金屬層前，還包括在所述第一接觸孔內形成粘附金屬層和阻擋金屬層的步驟。與現有技術相比，本發明具有以下優點本發明通過在源極和漏極上的第一層間介質層內形成第一接觸孔，在所述第一接觸孔上形成第二接觸孔，第一接觸孔內填充的第一金屬層和第二金屬層構成接觸塞，與現有技術一次刻蝕在源極和漏極上方形成接觸孔相比，本發明的刻蝕精度高，避免了現有技術的一次刻蝕量過大損傷源極、漏極或一次刻蝕量小，無法與源極、漏極電連接的情況；由于所述第一金屬層的材質為鎢、第二金屬層的材質為銅，與現有技術的接觸孔填充鎢相比， 減小了源極和漏極的接觸塞電阻，提高了器件的響應速度；進一步優化地，本發明柵極結構上方形成第三接觸孔，在所述第三接觸孔內形成第二金屬層，所述第三接觸孔與第二金屬層構成柵極結構的接觸塞，與源極和漏極的接觸孔刻蝕分開，減小了對柵極的刻蝕損傷；
由于所述第三接觸孔和第二接觸孔利用同一刻蝕步驟制作完成，并且利用同一填充步驟在第二接觸孔和第三接觸孔內填充第二金屬層，節約了工藝步驟；由于第三接觸孔內填充的的第二金屬層的材質為銅，與現有技術的柵極上方的接觸孔填充金屬鎢相比，進一步減小了柵極的接觸塞電阻，進一步將器件的接觸塞電阻降低， 提高了器件的響應速度。
圖1 圖3是現有技術的接觸塞制作方法剖面流程示意圖。圖4是本發明的接觸塞制作方法流程示意圖。圖5 圖9是本發明一個實施例的接觸塞的制作方法剖面結構示意圖。
具體實施例方式本發明通過在源極和漏極上的第一層間介質層內形成第一接觸孔，在所述第一接觸孔上形成第二接觸孔，第一接觸孔內填充的第一金屬層和第二金屬層構成接觸塞，提高了刻蝕第一接觸孔和第二接觸孔的刻蝕精度，并且，第二接觸孔內填充的第二金屬層的電阻率小于第一金屬層的電阻率，減小了器件的源極和漏極的接觸塞電阻。具體地，本發明提供一種接觸塞的制作方法。請參考圖4，為本發明的接觸塞制作方法流程示意圖。所述方法包括步驟Si，提供半導體襯底，所述半導體襯底上形成有柵極結構和第一層間介質層， 所述柵極結構與所述第一層間介質層齊平，所述柵極結構兩側的半導體襯底內形成有源極和漏極；步驟S2，刻蝕所述第一層間介質層，形成第一接觸孔，所述第一接觸孔露出所述源極和漏極；步驟S3，在所述第一接觸孔內填充第一金屬層；步驟S4，在所述第一層間介質層上形成第二層間介質層；步驟S5，刻蝕所述第二層間介質層，形成第二接觸孔，所述第二接觸孔的位置與第一接觸孔的位置對應；步驟S6，在所述第二接觸孔內填充第二金屬層，所述第二金屬層的電阻率小于第一金屬層的電阻率，所述第二接觸孔內的第二金屬層與第一接觸孔內的第一金屬層共同構成接觸塞。下面將結合本發明的實施例對本發明的技術方案進行詳細說明。請結合圖5 圖9，為本發明一個實施例的接觸塞的制作方法流程示意圖。首先參考圖5，提供半導體襯底200，所述半導體襯底200上形成有第一層間介質層205和柵極結構，所述柵極結構兩側的半導體襯底200內形成有源極203和漏極204。具體地，所述半導體襯底200的材質選自硅、鍺或這砷化鎵等。所述柵極結構和半導體襯底200之間還形成有柵氧化層(未示出)。所述柵極結構與第一層間介質層205平齊。作為優選的實施例，所述柵極結構包括柵極201和柵極201上方的停止層210。所述柵極結構的停止層210與柵極201平齊。 本實施例中，所述柵極201的厚度范圍為300 5000埃。所述柵極結構兩側具有側墻202。
作為其他的實施例，所述柵極結構還可以僅包括柵極201。所述柵極201的厚度范圍為300 5000埃，所述柵極201的兩側具有側墻202。所述柵極結構的制作方法為本領域技術人員的公知技術，在此不做詳細說明。所述源極203和漏極204位于所述柵極結構和側墻202兩側的半導體襯底200內。具體地，所述柵極201的材質可以為多晶硅或金屬。通常，在工藝節點大于45納米時，柵極201的材質選擇為多晶硅。在工藝節點小于等于45納米時，柵極201的材質選擇為金屬。作為一個實施例，所述金屬為鈦鋁合金。作為本發明的其他實施例，所述金屬還可以為氮化鈦和氮化鉭的合金。具體地，所述停止層210用于保護其下方的柵極201，避免柵極201在后續的化學機械研磨工藝中受到損傷。所述停止層210的材質與后續形成的第一金屬層具有不同的研磨速率，使得停止層210與第一金屬層具有研磨選擇比，以保護柵極。例如，當第一金屬層的材質為鎢時，所述停止層的材質可以為氧化硅、氮化硅、氮氧化硅或者其中的組合，這樣， 在進行化學機械研磨工藝時，保護柵極210，避免柵極210受到損傷。所述停止層210的厚度不宜過大，作為優選的實施例，其厚度范圍為20 300埃。所述第一層間介質層205用于后續形成的接觸塞相互絕緣，所述第一層間介質層 205的材質為電學絕緣物質。所述第一層間介質層205的材質可以為氧化硅、氮化硅、碳化硅、氮氧化硅或其中的組合。作為一個實施例，所述第一層間介質層205的材質為氧化硅， 其形成方法為化學氣相沉積方法。在沉積所述第一層間介質層205后，需要進行平坦化工藝，以有利于后續工藝的進行。作為優選的實施例，所述第一層間介質層205的厚度與柵極結構的厚度相同，即所述第一層間介質層205的厚度等于柵極201的厚度與柵極201上的停止層210厚度之和。 作為一個實施例，所述第一層間介質層205的厚度范圍為300 6000埃。然后，參考圖6，刻蝕所述第一層間介質層205，形成第一接觸孔206，所述第一接觸孔206露出所述源極203和漏極204。作為本發明的一個實施例，所述刻蝕為等離子體刻蝕。所述第一接觸孔204貫穿所述第一層間介質層205。所述第一接觸孔205的孔徑與柵極201的寬度有關系。所述第一接觸孔205的孔徑過大，可能造成相鄰器件的柵極201之間短路；所述第一接觸孔205的孔徑過小，則在第一接觸孔205的深度不變的情況下，第一接觸孔205的深寬比過大，則使得刻蝕工藝的工藝窗口變小，刻蝕時可能無法將第一層間介質層205穿通，無法將源極203 和漏極204露出，造成源極203和漏極204無法與上層金屬電連接。并且，所述第一接觸孔 205的尺寸過小，還會造成器件的接觸電阻增大，降低器件的響應速度。因此，所述第一接觸孔205的孔徑應根據器件的特征尺寸、柵極201的寬度以及對器件接觸電阻的要求綜合考慮，作為本發明的一個實施例，所述第一接觸孔205的深寬比范圍為1/1 6/1，優選為1/1 4/1。然后，參考圖7，在所述第一接觸孔206內填充第一金屬層207。作為本發明的一個實施例，所述第一金屬層207的材質為鎢。本實施例中，所述第一金屬層207的制作方法可以為物理氣相沉積、化學氣相沉積或電鍍的方法。在物理氣相沉積方法在所述第一接觸孔206內填充金屬鎢后，需要進行化學機械研磨的工藝，去除位于層間介質層205上的多余的金屬鎢。
作為優選的實施例，在所述第一接觸孔206內形成第一金屬層207之前，還可以依次在所述第一接觸孔206內形成粘附金屬層和阻擋金屬層，以減小所述第一金屬層207與源極203和漏極204之間的接觸電阻。本實施例中，所述粘附金屬層的材質為鈦，所述阻擋金屬層的材質為氮化鈦。然后，參考圖8，在所述第一層間介質層205上形成第二層間介質層208。所述第二層間介質層208的材質可以為氧化硅、氮化硅、氮氧化硅或其中的組合。作為一個實施例， 所述第二層間介質層208的材質與第一層間介質層205的材質相同，即為氧化硅。作為一個實施例，所述第二層間介質層208的形成方法可以為化學氣相沉積的方法。本實施例中，所述第二層間介質層208的厚度取決于后續形成的第二接觸孔的深度。由于所述第二接觸孔可以根據工藝進行具體設置，因此，第二介質層208的厚度根據工藝進行設置。作為一個實施例，第二接觸孔的深度范圍為50 5000埃，所述第二層間介質層208的厚度范圍為50 5000埃。然后，參考圖9，作為優選的實施例，對所述第二層間介質層208進行刻蝕，在所述第二層間介質層208內形成第二接觸孔209和第三接觸孔211。
所述第二接觸孔209的位置與第一接觸孔206的位置對應，所述第二接觸孔209 位于第一接觸孔206上方。作為優選的實施例，所述第二接觸孔209的孔徑大小等于第一接觸孔206的孔徑，以減小第二接觸孔209內填充的金屬層與第一接觸孔206內填充的金屬層的接觸電阻。所述第二接觸孔209的深度范圍50 5000埃。作為其他的實施例，所述第二接觸孔209的孔徑還可以略小于或大于所述第一接觸孔206的孔徑，例如第二接觸孔209的孔徑是第一接觸孔206孔徑的0. 95倍或1. 05倍。所述第三接觸孔211貫穿所述第二介質層208和停止層210，露出所述柵極201。 所述第三接觸孔211用于填充金屬層，形成柵極201的接觸塞，將柵極201與上層金屬層電連接。所述上層金屬層作為器件間的金屬互連線。作為優選的實施例，所述第三接觸孔211與第二接觸孔209利用同一刻蝕步驟完成，這樣節約刻蝕工藝步驟。作為本發明的其他實施例，所述第三接觸孔211可以進行專門的刻蝕工藝，單獨制作完成。然后，參考圖9在第二接觸孔109內填充第二金屬層212，在所述第三接觸孔211 內填充第三金屬層213，所述第二金屬層212和第三金屬層213的材質為銅。作為一個實施例，所述第二金屬層212和第三金屬層213利用同一填充步驟制作完成。所述填充的步驟可以為物理氣相沉積的步驟或電鍍的步驟。本實施例中所述第二金屬層212和第三金屬層213可以利用電鍍的步驟制作完成。作為其他的實施例，所述第二金屬層212和第三金屬層213還可以利用不同的填充步驟完成。作為優選的實施例，在第二接觸孔209內填充第二金屬層212和在第三接觸孔211 內填充第三金屬層213之前，可以在所述第二接觸孔209內和第三接觸孔211內形成粘附金屬層和阻擋金屬層。所述粘附金屬層用于提高第二金屬層212和第三金屬層213與接觸孔的粘附性，減小接觸電阻；所述阻擋金屬層用于防止所述第二金屬層212和第三金屬層 213的金屬滲透至半導體襯底中，形成穿刺(Spike)。所述粘附金屬層和阻擋金屬層可以根據第二金屬層212和第三金屬層213的材質進行具體選擇。本實施例中，所述第二金屬層 212和第三金屬層213的材質為銅，所述粘附金屬層的材質為鉭，所述阻擋金屬層的材質為氮化鉭。所述第二接觸孔209內的第二金屬層212與所述第一接觸孔206內的第一金屬層 207共同構成源極203的接觸塞以及漏極204的接觸塞，所述三接觸孔211內的第三金屬層 213構成柵極201的接觸塞。綜上，本發明提供的接觸塞的制作方法，在源極和漏極形成了接觸塞，所述接觸塞包括形成于第一接觸孔內的金屬鎢層和形成于第二接觸孔內的金屬銅層，減小了源極和漏極的接觸塞電阻。本發明的制作方法形成的第一接觸孔的孔徑小，避免了相鄰的器件的柵極之間短路的情況；由于分兩次形成源極和漏極的接觸孔，避免了現有技術一次刻蝕形成源/漏極接觸塞的刻蝕量過大，損傷源/漏極情況，提高了刻蝕工藝的精度；第一接觸孔內填充鎢，第二接觸孔內填充銅，減小了源極和漏極的接觸塞電阻。本發明的制作方法在柵極上形成第三接觸孔和位于第三接觸孔內的銅層，所述第三接觸孔和銅層構成柵極的接觸塞，進一步減小了器件的接觸塞電阻。本發明雖然以較佳實施例公開如上，但其并不是用來限定本發明，任何本領域技術人員在不脫離本發明的精神和范圍內，都可以做出可能的變動和修改，因此本發明的保護范圍應當以本發明權利要求所界定的范圍為準。
權利要求
1.一種接觸塞的制作方法，其特征在于，包括提供半導體襯底，所述半導體襯底上形成有柵極結構和第一層間介質層，所述柵極結構與所述第一層間介質層齊平，所述柵極結構兩側的半導體襯底內形成有源極和漏極；刻蝕所述第一層間介質層，形成第一接觸孔，所述第一接觸孔露出所述源極和漏極；在所述第一接觸孔內填充第一金屬層；在所述第一層間介質層上形成第二層間介質層；刻蝕所述第二層間介質層，形成第二接觸孔，所述第二接觸孔的位置與第一接觸孔的位置對應；在所述第二接觸孔內填充第二金屬層，所述第二金屬層的電阻率小于第一金屬層的電阻率，所述第二接觸孔內的第二金屬層與第一接觸孔內的第一金屬層共同構成接觸塞。
2.如權利要求1所述的接觸塞的制作方法，其特征在于，所述第一金屬層的材質為鎢， 所述第二金屬層的材質為銅。
3.如權利要求1所述的接觸塞的制作方法，其特征在于，所述第一接觸孔的寬度為深寬比為1/1 6/1。
4.如權利要求1所述的接觸塞的制作方法，其特征在于，所述第二接觸孔的孔徑等于所述第一接觸孔的孔徑。
5.如權利要求1所述的接觸塞的制作方法，其特征在于，所述柵極結構包括柵極和位于柵極上方的停止層，所述停止層與所述第一金屬層具有不同的研磨速率。
6.如權利要求2所述的接觸塞的制作方法，其特征在于，所述柵極的材質為金屬或多晶娃。
7.如權利要求2所述的接觸塞的制作方法，其特征在于，還包括刻蝕所述第二層間介質層和所述停止層，形成第三接觸孔，所述第三接觸孔露出所述柵極；在所述第三接觸孔內填充第二金屬層。
8.如權利要求4所述的接觸塞的制作方法，其特征在于，所述第二接觸孔和第三接觸孔利用同一刻蝕步驟進行。
9.如權利要求4所述的接觸塞的制作方法，其特征在于，在所述第二接觸孔內填充第二金屬層和在所述第三接觸孔內填充第二金屬層利用同一填充步驟進行。
10.如權利要求4所述的接觸塞的制作方法，其特征在于，在所述第三接觸孔內填充第二金屬層前，還包括在所述第三接觸孔和第二接觸孔內依次形成粘附金屬層和阻擋金屬層的步驟。
11.如權利要求7所述的接觸塞的制作方法，其特征在于，所述粘附金屬層的材質為鉭，所述阻擋金屬層的材質為氮化鉭。
12.如權利要求1所述的接觸塞的制作方法，其特征在于，在所述第一接觸孔內填充第一金屬層前，還包括在所述第一接觸孔內形成粘附金屬層和阻擋金屬層的步驟。
全文摘要
本發明提供接觸塞的制作方法包括提供半導體襯底，所述半導體襯底上形成有柵極結構和第一層間介質層，所述柵極結構與所述第一層間介質層齊平，柵極結構兩側的半導體襯底內形成有源極和漏極；刻蝕所述第一層間介質層，形成第一接觸孔，所述第一接觸孔露出所述源極和漏極；在所述第一接觸孔內填充第一金屬層；在所述第一層間介質層上形成第二層間介質層；刻蝕所述第二層間介質層，形成第二接觸孔，所述第二接觸孔的位置與第一接觸孔的位置對應；在所述第二接觸孔內填充第二金屬層，所述第二金屬層的電阻率小于第一金屬層的電阻率，所述第二接觸孔內的第二金屬層與第一接觸孔內的第一金屬層共同構成接觸塞。本發明制作的器件的接觸塞電阻小。
文檔編號H01L21/768GK102347270SQ20101024559
公開日2012年2月8日 申請日期2010年7月28日 優先權日2010年7月28日
發明者倪景華, 吳金剛 申請人:中芯國際集成電路制造(上海)有限公司