一種半導體結構及其制造方法

專利名稱：一種半導體結構及其制造方法
技術領域：
本發明涉及包含鰭片的半導體結構及其制造方法，具體地涉及用于FinFET的半導體鰭片及其制造方法。
背景技術：
隨著半導體器件的尺寸按比例縮小，出現了閾值電壓隨溝道長度減小而下降的問題，也即，在半導體器件中產生了短溝道效應。為了抑制短溝道效應，在美國專利US6，413，802中公開了在SOI上形成的FinFET， 包括在硅鰭片(Fin)的中間形成的溝道區，以及在硅鰭片兩端形成的源/漏區。為了形成所需形狀的鰭片，需要進行光刻和刻蝕工藝。具體地講，需要在用來形成鰭片的硅襯底上形成硬掩膜和光刻膠掩膜，然后，通過光刻工藝，將光刻膠掩膜圖案化，進而，利用圖案化的光刻膠掩膜，通過刻蝕工藝，在硬掩膜和硅襯底上形成希望的鰭片形狀。已經認識到半導體鰭片的表面質量會受到刻蝕步驟的不利影響。通常采用例如反應離子刻蝕(RIE)的干法刻蝕工藝形成上述半導體鰭片，離子轟擊很容易造成晶體結構的損傷，進而導致最終的鰭片表面質量變劣(即不平整以及高缺陷密度)，最終導致FinFET的柵極對溝道的控制能力下降。因此，需要一種半導體結構，以改善刻蝕對所形成的半導體結構，尤其是鰭片式半導體結構造成的損傷。

發明內容
本發明的目的是提供一種具有改善的表面質量的半導體鰭片及其制造方法。根據本發明的一個方面，提供一種半導體結構，包括半導體襯底和位于半導體襯底上方的半導體鰭片，在所述半導體襯底和所述半導體鰭片之間包括刻蝕停止層，所述半導體鰭片的側壁接近硅的{111}晶面，或位于硅的{111}晶面上，優選地，所述半導體鰭片的側壁與硅的{111}晶面之間的夾角小于5度。優選地，所述半導體鰭片由選自由Si、Ge、GaAs、hP、GaN和SiC構成的組中的至少一種材料組成。優選地，所述刻蝕停止層由高摻雜的P型半導體或SiGe組成。優選地，所述P型半導體中的摻雜劑為選自由B、Al、fei、In、Tl構成的組中的至少一種。優選地，所述刻蝕停止層為摻雜濃度高于5X 1019/cm3的P型半導體。優選地，所述刻蝕停止層為Ge的原子百分比在10-30%之間的SiGe。優選地，所述半導體襯底為{112} Si襯底。優選地，所述半導體鰭片為一個或多個。根據本發明的另一個方面，提供一種制造半導體結構的方法，包括a)在半導體襯底上外延生長蝕刻停止層；
b)在所述蝕刻停止層上外延生長半導體層；c)在所述半導體層上形成圖案化的掩模層；d)通過各向異性 的濕法蝕刻，去除所述半導體層未被所述掩模層遮擋的部分，其中，所述濕法蝕刻停止在所述蝕刻停止層的上表面上，使得所述半導體層被所述掩模層遮擋的部分形成半導體鰭片，并且所述半導體鰭片的側壁接近或位于硅的{111} 晶面；并且所述半導體襯底為{112} Si襯底。優選地，所述半導體鰭片的側壁與硅的{111}晶面之間的夾角小于5度。優選地，形成圖案化的掩模層的步驟包括以下步驟在所述半導體層上形成氧化物層；在所述氧化物層上形成圖案化的光致抗蝕劑層；通過蝕刻去除氧化層未被光致抗蝕劑層遮擋的部分；以及去除所述光致抗蝕劑層，其中所述氧化物層被所述光致抗蝕劑層遮擋的部分形成所述圖案化的掩模層。優選地，所述濕法蝕刻采用的蝕刻劑為選自由KOH、TMAH、EDP、N2H4 · H2O構成的組中的一種。優選地，所述蝕刻停止層由高摻雜的P型半導體或SiGe組成。優選地，所述蝕刻停止層為摻雜濃度高于5X 1019/cm3的P型半導體。優選地，所述P型半導體中的摻雜劑為選自由B、Al、Ga、In、Tl構成的組中的至少一種。優選地，所述蝕刻停止層為Ge的原子百分比在10-30%之間的SiGe。在形成本發明的半導體鰭片的過程中，引入了附加的刻蝕停止層，從而可以采用濕法刻蝕代替干法刻蝕，避免了干法刻蝕中由于離子轟擊造成的表面質量變劣。由于濕法蝕刻對半導體層的選擇性很優異，采用濕法蝕刻形成半導體鰭片時，鰭片的高度將等于半導體層的厚度，從而可以利用半導體層的厚度精確地控制鰭片的高度。并且，在濕法刻蝕步驟中對半導體層進行各向異性刻蝕，鰭片的側壁是刻蝕速度最慢的{111}晶面，不僅避免了底切等缺陷的出現，而且鰭片的側壁也可以獲得良好的平整度和結晶質量。此外，在得到本發明的半導體鰭片后，為了硅鰭片的兩端形成源/漏區以及可選的源/漏延伸區，需要執行離子注入。然而，離子注入導致硅的非晶化，這需要在隨后的步驟中執行退火，使得非晶硅通過固相外延生長重新轉變為單晶硅。優選地，本發明鰭片的側壁為{111}晶面，則在之后的固相外延生長中可以使得高缺陷區的面積最小化。而且，本發明采用的半導體襯底優選是{112} Si襯底，有利于SiGe刻蝕停止層更快地生長。另外，采用本發明的{112} Si襯底，對位于鰭片中的溝道產生更大的應力響應，從而可以改善載流子的遷移率。該半導體鰭片尤其適合于制作FinFET，特別是ρ型FinFET或pMOS。


圖Ia和Ib示意地示出根據本發明的半導體鰭片在硅襯底上的取向。圖2至圖7是示意性地示出形成根據本發明的制造半導體鰭片的方法各階段半導體結構的截面圖。圖8是現有技術中，在不同晶面取向的Si襯底上，SiGe的生長速度作為所采用的 GeH4(用于生產SiGe的反應原料)流速的函數的曲線圖。圖9是現有技術中，在(111)單軸應變Si中，驅動電流作為溝道取向與鰭片表面取向之間夾角的函數的曲線圖。
具體實施例方式以下將參照附圖更詳細地描述本發明。在各個附圖中，相同的元件采用類似的附圖標記來表示。為了清楚起見，附圖中的各個部分沒有按比例繪制。應當理解，在描述器件的結構時，當將一層、一個區域稱為位于另一層、另一個區域“上面”或“上方”時，可以指直接位于另一層、另一個區域上面，或者在其與另一層、另一個區域之間還包含其它的層或區域。并且，如果將器件翻轉，該一層、一個區域將位于另一層、另一個區域“下面”或“下方”。如果為了描述直接位于另一層、另一個區域上面的情形，本文將采用“直接在......上面”或“在......上面并與之鄰接”的表述方式。在下文中描述了本發明的許多特定的細節，例如器件的結構、材料、尺寸、處理工藝和技術，以便更清楚地理解本發明。但正如本領域的技術人員能夠理解的那樣，可以不按照這些特定的細節來實現本發明。例如，襯底和鰭片的半導體材料可以選自IV族半導體，如 Si或Ge，或III-V族半導體，如GaAs、InP, GaN, SiC,或上述半導體材料的疊層。此外，在下文中描述晶面或晶向時采用了晶面族或晶向族的表示方法。例如，特定的晶向[110]和[1 0]是彼此垂直的兩個方向，但由于硅晶體的對稱性，可以將兩個特定的晶向統一表示為晶向族<110>。由于硅晶體的對稱性是本領域公知的，當表述“晶向<110> 與晶向<110>相垂直”，可以理解指的是“特定的晶向[110]與特定的晶向[ι ο]相垂直”或類似的方向關系。在本文中，術語“刻蝕停止層”是指其刻蝕速度小于將刻蝕掉的半導體層的刻蝕速度的層。利用刻蝕停止層與半導體層之間刻蝕速度的差異，可以選擇性地去除半導體層。刻蝕停止層可由高摻雜(例如摻雜濃度高于5X1019/cm3)的P型半導體或SiGe組成，其中摻雜劑可為選自由B、Al、Ga、In、Tl構成的組中的至少一種。 本發明的半導體鰭片適合于制作FinFET，特別是ρ型FinFET或pMOS。為了簡便起見，在本文后面提到時，以半導體鰭片用于P型FinFET或PMOS為例進行說明，當然，本領域技術人員可以理解的是，本發明的半導體鰭片也可適用于其他任何常規的半導體器件。參見圖la，本發明意圖制作位于半導體襯底1上方的半導體鰭片2。僅僅作為示例，半導體襯底1和鰭片2都由硅組成。鰭片2可以形成在半導體襯底1的(11 表面上，通過外延生長半導體層并刻蝕該半導體層而形成，所述外延生長方法例如分子束外延法(MBE)，并且鰭片2沿著硅的<112>方向延伸，側壁接近硅的{111}晶面或位于硅的{111}晶面上。
參見圖lb，為了在隨后的光刻和刻蝕步驟中，形成沿著硅的<112>方向延伸、側壁為{111}晶面的鰭片2，需要依據定位缺口 3的位置確定圖案方向。這里，為了獲得圖Ia所示的鰭片2的取向，典型地，將硅晶片1的定位缺口 3的位置設定為標記硅的<111>晶向。 當硅晶片1的定位缺口 3初始標記的不是<111>晶向時，需要將硅晶片1旋轉適當的角度。 例如，當硅晶片1的定位缺口 3初始標記的是<110>晶向時，需要以硅晶片1的中心為軸順時針旋轉大約35. 3度，從而將硅晶片1的定位缺口 3的位置改為標記硅的<111>晶向實際上，由于工藝上的變化，例如上述旋轉的角度可能在一定程度上出現偏差，鰭片的側壁可能偏離硅的{111}晶面。發明人認為，在鰭片的側壁與硅的{111}晶面之間的夾角小于5度的情形下，仍然可能在鰭片中獲得理想的表面質量。圖2至7示意性地示出在固相外延生長步驟之前形成半導體鰭片的各個步驟。本發明的方法開始于單晶Si襯底10。參見圖2，通過已知的沉積工藝，如PVD、CVD、原子層沉積、濺射等，在Si襯底10的表面上從下至上依次外延生長含Ge約為10-30% (以66原子％計，即Ge原子的數目占總原子數的百分比)、厚度約為5-20nm的SiGe層11 (用作刻蝕停止層)、以及厚度約為20-70nm 的Si層12。這里，外延生長工藝主要用來控制將要成型為鰭片的Si層12的厚度。在隨后的步驟中，將利用對Si層12的圖案化形成鰭片，Si層12的厚度可以按照在器件設計方面對鰭片高度的要求來選擇。參見圖3，在Si層12的表面上形成將用作硬掩模和保護層的氧化硅層13和氮化物層14。可以通過熱氧化，將Si層12的表面層轉變為氧化硅層13。替代地，可以通過上述已知的沉積工藝形成氧化硅層13。氧化硅層的厚度約為5nm。通過上述已知的沉積技術，在氧化硅層13上形成厚度約為IOnm的氮化物層 14(如氮化硅)。參見圖4，在氮化物層14的表面上涂敷光致抗蝕劑層，然后通過包含曝光和顯影的光刻工藝，形成圖案化的光致抗蝕劑掩模15。替代地，可以利用電子束刻印(e-beam lithography)或其他合適的方法形成光致抗蝕劑掩模15。光致抗蝕劑掩模15中的條帶對應于Si鰭片的形狀，從而確定了鰭片的延伸方向、 長度和寬度。參見圖5，利用光致抗蝕劑掩模15，通過其中使用刻蝕劑溶液的常規濕法刻蝕，或者通過干法刻蝕，如離子銑刻蝕、等離子刻蝕、反應離子刻蝕(RIE)、激光燒蝕，從上至下依次去除氮化硅層14和氧化硅層13未被遮擋的部分。然后，通過在溶劑中溶解或灰化去除光抗蝕劑掩模。該步驟將光致抗蝕劑掩模15的圖案轉換到氮化硅層14和氧化硅層13中，使得后者形成硬掩模。參見圖6，通過其中使用刻蝕劑溶液的常規濕法刻蝕，選擇性地去除Si，該刻蝕步驟停止在SiGe層11的上表面上，從而在Si層12中形成了硅鰭片。由于濕法刻蝕對SiGe與Si的優異的選擇性，結果，硅鰭片的厚度等于Si層12的厚度。通過在前述的沉積步驟(即外延生長過程)中控制所形成的Si層12的厚度，可以容易地控制最終的鰭片厚度。為了通過濕法刻蝕形成鰭片，在本發明中采用了附加的刻蝕停止層，待形成的鰭片的高度等于半導體層的厚度，從而可以利用半導體層的厚度精確地控制鰭片的高度。有利的是，利用濕法刻蝕的高度選擇性可以形成期望厚度的鰭片，并且完全代替了干法刻蝕， 避免了干法刻蝕中由于粒子轟擊碰撞等造成的表面質量缺陷等問題。可以將本領域所熟知的用于Si的各向異性刻蝕劑用在本發明中，例如KOH(氫氧化鉀)、TMAH (四甲基氫氧化銨)、EDP (乙二胺-鄰苯二酚)、N2H4 · H2O (水合胼)等。在使用KOH或EDP等作為刻蝕劑時，高摻雜的P型半導體或SiGe等材料可以作為刻蝕停止層。高摻雜的P型半導體的摻雜劑可以選自B、Al、fe、In、Tl等，可以實現相對于 Si極佳的刻蝕選擇性。上述各向異性刻蝕劑在硅的各個晶面上的刻蝕速度不相同，在硅的 {111}晶面上的刻蝕速度比其他晶面上的刻蝕速度小至少一個數量級，從而，濕法刻蝕同時可以對硅的不同晶面實現良好的選擇性。對于圖Ia所示的取向的鰭片，在垂直方向(硅的<112>晶向)上的刻蝕速度將明顯高于在橫向方向(硅的<111>晶向)刻蝕速度。這樣，不僅可以避免在鰭片中產生底切， 而且鰭片的側壁是由于刻蝕而暴露的{111}晶面。鰭片的頂部表面和側壁表面都可以獲得良好的平整度和晶體質量，尤其適合于制作雙柵設計的FinFET。需要指出的是，根據本發明，在襯底上外延生長用作刻蝕停止層的SiGe時(如圖 2所示)，與采用其他取向的Si襯底(例如{110}Si襯底)相比，選用{112}Si襯底會有利于SiGe刻蝕停止層更快地生長。圖8描述了對于不同晶面取向的Si襯底，SiGe的生長速度作為所采用的GeH4(用于生產SiGe的反應原料)流速的函數的曲線圖。從圖8中可以清楚地看出，在其他條件相同的情況下，與在其他襯底，例如{110} Si襯底上相比，在{112} Si襯底上生長SiGe的速度更快。而且，對于FinFET半導體器件，溝道位于鰭片中。當分別采用本發明的{112} Si襯底和作為對比例的{110} Si襯底時，鰭片側壁的表面取向可以是相同的，都是{111}晶面； 在鰭片中形成的溝道的取向卻不相同{112} Si襯底對應于[110]方向的溝道(本發明)； {110}Si襯底對應于[112]方向的溝道(對比例)，不同的溝道取向對于半導體性能會產生不同的影響。圖9顯示了(111)單軸應變Si中驅動電流作為溝道取向與鰭片表面取向之間夾角的函數的曲線圖。本領域技術人員可以采用公知的向量叉乘法算出溝道取向與鰭片表面取向之間的夾角。對于單軸應變硅而言，在(111)硅晶面上，[110]方向(本發明)對應于大約35度的夾角，[112]方向(對比例)對應于大約20度的夾角。根據圖9中的曲線，本發明的溝道方向對應于相對更大的驅動電流。換句話說，在PMOS半導體器件中，與采用對比例的{110}Si襯底相比，采用本發明的{112}Si襯底，對鰭片中的溝道產生更大的應力響應，從而可以改善空穴的遷移率。因此，本發明不局限于所描述的實施例。對于本領域的技術人員明顯可知的變型或更改，均在本發明的保護范圍之內。
權利要求
1.一種半導體結構，包括半導體襯底和位于半導體襯底上方的半導體鰭片，所述半導體襯底和半導體鰭片之間包括刻蝕停止層，所述半導體鰭片的側壁方向接近或位于硅的 {111}晶面。
2.根據權利要求1所述的半導體結構，其中所述半導體襯底為{112}Si襯底
3.根據權利要求1所述的半導體結構，其中所述半導體鰭片的側壁與硅的{111}晶面之間的夾角小于5度。
4.根據權利要求1所述的半導體結構，其中所述半導體鰭片由選自由Si、Ge、GaAs, InP, GaN和SiC構成的組中的至少一種材料組成。
5.根據權利要求1所述的半導體結構，其中所述刻蝕停止層由高摻雜的P型半導體或 SiGe組成。
6.根據權利要求5所述的半導體結構，其中所述P型半導體中的摻雜劑為選自由B、 Al、GaUruTl構成的組中的至少一種。
7.根據權利要求5所述的半導體結構，其中所述刻蝕停止層為摻雜濃度高于5XIO19/ cm3的P型半導體。
8.根據權利要求5所述的半導體結構，其中所述刻蝕停止層為Ge的原子百分比在 10-30%之間的 SiGe。
9.根據權利要求1至8中任一項所述的半導體結構，其中所述半導體鰭片為一個或多個。
10.根據權利要求1至8中任一項所述的半導體結構，其中所述半導體鰭片中的溝道方向為<110>方向。
11.一種制造半導體結構的方法，包括a)在半導體襯底上外延生長蝕刻停止層；b)在所述蝕刻停止層上外延生長半導體層；c)在所述半導體層上形成圖案化的掩模層；d)通過各向異性的濕法蝕刻，去除所述半導體層未被所述掩模層遮擋的部分，其中，所述濕法蝕刻停止在所述蝕刻停止層的上表面上，使得所述半導體層被所述掩模層遮擋的部分形成半導體鰭片，并且所述半導體鰭片的側壁接近或位于硅的{111}晶
12.根據權利要求10所述的半導體結構，其中所述半導體襯底為{112}Si襯底。
13.根據權利要求11所述的半導體結構，其中所述半導體鰭片的側壁與硅的{111}晶面之間的夾角小于5度。
14.根據權利要求11、12或13的方法，其中形成圖案化的掩模層的步驟包括以下步驟在所述半導體層上形成氧化物層； 在所述氧化物層上形成圖案化的光致抗蝕劑層； 通過蝕刻去除氧化層未被光致抗蝕劑層遮擋的部分；以及去除所述光致抗蝕劑層，其中所述氧化物層被所述光致抗蝕劑層遮擋的部分形成所述圖案化的掩模層。
15.根據權利要求11、12或13所述的方法，其中所述濕法蝕刻采用的蝕刻劑為選自由KOH、TMAH、EDP, N2H4 · H2O 構成的組中的一種。
16.根據權利要求11、12或13所述的方法，其中所述蝕刻停止層由高摻雜的P型半導體或SiGe組成。
17.根據權利要求16所述的方法，其中所述蝕刻停止層為摻雜濃度高于5X IO1Vcm3的 P型半導體。
18.根據權利要求16所述的方法，其中所述P型半導體中的摻雜劑為選自由B、A1、Ga、 In、Tl構成的組中的至少一種。
19.根據權利要求16所述的方法，其中所述蝕刻停止層為Ge的原子百分比在10-30% 之間的SiGe。
20.根據權利要求11、12或13所述的方法，其中所述半導體鰭片中的溝道方向為 <110>方向。
全文摘要
本申請公開了一種半導體結構及其制造方法。該半導體結構包括半導體襯底和位于半導體襯底上方的半導體鰭片，在所述半導體襯底和所述半導體鰭片之間還包括刻蝕停止層，所述半導體鰭片的側壁方向接近或位于硅的{111}晶面。所述半導體鰭片具有良好的表面質量和減少的晶體缺陷，可用于制造FinFET。
文檔編號H01L21/02GK102347350SQ20101024054
公開日2012年2月8日 申請日期2010年7月30日 優先權日2010年7月30日
發明者尹海洲, 朱慧瓏, 駱志炯 申請人:中國科學院微電子研究所