專利名稱：集成電路與背面及正面受光型圖像傳感器的制作方法
技術領域：
本發明涉及一種半導體裝置，特別涉及一種集成電路、背面受光型(backside illuminated,BSI)圖像傳感器及正面受光型(front side illuminated,FSI)圖像傳感器。
背景技術：
半導體集成電路(integrated circuit, IC)工業已經歷快速的成長。在IC材料 與設計的技術進展已造就各的IC世代，每一世代的電路都比前世代來得更小更復雜。然 而，這些進展卻增加IC制造及加工的復雜度，而因應這些進展，IC制造及加工需要類似的 演進。在IC進展課題中，功能密度(即，單位芯片面積的內連裝置數量)普遍增加，而幾何 尺寸(即，工藝所能形成的最小部件)則下降。對于焊盤片的不同應用，諸如針測和/或打線接合(以下稱之為接合焊盤)，通常 其需求不同于IC的其他特征(feature)。舉例來說，接合焊盤必須具有適當的大小及強度 來承受上述針測或打線接合動作的物理性接觸。同時特征也需要相對縮小(包含尺寸與厚 度)。舉例來說，在互補式金屬氧化物半導體(CMOS)圖像傳感器中，通常需要一或多層相對 薄的金屬層，例如由鋁銅(AlCu)所構成的金屬層。這些薄金屬層問題在于形成于這些膜層 內的接合焊盤呈現剝離或其他缺陷。因此，有必要解決這些特征不同的需求。
發明內容
為克服上述現有技術的缺陷，本發明提供許多不同的實施例。本發明一實施例提 供一種集成電路，包括一基底，其具有一接合焊盤區及一非接合焊盤區。一相對大的介層窗 (via)形成于接合焊盤區的基底上，稱之為“巨型介層窗”。巨型介層窗在朝向基底的俯視 外觀中具有一第一尺寸。在一實施例中，第一尺寸在30至200微米的范圍。集成電路也包 括多個介層窗，形成于非接合焊盤區的基底上。每一介層窗的俯視外觀具有一第二尺寸，且 第二尺寸大體小于第一尺寸。在一實施例中，第二尺寸在0. 1至0. 5微米的范圍。本發明另一實施例提供一種背面受光型圖像傳感器，包括一基底，具有一接合焊 盤區及一非接合焊盤區，且具有一正面及一背面。一第一導線位于接合焊盤區的基底正面 上，且一第二導線位于非接合焊盤區的基底正面上。背面受光型圖像傳感器包括位于該第 一導線上且具有一第一直徑的一第一介層窗以及位于第二導線上且具有一第二直徑的一 第二介層窗。第一直徑大體大于第二直徑。另一基底可接合至上述基底的正面。本發明又另一實施例提供一種正面受光型圖像傳感器，包括一基底，具有一接合 焊盤區及一非接合焊盤區，且具有一正面及一背面。一第一導線位于接合焊盤區的基底正 面上，且一第二導線位于非接合焊盤區的基底正面上。正面受光型圖像傳感器包括位于第 一導線上且具有一第一直徑的一第一介層窗以及位于第二導線上且具有一第二直徑的一 第二介層窗。第一直徑大體大于第二直徑。正面受光型圖像傳感器包括一第三導線，形成 于第一介層窗上且用以接受一接合結構。本發明又另一實施例提供半導體裝置的制造方法。提供一基底，且在基底上形成第一及第二導線。第一及第二導線分別形成于半導體裝置的一接合焊盤區及非接合焊盤 區。在第一導線上形成具有一第一寬度的一第一介層窗，且在第二導線上形成具有一第二 寬度的一第二介層窗。第一寬度大體大于第二寬度每側約2微米。上述方法還包括在第一 介層窗上形成一第三導線。本發明可改善打線未疊置于接合焊盤、接合焊盤剝離、及內層介焊盤層龜裂等現 有裝置存在的問題。
圖1示出根據本發明不同型態的在半導體裝置中形成介層窗的方法流程圖。圖2至圖9示出根據本發明實施例的半導體裝置各個制造階段的剖面示意圖。圖10至圖13示出根據圖1的方法的另一實施例的半導體裝置各個制造階段的剖 面示意圖。其中，附圖標記說明如下11 方法；13、15、17、19 步驟；30 背面受光型圖像感測裝置；32 裝置基底；34 前側；36 背側；38 初始厚度；43 光線；40、42、182、184 像素；47、49、185、186 隔離結構；52 像素區；54 周邊區；56 接合焊盤區；60,61 微電子裝置；65、120、190、235 導電層;65A、65B、65C、65D、120A、120B、120C、120D、190A、190B、190C、190D、235A、235B 導 線；68、95、100、124、150、212、215、238、250 寬度；70、125、192、240 介電層;75 圖案化工藝；80、82、84、86、88、90、92、145、200、205、210、245 開口 ；102、104、106、108、110、112、115、220、225、230 介層窗；128 緩沖層；130 承載基底；135 薄化工藝；140 厚度；
142、242 保護層；154、254 彩色濾光層；154A、154B、254A、254B 彩色濾光片；160、260 微透鏡層；180 正面受光型圖像感測裝置；165、265 接線；170、270 接球；175、275 空隙距離。
具體實施例方式可了解的是以下的揭示內容提供許多不同的實施例或范例，用以實施各個實施例 的不同特征。而以下所揭示的內容是敘述各個構件及其排列方式的特定范例，以求簡化本 發明的說明。當然，這些特定的范例并非用以限定本發明。舉例來說，若是本說明書以下的 揭示內容敘述了將一第一特征形成于一第二特征之上或上方，即表示其包含了所形成的上 述第一特征與上述第二特征是直接接觸的實施例，也包含了尚可將額外的特征形成于第一 特征與第二特征之間而使第一特征與第二特征并未直接接觸的實施例。另外，本發明的說 明中不同范例可能使用重復的參考符號和/或用字。這些重復符號或用字是為了簡化與清 晰的目的，并非用以限定各個實施例和/或所述外觀結構之間的關系。可自本發明一或一個以上實施例中獲益的裝置范例為具有圖像傳感器的半導體 裝置。上述裝置進一步而言是指背面受光型圖像感測裝置及正面受光型圖像感測裝置。以 下的揭示內容將延續這些范例作為本發明各個實施例的說明。然而，可了解的是除了特地 請求外，本發明并未限定于特定裝置類型。請參照圖1，其敘述一種在半導體裝置中，如背面受光型圖像感測裝置及正面受光 型圖像感測裝置，形成接合焊盤的方法11。方法11的起始步驟13為提供一基底32。進行 至方法11的步驟15，形成金屬層。金屬層包括形成于一接合焊盤區的基底上的一第一金 屬線以及形成于一非接合焊盤區的基底上的一第二金屬線。接合焊盤區不同于非接合焊盤 區。進行至方法11的步驟17，形成一巨型介層窗。巨型介層窗具有一第一寬度且形成第一 金屬線上方。同樣地，一小型介層窗具有一第二寬度且形成于第二金屬線上方。第一寬度 大體大于第二寬度。進行至方法11的步驟19，進行后段工藝。后段工藝包括將打線球接合 至一接合焊盤，其中接合焊盤位于巨型介層窗上。方法11可用于背面受光型圖像感測裝置 制作，如以下圖2至圖9所述。方法11可用于正面受光型圖像感測裝置制作，如以下圖10 至圖13所述。請參照圖2，背面受光型圖像感測裝置30包括一裝置基底32，裝置基底32為具有 P型摻雜(例如，硼)的硅基底(例如，P型基底)。另外，裝置基底32可為其他適當的半 導體材料。舉例來說，裝置基底32為具有η型摻雜(例如，磷或砷)的硅基底(η型基底)。 裝置基底32可為其他元素半導體，例如鍺或鉆石。裝置基底32可包括化合物半導體和/ 或合金半導體。再者，裝置基底32可包括一外延層(印i layer)，其可受應變以提升效能， 且可包括絕緣層覆硅(silicon on insulator, SOI)結構。請參照圖2，裝置基底32—前 側34及一背側36。裝置基底32也具有一初始厚度38，其范圍約在100微米(μ m)至3000微米。在本實施例中，初始厚度38約為750微米。 射線感測區，例如像素40及42，形成于裝置基底32內。像素40及42能感測射 線，例如入射光線43 (以下稱之為光線43)，其投射至裝置基底32的背側36。像素40及 42各自包括一針扎層(pinned layer)光電二極管、光柵極(photogate)、重置晶體管、源 極隨耦(source follower)晶體管及轉移晶體管。再者，像素40及42可改變而具有不同 的結深度、厚度等等。為了簡化附圖，圖2僅示出二個像素40及42，然而可以了解的是裝 置基底32內可具有任何數量的射線感測區。請參照圖2，可透過對裝置基底32進行注入 (implantation)工藝46而形成像素40及42。注入工藝46包括以ρ型摻雜物，例如硼，對 裝置基底32進行摻雜。在另一實施例中，注入工藝46可包括以η型摻雜物，例如磷或砷， 對裝置基底32進行摻雜。 請參照圖2，裝置基底32包括隔離結構，例如，隔離結構47及49，其提供像素40及 42之間的電性及光隔離。隔離結構47及49包括淺溝槽隔離(shallow trench isolation, STI)結構，其由絕緣材料所構成，例如氧化硅或氮化硅。在其他實施例中，隔離結構47及 49包括摻雜隔離特征，例如重摻雜η型區。為了簡化附圖，圖2僅示出二個隔離結構47及 49，然而可以了解的是裝置基底32內可具有任何數量的隔離結構47及49，以適當隔離射線 感測區，例如像素40及42。請參照圖2，像素40及42及隔離結構47及49形成于背面受光型圖像感測裝置30 的一像素區52。背面受光型圖像感測裝置30也包括一周邊區54及一接合焊盤區56。圖2 中的虛線標示出上述區域52、54及56的邊界。像素區52及周邊區54也可歸類于一非接 合焊盤區。周邊區54包括微電子裝置60及61。舉例而言，本實施例的微電子裝置60及 61 可為數字裝置，諸如專用集成電路(application-specific integrated circuit,ASIC) 裝置或系統單芯片(system-on-chip，S0C)裝置。另一范例中，微電子裝置60及61可為參 考像素，其使用于建立背面受光型圖像感測裝置30中光強度的基線。接合焊盤區56為后 續工藝階段中將于背面受光型圖像感測裝置30中形成一或一個以上的接合焊盤(未示出 于圖2)的區域，以建立背面受光型圖像感測裝置30與外部裝置之間的電性連接。可以了 解的是上述區域52、54及56垂直延伸于裝置基底32的上方及下方。請參照圖3，一導電層65形成于背面受光型圖像感測裝置30的前側34。在本實 施例中，導電層65包括一鋁材料層夾設于二氮化鈦層之間。導電層65可借由公知高密度 等離子體化學氣相沉禾只(high density plasma chemicalvapor deposition, HDPCVD)而 形成。在一實施例中，導電層65也可包括其他導電材料，諸如鋁、鋁/硅/銅合金、鈦、氮 化鈦、鎢、多晶硅、金屬硅化物、或其組合。在另一實施例中，導電層65包括銅、銅合金、鈦、 氮化鈦、鉭、氮化鉭、鎢、多晶硅、金屬硅化物、或其組合。在另一實施例中的導電層65可借 由沉積工藝而形成，諸如物理氣相沉積(physical vapor d印osition，PVD)、化學氣相沉積 (CVD)、原子層沉積(atomic layer deposition,ALD)、濺鍍(sputtering)、電鍍(plating)、 或其組合。請參照圖3，可以了解的是在形成導線層65之前，可形成主動和/或被動裝置，例 如不同的摻雜特征、電路及背面受光型圖像感測裝置30的輸入/輸出。另外，也可形成接 觸窗(contact)，以提供主動和/或被動裝置與導線層65之間的電性內連接。為了簡化附 圖，并未示出這些
圖案化導電層65，以形成各個不同的導線。舉例而言主動和/或被動裝置及接觸 窗。在本實施例中，導線層65為一第一導電層，其形成于背面受光型圖像感測裝置30的前 側34。圖案化導電層65，以形成各個不同的導線。舉例而言，導線65A及65B形成于像素 區52內，而導線65C則形成于周邊區54。導線65D形成于接合焊盤區56內。導線65D具 有一寬度68。寬度68的范圍在30微米至200微米且可依照設計及制造需求而變更。在形 成導線65A至65D之后，在背面受光型圖像感測裝置30的前側34及導線65A至65D上形 成一介電層70。介電層70包括一絕緣材料，例如氧化硅、氮化硅、氮氧化硅或其組合。介電 層70可借由CVD、PVD、ALD或其組合而形成。請參照圖4，使用一圖案化工藝75來圖案化介電層70，以形成多個開口。例如，開 口 80、82、84及86形成于像素區52內，開口 88及90形成于周邊區54。開口 92則形成于 接合焊盤區56內。圖案化工藝75包括微影工藝及反應離子蝕刻(reactive ion etching, RIE)工藝，以定義及形成開口 80至92，開口 80至90寬度近似或等于一寬度95，而開口 92 具有一寬度100，其大體大于開口 80至90的寬度95。在一實施例中，寬度95在0. 1微米 至0. 5微米的范圍，例如0. 3微米，而寬度100在30微米至200微米的范圍，例如150微米。 在另一實施例中，開口 92的寬度100近似或等于導線65D的寬度68。可以了解的是上述數 值范圍僅為范例，用以說明寬度100大體大于寬度95。在其他實施例中，當制造技術世代改 變時，寬度95及100可為其他數值。請參照圖5，借由將導電材料分別填入開口 80、82、84及86，而在像素區52內形成 介層窗102、104、106及108。借由將導電材料分別填入開口 88及90，而在周邊區54內形成 介層窗110及112。介層窗102至108及介層窗110至112可分別歸類為介層窗陣列。借 由將導電材料填入開口 92而形成介層窗115。在本實施例中，導電材料為鎢，但在其他實施 例中也可為其他適當的導電材料。導電材料可借由公知沉積工藝而形成，例如CVD或PVD。 接著對介層窗102至115進行一化學機械研磨(chemical-mechanical-polishing，CMP)工 藝，以確保介層窗102至115的表面平順，且與介電層70的表面近似共平面。接合焊盤區 56內的介層窗115具有寬度100，而非接合焊盤區52及54內的介層窗102至112的寬度 近似或等于寬度95。因此，介層窗115的大小(尺寸)大體大于介層窗102至112。請參照圖6，一導電層120形成于介電層70及介層窗102至115上方。導電層120 的制作其材料組成相似于之前所述的導電層65。接著圖案化導電層120，以形成多個導線， 例如，導線120A至120D。借由介層窗102至115來電性連接導電層65及導電層120。再 者，介層窗102至112之間電性內連接也可透過導電層65及導電層120中的各個導線來完 成。之后，在導線120A至120D上形成一介電層125。介電層125。的制作其材料組成相似 于之前所述的介電層70。可以了解的是可在背面受光型圖像感測裝置30的前側34形成其 他的導電層及介層窗，但為了簡化附圖而未將其示出。也可以了解的是各個不同的導線及 介層窗僅作為范例說明，可依據設計需求而變更導線及介層窗的數量、實際位置及外觀。請參照圖7，在背面受光型圖像感測裝置30的前側34的介電層125上及形成一緩 沖層128。在本實施例中，緩沖層128包括一介電材料，例如氧化硅。另外，緩沖層128可 包括氮化硅。緩沖層128可借由CVD、PVD或其他公知適當的技術而形成。緩沖層128可借 由CMP工藝進行平坦化而形成一平順表面。之后，經由緩沖層128而將一承載基底130接合至裝置基底32，使其可進行裝置基底32的背側36的工藝。在本實施例中，承載基底130 相似于基底32且包括硅材料。另外承載基底130可包括一玻璃基底或其他適當材料。承 載基底130可借由分子力(一種公知技術，如直接接合或光學熔融接合)或其他公知接合 技術而接合至裝置基底32。在接合之后，裝置基底32及承載基底130可進行退火以強化接 合強度。緩沖層128提供裝置基底32及承載基底130之間的電性隔離。承載基底130提 供形成于裝置基底32的前側34的各個特征的保護，例如像素40及42。承載基底130也提 供對于裝置基底32的背側36的工藝所需的機械強度及支撐，如以下所述。請參照圖7，對裝置基底32的背側36進行一薄化工藝135，以減少裝置基底32的 厚度。薄化工藝135包括機械研磨(grinding)工藝及化學薄化工藝。在機械研磨期間，首 先從裝置基底32去除大量的硅材料。之后，化學薄化工藝提供一化學蝕刻劑于裝置基底32 的背側36以進一步薄化裝置基底32至一厚度140。在本實施例中，厚度140小于5微米。 可以了解的是本文所述的特定厚度僅作為范例說明，可依據產品種類及背面受光型圖像感 測裝置30設計需求而改變為其他厚度。請參照圖8，在背面受光型圖像感測裝置30的背側36上方形成一保護層142。保 護層142包括氮化物或氧化物材料或其組合。形成保護層142的方法可包括CVD、PVD、ALD、 或其組合。之后，在裝置基底32的接合焊盤區56內形成一開口 145 (穿過保護層142)，使 接合焊盤區56內一部分的導線65D自背側36露出。可借由公知蝕刻工藝形成開口 145，例 如干蝕刻或濕蝕刻。開口 145具有一寬度150。在本實施例中，寬度150小于導線65D的寬 度68。在其他實施例中，寬度150近似或等于導線65D的寬度68。在另一實施例中，介層 窗115的寬度100大于開口 145的寬度150的1/2。請參照圖9，接著在保護層142上形成一彩色濾光層154。彩色濾光層154形成于 背面受光型圖像感測裝置30的像素區52內。彩色濾光層154可具有不同彩色濾光片(如， 紅色、綠色及藍色)并將其定位，使入射光(例如入熱射光43)經由其上方穿過其中。舉例 而言，彩色濾光層154包括用以濾除第一波長的光線的一彩色濾光片154A以及濾除第二波 長的光線的一彩色濾光片154B，使對應至第一及第二波長的不同顏色光線分別透過彩色濾 光片154A及154B而濾除。彩色濾光片154A及154B可包括染料型(dye-based)或顏料型 (pigment-based)高分子或樹脂，以濾除特定的波長。接著在彩色濾光層154上形成具有 多個微透鏡的一微透鏡層160，其用以引導及聚焦光線于裝置基底32的像素中。微透鏡層 160中的微透鏡可具有不同的排列位置及不同的形狀，取決于微透鏡材料的反射率以極傳 感器表面的距離。背面受光型圖像感測裝置30也可在形成彩色濾光片之前進行另一激光 退火工藝。請參照圖9，借由公知打線接合工藝將導線65D的露出部分經由開口 145接合至 接線165。因此，導線65D也可稱之為接合焊盤。在本實施例中，接合打線工藝包括球形接 合工藝，其中一部分的接線165熔融以在接線165與接合焊盤165之間界面形成接球170。 接線165及接球170包括一導電材料。在一實施例中，接線165及接球170包括金(gold)。 在其他實施例中，接線165及接球170包括銅或另外其他適合的金屬。接球170的大小小 于導線65D的寬度150，使接球170邊緣與開口 145邊界之間的每一側存在空隙距離175。 在本實施例中，空隙距離175在2至3微米的范圍。借由使用于制造背面受光型圖像感測裝置30的現有方法，在接合焊盤區56內形成小型介層窗(如，介層窗陣列)。舉例而言，以現有方法在接合焊盤區56內及接合焊盤 65D下方形成介層窗，其具有近似于介層窗102至112的大小及尺寸(如，寬度95)。這些 相對較小的介層窗引起一些制造上的問題。舉例而言，具有“打線未疊置于接合焊盤(wire bond non-stack onpad) ”的問題。本質上而言，將打線165穩當地貼附于接合焊盤65D上 是相當困難的。這可能是因為接合焊盤65D相對較薄，使接合焊盤65D未能提供適當的物 理性支撐以因應球形接合(ball bonding)工藝期間所產生的應力，接著可能造成打線165 與接合焊盤65D之間不良的接合。另一問題點在于接合焊盤的剝離，意指接合焊盤65D可 能自下方小型介層窗陣列剝離。接合焊盤的剝離原因在于接合焊盤65D與下方小型介層窗 陣列之間不適當的接觸表面面積(由于每一介層窗具有相對較小的表面面積)。接合焊盤 區56使用小型介層窗另一伴隨的問題為內層介電層的龜裂。內層介電層指的是部分的介 電層70且存在于小型介層窗之間。通常介電層70由氧化硅材料所構成，其類似于玻璃。當 施加應力時，如接合期間，接合焊盤區56內小型介層窗之間部分的介電層70被應力擊侉而 開始龜裂。上述所有問題嚴重影響背面受光型圖像感測裝置30的效能及合格率。然而，在本實施例中，這些問題可借由在接合焊盤區56內形成單一巨型介層窗 165而克服。關于打線未疊置于接合焊盤的問題，由于巨型介層窗165的尺寸(或寬度)夠 接近(在一些實施例中，幾乎等于)接合焊盤65D，因此巨型介層窗165實質上是延伸接合 焊盤65D的厚度，使接合焊盤65D變厚而更能夠提供適當的物理支撐以承受接合的應力。關 于接合焊盤剝離的問題，巨型介層窗165提供接合焊盤65D更多表面接觸面積，因而接合焊 盤65D較少從巨型介層窗165剝離。再者，由于介層窗165為單一巨型介層窗，巨型介層窗 165內沒有類玻璃材料。因此，本實施例中并無內層介電層龜裂的問題。請參照圖1及圖10至圖13，在另一實施例中，一正面受光型圖像感測裝置180包 括像素182及184構成的一陣列，其被隔離結構185及186所分開。像素182及184可相 似于上述背面受光型圖像感測裝置30的像素40及42，并為了用于正面受光而有所修正。根據方法11 (圖1)的步驟15，圖10示出一導電層190形成于正面受光型圖像感 測裝置180的前側。導電層190的組成及制作相似于上述用于背面受光型圖像感測裝置30 的導電層65。圖案化導電層190，以形成導線190A、190B、190C及190D。由于入射光投射于 正面受光型圖像感測裝置180的前側，像素區52內的導線190A及190B的放置方式是使其 不會刻意阻擋入射光的路徑。可以了解的是形成導線190A至190D之前，其他導電層、介層 窗、接觸窗可形成于正面受光型圖像感測裝置180的正面。因此，導電層190可形成于另一 (或多個)導電層的上方。為了簡化及清晰的目的，并未示出形成于導電層190之前的其他 導電層、介層窗、接觸窗。一介電層(0 )192也形成于導線19(^至1900的周圍及上方。借由使用一圖案化工藝來圖案化介電層192，以在周邊區54內形成開口 200及 205，且在接合焊盤區56內形成一開口 210。圖案化工藝包括相似于上述用于背面受光型圖 像感測裝置的圖案化工藝75。在本實施例中，周邊區54內的開口各具有一寬度，其近似或 等于寬度212，且接合焊盤區56內開口具有一寬度215，其大體大于寬度212。在一實施例 中，寬度212在0. 1至0. 5微米的范圍，例如0. 3微米，而寬度215在30至200微米的范圍， 例如150微米。可以了解的是上述范圍僅為寬度215大體大于寬度212的范例說明。在其 他實施例中或當制造技術世代更替時，寬度212及215可為其他數值。根據方法11 (圖1)的步驟17，圖10示出介層窗220、225及230，其借由將導電材料分別填入周邊區54及接合焊盤區56內的開口而形成。介層窗230具有一寬度215，而介 層窗220及225各具有一寬度，其幾乎等于寬度212。因此，介層窗230的大小(或尺寸) 大體大于介層窗220及225，且稱之為“巨型介層窗”。請參照圖11，一導電層235形成于介電層192上方。導電層235為最上層金屬層。 導電層235的組成及制作相似于上述用于背面受光型圖像感測裝置的導電層120。圖案化 導電層235，以在周邊區54內形成導線235A，且在接合焊盤區56內形成導線235B。導線 235B具有一寬度，其大于介層窗230的寬度215。在另一實施例中，導線235B的寬度可幾 乎等于寬度215。可以了解的是附圖的各個導線及介層窗僅為范例說明，導線及介層窗的數 量以及其真實位置與外觀則取決于設計需求而有所不同。一介電層240形成于介電層192 與導線235A及235B周圍及上方。根據方法11 (圖1)的步驟19，圖12示出一保護層242，其形成于介電層240與導 線235A及235B上方。之后，于接合焊盤區56內的保護層242形成貫穿的一開口 245，而從 正面的接合焊盤區56內露出一部分的導線235B。開口 245可借由公知蝕刻工藝而形成，例 如干蝕刻或濕蝕刻。開口 245具有一寬度250。在本實施例中，寬度250小于導線235B的 寬度。在另一實施例中，寬度250幾乎等于寬度238。又另一實施例中，介層窗230的寬度 215大于開口 245的寬度250每一側約2微米。接著在保護層242上形成一彩色濾光層254。彩色濾光層254形成于正面受光型 圖像感測裝置180的像素區52內。微透鏡層160具有多個微透鏡，接著形成于彩色濾光層 254上，用以引導及聚焦光線于基底的像素中。請參照圖13，借由公知打線接合工藝將導線235B的露出部分經由開口 245接合至 接線265。因此，導線235B也可稱之為接合焊盤。接合打線工藝包括球形接合工藝，其中一 部分的接線265熔融以形成接球270。在一實施例中，接線265及接球270包括金(gold)。 在其他實施例中，接線265及接球270包括銅或另外其他適合的金屬。接球270的大小小 于開口 245的寬度250，使接球270邊緣與開口 245邊界之間的每一側存在空隙距離275。 在本實施例中，空隙距離275在2至3微米的范圍。相似于解釋上述圖2至圖9中背面受光型圖像感測裝置30的理由，圖10至圖13 中正面受光型圖像感測裝置180也不會遭受打線未疊置于接合焊盤、接合焊盤剝離、及內 層介焊盤層龜裂等現有裝置存在的問題。可以了解的是上述的方法及裝置使用于公知有關于“倒裝芯片(flip-chip)”技 術，其中焊料凸塊形成于接合焊盤235B上。為了將正面受光型圖像感測裝置180組裝于外 部電路(例如，一電路板或另一芯片或晶片)，正面受光型圖像感測裝置180可翻轉，使具有 焊料凸塊的一側朝下。接著接合焊盤235B對準于外部電路的接合焊盤。之后，加熱焊料凸 塊(例如，放入烘烤箱)，使焊料凸塊熔融流動，因而在圖像傳感器的接合焊盤與外部電路 的接合焊盤之間形成適當的接合接觸，而完成倒裝芯片接合工藝。雖然本發明已以數個優選實施例揭示如上，然而其并非用以限定本發明，任何本 領域技術人員，在不脫離本發明的精神和范圍內，當可作任意的更動與潤飾，因此本發明的 保護范圍當視隨附的權利要求所界定的范圍為準。
權利要求
一種集成電路，包括一基底，具有一接合焊盤區及一非接合焊盤區；一第一介層窗，形成于該接合焊盤區的該基底上，該第一介層窗在朝向該基底的一俯視外觀中具有一第一尺寸；以及多個第二介層窗，形成于該非接合焊盤區的該基底上，每一第二介層窗在該俯視外觀中具有一第二尺寸，且該第二尺寸大體小于該第一尺寸。
2.如權利要求1所述的集成電路，其中該第一尺寸在30至200微米的范圍，且該第二 尺寸在0.1至0.5微米的范圍。
3.如權利要求1所述的集成電路，其中該非接焊盤區包括一周邊區及一像素區中的至 少一區，且該像素區包括一圖像傳感器。
4.如權利要求1所述的集成電路，還包括 一第一金屬線，內連至該第一介層窗；一第二金屬線，內連至該等第二介層窗； 其中該第一金屬線中至少有一部分做為一接合焊盤。
5.如權利要求4所述的集成電路，其中該第一金屬線包括鋁銅，且其厚度等于該第二 金屬線的厚度。
6.一種背面受光型圖像傳感器，包括一第一基底，具有一接合焊盤區及一非接合焊盤區，且具有一正面及一背面； 一第一導線，位于該接合焊盤區的該第一基底的該正面上； 一第二導線，位于該非接合焊盤區的該第一基底的該正面上； 一第一介層窗，位于該第一導線上，且具有一第一直徑；以及一第二介層窗，位于該第二導線上，且具有一第二直徑，且該第一直徑大體大于該第二 直徑。
7.如權利要求6所述的背面受光型圖像傳感器，還包括 一第二基底，接合至該第一基底的該正面；以及一第三導線，形成于該第一介層窗上。
8.如權利要求6所述的背面受光型圖像傳感器，其中該第一及第二導線形成于一第一金屬層內。
9.如權利要求6所述的背面受光型圖像傳感器，其中該非接合焊盤區包括一像素區， 其具有至少一圖像傳感器。
10.如權利要求6所述的背面受光型圖像傳感器，還包括一焊料凸塊，自該第一基板的 該正面接合至該第一導線。
11.如權利要求6所述的背面受光型圖像傳感器，其中該第一直徑在30至200微米的 范圍，且該第二直徑在0. 1至0. 5微米的范圍。
12.—種正面受光型圖像傳感器，包括一基底，具有一接合焊盤區及一非接合焊盤區，且具有一正面及一背面； 一第一導線，位于該接合焊盤區的該基底的該正面上； 一第二導線，位于該非接合焊盤區的該基底的該正面上； 一第一介層窗，位于該第一導線上，且具有一第一直徑；一第二介層窗，位于該第二導線上，且具有一第二直徑，且該第一直徑大體大于該第二 直徑；以及一第三導線，形成于該第一介層窗上，其中該第三導線用以接受一接合結構。
13.如權利要求12所述的正面受光型圖像傳感器，還包括一第四導線，形成于該第二 介層窗上，其中該第三及第四導線形成于一頂層金屬層內，且該第一及第二導線形成于該 頂層金屬層下方的一相同金屬層內。
14.如權利要求12所述的正面受光型圖像傳感器，其中該非接合焊盤區包括一像素 區，其具有至少一圖像傳感器。
15.如權利要求12所述的正面受光型圖像傳感器，其中該第一直徑在30至200微米的 范圍，且該第二直徑在0. 1至0. 5微米的范圍。
全文摘要
本發明揭示一種集成電路與背面及正面受光型圖像傳感器，該集成電路包括一基底，其具有一接合焊盤區及一非接合焊盤區。一相對大的介層窗(via)形成于接合焊盤區的基底上，稱之為“巨型介層窗”。巨型介層窗在朝向基底的俯視外觀中具有一第一尺寸(dimension)。而集成電路也包括多個介層窗，形成于非接合焊盤區的基底上。每一介層窗的俯視外觀具有一第二尺寸，且第二尺寸大體小于第一尺寸。本發明可改善打線未疊置于接合焊盤、接合焊盤剝離、及內層介焊盤層龜裂等現有裝置存在的問題。
文檔編號H01L27/146GK101989610SQ201010237420
公開日2011年3月23日 申請日期2010年7月23日 優先權日2009年7月29日
發明者吳林峻, 曾銪寪, 林裕庭 申請人:臺灣積體電路制造股份有限公司