半導體結構及其制造方法

專利名稱：半導體結構及其制造方法
技術領域：
本發明涉及半導體制造領域，更具體地，涉及一種帶有雙硅通孔結構的半導體結構及其制造方法。
背景技術：
隨著集成電路的不斷發展，半導體器件的尺寸越來越小，在更小的芯片上集成更多的器件成為半導體界主流的趨勢。在3D集成電路中，需要將半導體芯片之間進行結合或互連，對于越來越小的芯片，芯片互連工藝也開始變得困難。常規的芯片互連工藝通常按照這樣的方式進行首先， 如圖1所示，在半導體芯片100的上表面上形成硅通孔200，芯片上可能已經形成了半導體器件300 ；接著將硅通孔與半導體器件300或者半導體器件300的局部互連通過互連結構 400進行連接；然后，如圖2所示，將整個半導體芯片100翻轉過來，并將下表面研磨打薄至硅通孔200露出；最后，可以將露出的硅通孔與其他芯片的硅通孔之間進行互連從而完成芯片之間的互連。采用這種工藝通常需要將半導體芯片打薄至厚度為150um以下，這對工藝以及費用上的要求都很高。有鑒于此，需要提供一種新穎的半導體結構及其制造方法，以簡化工藝流程，節省成本。

發明內容
本發明的目的在于提供一種半導體結構及其制造方法，以克服上述現有技術中的問題。根據本發明的一方面，提供了一種半導體襯底，包括相對的第一表面和第二表面； 以及硅通孔，貫穿半導體襯底形成；其中，所述硅通孔包括第一通孔，穿過第一表面形成； 以及第二通孔，穿過第二表面形成且與第一通孔電連接；所述和第一通孔和第二通孔是分別形成的。優選地，第一通孔可以包括第一過孔；第一絕緣層，覆蓋所述第一過孔的側壁； 第一阻擋層，覆蓋第一絕緣層的側壁；以及第一導電塞，形成于第一阻擋層內。優選地，第二通孔包括第二過孔；過孔側墻，形成于第二過孔的側壁；第二阻擋層，形成在過孔側墻的內壁；以及第二導電層，形成于第二阻擋層圍成的空間內。并且第二導電層與第一導電層電連接。過孔側墻可以由氧化物或氮化物形成。第二阻擋層可以由包括TaN、TiN, Ta、Ti、 TiSiN, TaSiN, Tiff, WN或Ru中的一種或多種的組合形成。優選地，該半導體結構進一步包括第二絕緣層，圍繞第二通孔形成于第二表面上。根據本發明的另一方面，提供了一種半導體結構的制造方法，包括提供半導體襯底以及貫穿半導體襯底形成硅通孔。其中，提供的半導體襯底包括相對的第一表面和第二表面。硅通孔的形成具體包括穿過所述第一表面形成第一通孔；以及穿過所述第二表面形成第二通孔，所述第一通孔與第二通孔電連接。具體地，形成第一通孔可以包括穿過第一表面形成第一過孔；覆蓋第一過孔的側壁形成第一絕緣層；覆蓋第一絕緣層的側壁形成第一阻擋層；以及在第一阻擋層內形成
第一導電塞。具體地，形成第二通孔可以包括穿過第二表面形成第二過孔；覆蓋第二過孔的側壁形成過孔側墻；在過孔側墻內壁上形成第二阻擋層；在第二阻擋層圍成的空間內形成
第二導電塞。優選地，在本發明的實施例中，在穿過第二表面形成第二過孔之前，進一步包括在第二表面上形成第二絕緣層的步驟。因此穿過第二表面形成第二過孔的步驟具體為穿過第二絕緣層和第二表面形成第二過孔。在上述方案中，優選地，第一通孔和第二通孔中至少有一個連接集成電路。根據本發明實施例提供的半導體結構及其制造方法，硅通孔由兩部分形成，除了由常規的硅通孔形成方法形成的第一通孔之外，在襯底的第二表面還形成了第二通孔，在本發明的實施例中，半導體襯底無需研磨打薄，從而節省了工藝，也節省了費用，保證了成品率和良品率。


通過以下參照附圖對本發明實施例的描述，本發明的上述以及其它目的、特征和優點將更為清楚，在附圖中圖1-2示出了現有技術中形成硅通孔過程的示意圖；圖3-11示出了根據本發明實施例制作半導體結構的流程中各步驟的結構剖面圖。
具體實施例方式以下，通過附圖中示出的具體實施例來描述本發明。但是應該理解，這些描述只是示例性的，而并非要限制本發明的范圍。此外，在以下說明中，省略了對公知結構和技術的描述，以避免不必要地混淆本發明的概念。在附圖中示出了根據本發明實施例的層結構示意圖。這些圖并非是按比例繪制的，其中為了清楚的目的，放大了某些細節，并且可能省略了某些細節。圖中所示出的各種區域、層的形狀以及它們之間的相對大小、位置關系僅是示例性的，實際中可能由于制造公差或技術限制而有所偏差，并且本領域技術人員根據實際所需可以另外設計具有不同形狀、大小、相對位置的區域/層。圖3-11詳細示出了根據本發明實施例制作包括半導體結構流程中各步驟的剖面圖。以下，將參照這些附圖來對根據本發明實施例的各個步驟以及由此得到的半導體結構予以詳細說明。首先，如圖3所示，提供一個半導體襯底1000。半導體襯底1000可以包括任何適合的半導體襯底材料，具體可以是但不限于硅、鍺、鍺化硅、SOI (絕緣體上硅)、碳化硅、砷化鎵或者任何III/V族化合物半導體等。根據現有技術公知的設計要求(例如P型襯底或者η型襯底)，半導體襯底1000可以包括各種摻雜配置。此外，半導體襯底1000可以可選地包括外延層，可以被應力改變以增強性能。另外，半導體襯底1000上可能形成有半導體器件以及器件的局部互連結構等等。在本發明的一個實施例中，在半導體襯底1000上形成有半導體器件1001，以及半導體器件1001的后道互連結構1002，這些結構形成半導體襯底上的絕緣層1003上，絕緣層可以是氧化物、氮化物或磷硅玻璃等材料或其他材料形成。為了以后的描述方便起見，將圖3中所示的上表面稱為半導體襯底的第一表面， 下表面稱為半導體襯底的第二表面，在后續工藝中，即使將半導體襯底翻轉，也仍然采用這個稱呼。如圖4所示，在半導體襯底1000上形成第一通孔100。具體地，可以首先在第一表面上方另淀積一層絕緣層(圖中未標示出)，例如SiO2或者是其他的層間介質材料。這一絕緣層的形成為常規技術，為本領域普通技術人員熟知的技術。然后從第一表面刻蝕半導體襯底，形成圖4中的第一過孔1004，刻蝕的方法可以采用光刻膠掩膜覆蓋其余部分，并使用各向異性的干法刻蝕。接著在第一過孔1004的側壁上形成第一絕緣層1005，形成第一絕緣層1005的材料可以是氧化物或氮化物或其他材料，本發明的實施例中采用Si02。然后還可以在第一絕緣層1005的內壁上形成第一阻擋層1006，阻擋層的材料可以包括TaN、TiN、 Ta、Ti、TiSiN、TaSiN, Tiff, WN或Ru中的一種或多種的組合，能夠起到防止導電塞中的原子擴散的作用，從而避免器件的性能惡化。最后在第一阻擋層1006圍成的空間內形成第一導電塞1007，例如可以是W、Co、Ni或Cu等材料。最后需要對第一表面進行CMP (Chemical Mechanical Polish，化學機械拋光)處理。這樣就形成了第一通孔100，形成的方法與常規的硅通孔形成方法是相同的。其中形成第一絕緣層1005、第一阻擋層1006和第一導電塞1007的方法可以是化學氣相淀積、分子束淀積、原子氣相淀積、濺射等常規方法或其它方法。如圖4所示，在一般的工藝中，在形成第一通孔時，與后道互連結構1002電連接形成另一互連結構1008。接著，如圖5所示，進一步將第一通孔100與互連結構1008通過另一互連結構 1009進行互連。在形成互連的過程中，可以進一步在半導體襯底1000的上表面上形成絕緣層(圖中未標示出)。如圖6所示，將半導體襯底1000進行翻轉，使得第二表面朝上。接著，如圖7所示，可以在第二表面上形成第二絕緣層1010，材料可以是氧化物、 氮化物或其他介質材料等。在本發明的實施例中第二絕緣層1010選擇SiO2,可以通過淀積或熱氧化形成。接著在第二絕緣層1010上涂覆一層光刻膠，并且根據第一通孔100的形狀對光刻膠進行圖案化，從而形成圖案化的光刻膠1011。如圖8所示，以圖案化后的光刻膠1011作為掩膜，從第二表面上的絕緣層1010開始，對半導體襯底進行刻蝕，形成第二過孔1012。接著將光刻膠1011去除。如圖9所示，在第二過孔1012中形成過孔側墻1013。具體地，可以先在過孔中淀積一層氧化物、氮化物或其他介質材料，厚度可以為5-50nm，本發明的實施例中采用Si02。接著采用RIE (Reactive Ion Kching，反應離子刻蝕)處理，使得SiO2層形成第二過孔1012 中的過孔側墻1013。接著如圖10所示，在過孔側墻1013形成之后，在過孔側墻的內壁以及第二過孔 1012底部上形成第二阻擋層1014。這個阻擋層也是用來阻擋金屬原子擴散到半導體結構的其它部分，例如半導體器件等，從而影響到器件的性能，例如短路等問題。第二阻擋層 1014的材料可以是包括TaN、TiN, Ta、Ti、TiSiN, TaSiN, Tiff, WN或Ru中的一種或多種的組合。然后在第二阻擋層1014形成空間內淀積形成第二導電塞1015，例如可以采用淀積或濺射等方法形成，第二導電塞1015可以是W、Co、Ni或Cu等材料。最后通過CMP處理半導體襯底的第二表面，從而形成了如圖10所示的第二通孔200。并且第二通孔200與第一通孔 100的導電材料相接，從而實現電連接。至此就完成根據本發明實施例得到的一個半導體結構10。如圖10所示，該半導體結構10包括半導體襯底1000以及硅通孔。半導體襯底1000上包括相對的第一表面和第二表面。硅通孔，貫穿半導體襯底1000形成；其中，硅通孔包括第一通孔100，穿過第一表面形成，以及第二通孔200，穿過第二表面形成且與第一通孔電連接。優選地，第一通孔100可以包括第一過孔1004、第一絕緣層1005、第一阻擋層 1006，以及第一導電塞1007。第一過孔1004穿過第一表面形成，第一絕緣層1005覆蓋第一過孔1004的側壁形成，第一阻擋層1006覆蓋第一絕緣層1005的側壁，第一導電塞1007形成于第一阻擋層1006形成空間內。第一導電塞1007和第一阻擋層1006共同形成了第一導電層。第一導電層也可以僅僅由第一金屬塞1007形成。優選地，第二通孔200包括第二過孔1012、過孔側墻1013、第二阻擋層1014以及第二導電塞1017。第二過孔1012穿過第二表面形成，過孔側墻1013形成于第二過孔1012 的側壁，第二阻擋層1014形成在第二過孔1012的底部和過孔側墻1013的內壁，第二導電塞1015形成于第二阻擋層1014圍成的空間內。并且第二導電塞1015與第一導電塞1017 電連接。第二導電塞1017和第二阻擋層1014共同形成第二導電層，第二導電層也可以僅僅由第二導電塞1017形成。其中，第一阻擋層1006和第二阻擋層1014的材料可以包括TaN、TiN, Ta、Ti、 TiSiN, TaSiN, Tiff, WN或Ru中的一種或多種的組合，能夠起到防止導電材料中的原子擴散的作用。過孔側墻1013可以由氧化物或氮化物形成。優選地，該半導體結構進一步包括第二絕緣層1010，其圍繞第二通孔200形成于
第·~ 表面上。在上述方案中，優選地，第一通孔或第二通孔中至少有一個與其他的集成電路連接。例如，圖10中，由半導體器件1001、互連結構1002組成的集成電路則與第一通孔通過互連結構1008進行互連。為了將圖10所示的結構與其它半導體芯片或半導體結構連接形成3D集成電路， 或者為形成的3D集成電路供電或進行外部信號的輸入/輸出(I/O)，需要將對應的半導體結構的硅通孔與其它半導體芯片或半導體結構中的硅通孔進行電連接。如圖11所示，將另一半導體結構10’與半導體結構10進行連接。另一半導體結構10’上可以包括與半導體結構10對應的半導體器件1001’以及硅通孔100’等。可以通過互聯結構1016將兩個半導體結構進行互連，從而形成3D集成電路。可選地，另一半導體結構10’上也可以形成有本發明實施例中所示的雙硅通孔結構，例如可以包括第一通孔100’和第二通孔200’形成。本發明實施例對此不做限制。本發明的實施例，在半導體襯底的一個表面上形成第一通孔，接著在半導體襯底的另一表面形成第二通孔，從而形成雙硅通孔的結構，這種方法無需將半導體襯底進行研磨打薄，工藝操作簡單，因此能夠節省工序，并且節省成本。在以上的描述中，對于各層的構圖、刻蝕等技術細節并沒有做出詳細的說明。但是本領域技術人員應當理解，可以通過現有技術中的各種手段，來形成所需形狀的層、區域等。另外，為了形成同一結構，本領域技術人員還可以設計出與以上描述的方法并不完全相同的方法。以上參照本發明的實施例對本發明予以了說明。但是，這些實施例僅僅是為了說明的目的，而并非為了限制本發明的范圍。本發明的范圍由所附權利要求及其等價物限定。 不脫離本發明的范圍，本領域技術人員可以做出多種替換和修改，這些替換和修改都應落在本發明的范圍之內。
權利要求
1.一種半導體結構，包括半導體襯底，包括相對的第一表面和第二表面； 以及硅通孔，貫穿所述半導體襯底形成；其中，所述硅通孔包括第一通孔，穿過所述第一表面形成；以及第二通孔，穿過所述第二表面形成且與所述第一通孔電連接；所述第一通孔和第二通孔是分別形成的。
2.根據權利要求1所述的半導體結構，其中，所述第一通孔包括第一過孔；第一絕緣層，覆蓋所述第一過孔的側壁；以及第一導電層，形成于所述第一絕緣層圍成的空間內。
3.根據權利要求2所述的半導體結構，所述第一導電層包括第一阻擋層，形成于所述第一絕緣層的內壁上；以及第一導電塞，形成于所述第一阻擋層圍成的空間內。
4.根據權利要求1所述的半導體結構，其中，所述第二通孔包括第二過孔；過孔側墻， 形成于所述第二過孔的側壁；以及第二導電層，形成于所述過孔側墻圍成的空間內；并且所述第二導電層與第一導電層電連接。
5.根據權利要求4所述的半導體結構，所述過孔側墻由氧化物或氮化物形成。
6.根據權利要求4所述的半導體結構，所述第二導電層包括第二阻擋層，形成在所述第二過孔的底部和過孔側墻的內壁；以及第二導電塞，形成于所述第二阻擋層圍成的空間內。
7.根據權利要求4所述的半導體結構，所述第二阻擋層由包括TaN、TiN、Ta、Ti、TiSiN、 TaSiN, Tiff, WN或Ru中的任一種或多種的組合形成。
8.根據權利要求1所述的半導體結構，其中所述第一通孔和第二通孔中至少有一個連接集成電路。
9.根據權利要求1至8中任一項所述的半導體結構，進一步包括第二絕緣層，圍繞所述第二通孔形成于所述第二表面上。
10.一種半導體結構的制造方法，包括提供半導體襯底，所述半導體襯底包括相對的第一表面和第二表面； 貫穿所述半導體襯底形成硅通孔，包括穿過所述第一表面形成第一通孔；以及穿過所述第二表面形成第二通孔；其中，所述第一通孔與第二通孔電連接。
11.根據權利要求10所述的方法，其中，形成第一通孔包括 穿過所述第一表面形成第一過孔；覆蓋所述第一過孔的側壁形成第一絕緣層； 在所述第一絕緣層圍成的空間內形成第一導電層。
12.根據權利要求11所述的方法，形成所述第一導電層包括 覆蓋所述第一絕緣層的側壁形成第一阻擋層；在所述第一阻擋層內形成第一金屬塞。
13.根據權利要求10所述的方法，其中，形成第二通孔包括 穿過所述第二表面形成第二過孔；覆蓋所述第二過孔的側壁形成過孔側墻； 在所述過孔側墻圍成的空間內形成第二導電層。
14.根據權利要求13所述的方法，形成第二導電層包括在所述第二過孔的底部和過孔側墻內壁上形成第二阻擋層； 在所述第二阻擋層內形成第二金屬塞。
15.根據權利要求10所述的方法，所述第一通孔和第二通孔中至少有一個連接集成電路。
16.根據權利要求10至15中任一項所述的方法，在穿過所述第二表面形成第二過孔之前，進一步包括在所述第二表面上形成第二絕緣層；則穿過所述第二表面形成第二過孔包括穿過所述第二絕緣層和第二表面形成第二過孔。
全文摘要
本申請公開了一種半導體結構及其制造方法。該半導體結構包括半導體襯底，包括相對的第一表面和第二表面；以及硅通孔，貫穿所述半導體襯底形成；其中，所述硅通孔包括第一通孔，穿過所述第一表面形成；以及第二通孔，穿過所述第二表面形成且與所述第一通孔電連接；所述第一通孔和第二通孔是分別形成的。本發明的實施例適用于3D集成電路的制造。
文檔編號H01L23/522GK102299133SQ20101021509
公開日2011年12月28日 申請日期2010年6月22日 優先權日2010年6月22日
發明者朱慧瓏 申請人:中國科學院微電子研究所