固態存儲器、數據處理系統和數據處理裝置的制作方法

專利名稱：固態存儲器、數據處理系統和數據處理裝置的制作方法
技術領域：
本發明涉及固態存儲器，以及更具體地，涉及使用超晶格器件的固態存儲器。本發 明還涉及包括這種固態存儲器的數據處理系統和數據處理裝置。
背景技術：
近年來，稱為PRAM(相變隨機存取存儲器)的半導體存儲器已經引起注意。PRAM 是使用相變材料作為記錄層的材料的半導體存儲器，并且通過使用晶相中的電阻和非晶相 中的電阻之間的差來在其中記錄信息。具體地，當硫族化合物用于相變化合物時，在晶相中電阻變得相對較低，并且在非 晶相中電阻變得相對較高。因此，當通過流過讀取電流檢測到相變化合物的電阻時，能讀出 存儲的數據。關于數據寫入，當通過流過寫入電流，在結晶溫度或高于結晶溫度并且低于熔 點的溫度加熱相變化合物一定時間以上時，相變化合物的相能夠變成結晶相。另一方面，當 通過流過寫入電流在熔點或高于熔點的溫度加熱相變化合物并且之后快速冷卻時，相變化 合物的相能夠變成非晶相。然而，需要相對較大的能量來使相變化合物的相在非晶狀態和結晶狀態之間變 化。因此，傳統的PRAM具有在重寫數據時需要大的電流的問題。為解決這一問題，U.S.專 利申請公開No. 2004/0188735描述了通過將記錄層構造成具有交替層疊的相變材料層和 高阻相變材料層來減少改變相所需的寫入電流的技術。然而，根據U. S.專利申請公開No. 2004/0188735的技術，也難以大大地減少改變 相所需的電流，因為記錄層的一部分的相在非晶狀態和結晶狀態之間改變。而且，該常規技 術未解決低操作速度的問題，因為需要相對長的時間來在非晶狀態和結晶狀態之間改變。此外，根據U. S.專利申請公開No. 2004/0188735的技術，改變交替層疊的相變材 料層和高阻相變材料的一部分(發明文獻中的“區域A”)的全體相。因此，數據的重復重 寫引起這些材料的混合。記錄層的膜質量的這種改變降低其特性，并且還減少了可重寫次 數。基本上，當在非晶狀態和結晶狀態之間改變相變材料的相時，難以以統一狀態控 制任一狀態。例如，在結晶狀態中，生成具有結晶缺陷和無序晶格排列的許多區域，以及晶 界區域等等，并且每次相變時，這些狀態改變。在該狀態中，當通過將電壓施加到電極來流 過電流時，電流在具有結晶缺陷和無序晶格排列的區域中，以及在晶界區域中流動。結果， 電流變得不均勻，并且每次相變時，電流路徑改變。因此，每次相變時，電阻改變，這導致不 能正確地讀取數據的問題。已經實現本發明來解決這些問題。

發明內容
在一個實施例中，提供一種固態存儲器，包括布置到第一方向的第一和第二電 極；以及夾在第一和第二電極間的超晶格疊層，所述超晶格疊層具有一個層疊在另一個之
5上的多個結晶層，所述結晶層包括具有相互不同組成的第一和第二結晶層，其中所述超晶 格疊層的至少一部分具有與所述第一方向相交的所述第一和第二結晶層的界面，并且包括 在所述超晶格疊層中的所述第一結晶層包括相變材料。在本發明中，優選地通過從第一和第二電極施加電能來可逆地改變包括在超晶格 疊層中的第一結晶層的結晶狀態。特別地，更優選地通過從第一和第二電極施加電能來可 逆地替換包括在超晶格疊層中的第一結晶層的構成原子的位置。在本說明書中，為了說明 的方便，包括結晶狀態的可逆改變的改變有時在寬泛意義上稱為“相變”。能將包含鍺(Ge)和碲(Te)作為主要成為的硫族化合物稱為其中構成原子的位置 被可逆地替換的材料。例如，在包含1 1的比率鍺(Ge)和碲(Te)的硫族化合物的情況 下，基于由于能量施加導致的鍺原子的移動，在其中一個鍺原子被配位到四個碲原子的第 一結晶結構和其中一個鍺原子被配位到六個碲原子的第二結晶結構之間可逆地改變構成 原子的位置。因此，上述材料適合于第一結晶層的材料。當由包含銻(Sb)和碲(Te)作為主要成分的硫族化合物夾持該材料時，第一結晶 層的改變操作得到了幫助。因此，包含銻(Sb)和碲(Te)作為主要成分的硫族化合物適合 用作第二結晶層的材料。根據本發明，在第一和第二電極的對向方向上層疊的超晶格疊層被夾在這些電極 間。因此，當電能經由這些電極施加到超晶格疊層時，電能被以良好可再現性施加到超晶格 疊層的層疊表面。即，與塊狀材料不同，超晶格疊層幾乎不會具有結晶缺陷和無序晶格排列 的區域或晶界區域。因此，例如，當電流流過在第一和第二電極之間時，電流路徑不會具有 任何可能導致這些區域中不均勻的電流的不穩定性，并且電流以良好可再現性基本均勻地 流向層疊表面。因此，即使當重復地重寫信息時，其電阻將具有非常小的波動，因此能穩定 地讀取數據。因為在本發明中使用超晶格疊層，通過可逆地改變結晶狀態來保持信息。S卩，因為 在改變中沒有非晶狀態，因此，膜質量等等幾乎不會由于重復數據重寫而改變。結果，與傳 統技術中可重寫次數相比，能大大地增加可重寫次數。


從結合附圖的某些優選實施例的下述描述，本發明的上述特征和優點將更顯而易 見，其中圖1是根據本發明的實施例的半導體存儲器10的框圖；圖2是詳細地示出存儲器單元陣列11的一部分的電路圖；圖3是示出根據本發明的第一實施例的超晶格疊層SL的構造的截面圖；圖4A和4B是用于說明以1 1的比率具有鍺(Ge)和碲(Te)的硫族化合物的結 晶結構的改變的示意圖，其中，圖4A示出結晶結構A，并且圖4B示出結晶結構B。圖5A至5C是用于說明當GeTe用于結晶層1的材料以及Sb2Te3用于結晶層2的 材料時結晶結構中的改變的示意圖，其中，圖5A示出結晶結構A，圖5B示出結晶結構B，并 且圖5C示出從結晶結構A到結晶結構B的過渡(或反之亦然)的結晶結構；圖6是用于說明存儲器單元MC和寫入電路26以及讀取電路27間的連接關系的 示意6
圖7A和7B示出根據第一實施例的存儲器單元MC的器件構造，其中，圖7A是沿位 線方向(Y方向)的示意截面圖，并且圖7B是沿字線方向(X方向)的示意截面圖；圖8A和8B是示出根據第一實施例的存儲器單元MC的制造工藝的工藝圖(形成 硅柱100a)；圖9A和9B是示出根據第一實施例的存儲器單元MC的制造工藝的工藝圖(形成 元件隔離區102)；圖IOA至IOC是示出根據第一實施例的存儲器單元MC的制造工藝的工藝圖(形 成N型擴散層103)；圖IlA至IlC是示出根據第一實施例的存儲器單元MC的制造工藝的工藝圖(形 成柵電極105)；圖12A和12B是示出根據第一實施例的存儲器單元MC的制造工藝的工藝圖(形 成N型擴散層106)；圖13是示出根據第一實施例的存儲器單元MC的制造工藝的工藝圖(形成接觸塞 108)；圖14是示出根據第一實施例的存儲器單元MC的制造工藝的工藝圖(形成通孔 109a)；圖15是示出根據第一實施例的存儲器單元MC的制造工藝的工藝圖(形成加熱器 電極111)；圖16是示出根據第一實施例的存儲器單元MC的制造工藝的工藝圖(形成超晶格 疊層SL)；圖17A至17C是示出根據第一實施例的存儲器單元MC的制造工藝的工藝圖(形 成上電極112)；圖18是示出分子束外延裝置的構造的示意截面圖；圖19A示出C軸取向的結晶層2 ；圖19B示出結晶層1的(111)面；圖20A-20C示出根據第二實施例的存儲器單元MC的器件構造，其中圖20A是沿位 線方向(Y方向)的截面圖，圖20B是沿字線方向(X方向)的示意截面圖，并且圖20C是圖 20A中所示的區域C的放大示意截面圖；圖21是示出根據第二實施例的存儲器單元MC的制造工藝的工藝圖(形成通孔 201a)；圖22是示出根據第二實施例的存儲器單元MC的制造工藝的工藝圖(形成超晶格 疊層SL)；圖23A至23C示出根據第三實施例的存儲器單元MC的器件構造，其中圖23A是沿 位線方向(Y方向)的示意截面圖，圖23B是沿字線方向(X方向)的示意截面圖，并且圖 23C是圖23A中所示的區域C的放大示意截面圖；圖24是示出根據第三實施例的存儲器單元MC的制造工藝的工藝圖(研磨超晶格 疊層SL和上電極202)；圖25A-25C示出根據第四實施例的存儲器單元MC的器件構造，其中，圖25A是沿 位線方向(Y方向)的示意截面圖，圖25B是沿字線方向(X方向)的示意截面圖，并且圖25C是圖25A中所示的區域C的放大示意截面圖；圖26是示出根據第四實施例的存儲器單元MC的制造工藝的工藝圖(形成超晶格 疊層SL)；圖27是示出根據第四實施例的存儲器單元MC的制造工藝的工藝圖(研磨超晶格 疊層SL)；圖28A至28C示出根據第五實施例的存儲器單元MC的器件構造，其中，圖28A是 沿位線方向(Y方向)的示意截面圖，圖28B是沿字線方向(X方向)的示意截面圖，并且圖 28C是圖28A中所示的區域C的放大示意截面圖；圖29是示出根據第五實施例的存儲器單元MC的制造工藝的工藝圖(形成通孔 201a)；圖30是示出根據第五實施例的存儲器單元MC的制造工藝的工藝圖(形成超晶格 疊層SL)；圖31A-31C示出根據第六實施例的存儲器單元MC的器件構造，其中，圖31A是沿 位線方向(Y方向)的示意截面圖，圖31B是沿字線方向(X方向)的示意截面圖，并且圖 31C是圖31B中所示的區域C的放大示意截面圖；圖32是示出根據第六實施例的存儲器單元MC的制造工藝的工藝圖(形成通孔 601a)；圖33是示出根據第六實施例的存儲器單元MC的制造工藝的工藝圖(形成下電極 603)；圖34是示出根據第六實施例的存儲器單元MC的制造工藝的工藝圖(形成凹陷區 域602a)；圖35是示出根據第六實施例的存儲器單元MC的制造工藝的工藝圖(形成超晶格 疊層SL)；圖36A和36B是示出根據第六實施例的存儲器單元MC的制造工藝的工藝圖(研 磨超晶格疊層SL)；圖37A和37B示出根據第七實施例的存儲器單元MC的器件構造，其中，圖37A是 沿位線方向(Y方向)的示意截面圖，并且圖37B是沿字線方向(X方向)的示意截面圖；圖38是示出使用固態存儲器10的數據處理系統800的組成的框圖；圖39是將圖3中所示的超晶格疊層SL用于缺陷地址存儲電路的固態存儲器900 的框圖；以及圖40是在編程區中使用圖3中所示的超晶格疊層SL的數據處理裝置1000的框 圖。
具體實施例方式在下文中，將參考附圖，詳細地說明本發明的優選實施例。圖1是根據本發明的實施例的半導體存儲器10的框圖。根據本實施例的半導體存儲器10是PRAM，并且能夠通過從外部輸入地址信號ADD 和命令CMD來訪問包括許多存儲器單元MC的存儲器單元陣列11。S卩，當命令CMD表示讀取 操作時，讀出保持在由地址信號ADD指定的存儲器單元MC中的數據。當命令CMD表示寫入
8操作時，從外部輸入的寫入數據被寫入在由地址信號ADD指定的存儲器單元MC中。以下是更具體的說明。半導體存儲器10具有保持地址信號ADD的地址鎖存電路 21，以及通過解碼命令CMD生成內部命令ICMD的命令解碼器22。在輸入到地址鎖存電路21 的地址信號ADD當中，行地址RA被提供給行系統控制電路23，并且列地址CA被提供給列系 統控制電路24。行系統控制電路23是基于行地址RA和內部命令ICMD選擇包括在存儲器 單元陣列11中的字線WL的電路。列系統控制電路24是基于列地址CA和內部命令ICMD 選擇包括在存儲器單元陣列11中的位線BL的電路。選擇的位線BL被連接到數據輸入/輸出電路25。結果，當命令CMD表示讀取操作 時，經由數據輸入/輸出電路25讀出保持在由地址信號ADD指定的存儲器單元MC中的讀 取數據DQ。當命令CMD表示寫入操作時，經由數據輸入/輸出電路25將從外部輸入的寫入 數據DQ寫入由地址信號ADD指定的存儲器單元MC中。圖2是詳細地表示存儲器單元陣列11的一部分的電路圖。如圖2中所示，在存儲器單元陣列11中，在X方向上提供多條字線WL，并且在Y方 向上提供多條位線BL。在字線WL和位線BL之間的每個交叉處布置存儲器單元MC。通過 該布置，以矩陣形狀布局多個存儲器單元MC。圖2中所示的每一存儲器單元MC包括作為 存儲元件的超晶格疊層SL，以及作為切換器件的MOS結晶管T，他們被串聯地連接在相應位 線BL和地線Vss之間。MOS結晶管T的柵電極連接到相應的字線WL。在圖2中所示的例 子中，盡管超晶格疊層SL連接到位線BL側，并且MOS結晶管T連接到地線Vss側，但是這 些能夠反向地連接。圖3是示出根據本發明的第一實施例的超晶格疊層SL的構造的截面圖。如圖3中所示，根據第一實施例的用于存儲器元件的超晶格疊層SL具有交替地層 疊為多層的結晶層1和結晶層2。在超晶格疊層SL的一個表面SLa上在其層疊方向上提供 下電極3，并且在超晶格疊層SL的另一表面SLb上在其層疊方向上提供上電極4。S卩，超晶 格疊層SL被夾在這些電極3和4之間，并且超晶格疊層SL的層疊方向與電極32和4的對 向方向一致。在該構造中，當電流經由電極3和4流向超晶格疊層SL時，電流流向超晶格疊層 SL的層疊方向。與塊狀材料不同，超晶格疊層SL幾乎不具有具有結晶缺陷和無序晶格排列 的區域或晶界區域。因此，電流路徑不具有任何能夠導致在這些區域中不均勻地存在電流 的不穩定性，并且電流以良好可再現性地基本均勻地流向層疊表面。電極3和4由導體制成。作為具體材料，存在諸如鋁(Al)、鎢(W)、鈦(Ti)的金屬 材料，諸如氮化鈦(TiN)和氮化鎢(WN)的金屬氮化物，諸如硅化鈦(TiSi)和硅化鈷(CoSi) 的金屬硅化物，以及摻雜有η型或ρ型雜質的多晶硅。電極3和4的材料不需要是相同的， 并且能彼此不同。結晶層1由相變化合物制成。特別地，優選地結晶層1是相變材料，其結晶狀態由 于能量施加而可逆地改變。“結晶狀態可逆地改變”是包括下述情況的概念，即晶格自身改 變的情況、包含在晶體中的原子的配位數改變同時保持晶格的基本結構的情況、以及盡管 晶格的基本結構和原子的配位數不改變但預定原子之間的距離改變的情況。結晶狀態能至 少在常溫下在穩定的兩個或更多結晶結構之間改變是足夠的。特別地，更優選地結晶層1具有通過能量施加可逆地替換的構成原子的位置。“可逆地替換的構成原子的位置”是包括下述情況的概念，即包含在晶體中的原子的配位數改 變同時保持晶格的基本結構的情況；以及盡管晶格的基本結構和原子的配位數不改變但預 定原子之間的距離改變的情況。結晶狀態能至少在常溫下在穩定的兩個或更多結晶結構之 間變化是足夠的。作為該材料，提到包含鍺(Ge)作為主要成分的NaCl立方晶體的硫族化合物。當 層疊表面是(111)取向時，通過施加相對小的能量可逆地替換構成原子的位置。在包含鍺(Ge)作為主要成分的NaCl型立方晶體的硫族化合物中，存在多個鍺原 子的穩定位置。因此，在該化合物中，通過由(111)取向層疊表面施加能量，鍺原子的位置 能夠被可逆地移動。具體地，當硫族化合物具有鍺(G)和碲(Te)作為主要成分時，將能量 施加到硫族化合物基本上不改變碲原子的位置，而是改變鍺原子的位置。另外，因為在鍺原 子的位置改變前的晶體的能量穩定性和位置改變后的晶體的能量穩定性之間沒有顯著的 差異，因此鍺原子的位置能夠被容易地可逆地移動。該現象在鍺(Ge)與碲(Te)的比率設 置成11時以良好的可再現性發生。包含鋁(Al)作為主要成分(例如AlTe)的NaCl型立方晶體的硫族化合物也能夠 被用作結晶層1的材料。該包含鋁(Al)作為主要成為的硫族化合物能通過將能量施加到該 硫族化合物來改變其鋁原子位置。根據基于量子力學計算的模擬結果，在鋁原子的位置改 變前的晶體的能量穩定性和在位置改變后的晶體的能量穩定性之間的差異相對大。因此， 對于可逆地移動鋁原子的位置，施加相對大的能量被認為是必要的。除此之外，根據基于量子力學計算的模擬結果，SiTe和CTe等的硫族化合物具有 在這些原子的位置改變前的晶體的能量穩定性和在位置改變后的晶體的能量穩定性之間 相對大的差異。因此，認為難以可逆地移動硅原子和碳原子的位置。因此，SiTe和CTe等 的硫族化合物不適合作為結晶層1的材料。“主要成分”是指形成每一結晶層的基本單元晶格的元素。圖4A和4B是用于說明具有1 1的比率的鍺(Ge)和碲(Te)的硫族化合物的結 晶結構的變化的示意圖，其中，圖4A表示結晶結構A，以及圖4B表示結晶結構B。如圖4A中所示，在結晶結構A中，中心處的一個鍺原子配位到構成NaCl型立方晶 格的碲原子中的前、后、左、右、上和下位置的六個碲原子Te(I)至Te(6)。在圖4A中，Te(I) 是位于晶格的前表面的碲原子，Te (2)是位于晶格的后表面的碲原子，Te (3)是位于晶格的 左表面的碲原子，Te(4)是位于晶格的右表面的碲原子，Te(5)是位于晶格的上表面的碲原 子，并且Te (6)是位于晶格的下表面的碲原子。這是穩定的結構，并且該結構不會改變，除 非預定能量或更高能量被從外部施加到晶格。在圖4中，硫族化合物被描述為NaCl型晶 格，其中Te被布置在外部。為清楚地說明Ge的運動，僅描述中心處的Ge原子。此外，忽略 位于連接Te和Te的橫梁中間的Ge原子，即位于b位置的Ge原子，以便不干擾理解。在圖 4A中所示的結晶結構A中，電阻變得相對低。在PRAM中，硫族化合物具有低電阻的狀態稱 為“設定(set)狀態”。因此，在本說明書中，結晶層1處于結晶結構A的狀態也稱為“設定 狀態”。另一方面，在圖4B中所示的結晶結構B中，中心處的一個鍺原子配位到四個碲原 子Te。具體地，與結晶結構A相比，該鍺原子不配位到Te (1)、Te (3)和Te (5)，而配位到 Te(7)。在圖4B中，Te(7)是位于晶格的右下后角的碲原子。該結構也是穩定的，并且不改變，除非預定的能量或更高能量被從外部施加到晶格。在圖4B中所示的結晶結構B中，電 阻變得相對高。在PRAM中，硫族化合物具有高電阻的狀態稱為“重置狀態”。因此，在本說 明書中，結晶層1處于結晶結構B的狀態也稱為“重置狀態”。通過經圖2中所示的位線BL將電能施加到晶格，執行從結晶結構A至結晶結構B 的改變(重置操作)，以及從結晶結構B到結晶結構A的改變(設定操作)。從結晶結構A 至結晶結構B的改變要求相對高的能量。根據試驗和模擬的結果，該改變需要2. 7eV的能 量。另一方面，從結晶結構B到結晶結構A的改變要求相對低的能量。根據試驗和模擬的 結果，該改變需要2. 3eV的能量。即，當從結晶結構A至結晶結構B的改變所需的能量為El 并且當從結晶結構B至結晶結構A的改變所需的能量為E2時，關系El > E2成立。因此， 與改變前的結晶結構無關地，當施加超出El的能量時，到結晶結構B的改變的可能性變高， 并且當施加超過E2并低于El的能量時，到結晶結構A的改變的可能性變高。再參考圖3，結晶層2具有不同于結晶層1的組成，并且通過在層疊方向上將結晶 層1夾在結晶層2間，有助于結晶層1執行上述改變操作。因此，結晶層2的結晶結構不需 要改變。注意如果出現結晶層2的結晶結構的改變也沒有問題。結晶層2的立體晶格是六方晶體，以及結晶層2的C軸優選取向到層疊方向。基于 此，在結晶層2的每一晶格中形成用來移動包含在結晶層1中的原子的空腔區，并且上述結 晶層1的改變操作變得容易。具體地，包含銻(Sb)作為主要成分的硫族化合物能夠用于結 晶層2的材料。當結晶層1由包含鍺(Ge)和碲(Te)作為主要成為的硫族化合物制成時， 優選地結晶層2由包含銻(Sb)和碲(Te)作為主要成為的硫族化合物或包含鉍(Bi)和碲 (Te)作為主要成為的硫族化合物制成。最優選，結晶層2由包含銻(Sb)和碲(Te)作為主 要成為的硫族化合物制成。更具體地，當包含1 1的比率的鍺(Ge)和碲(Te)的硫族化合物(GeTe)用作結 晶層1的材料時，優選地使用包含2 3的比率的銻(Sb)和碲(Te)的硫族化合物(Sb2Te3) 作為結晶層2的材料。圖5A至5C是用于說明當GeTe用于結晶層1的材料時以及當Sb2Te3用于結晶層 2的材料時，結晶結構的變化的示意圖，其中圖5A示出結晶結構A，圖5B示出結晶結構B，并 且圖5C示出從結晶結構A至結晶結構B的改變的結晶結構(或反之亦然)。如圖5A中所示，當結晶層1采用結晶結構A時，鍺原子位于稍微偏離由碲原子構 成的NaCl型立方晶格的中心。因此，在NaCl型立方晶格的碲原子和鍺原子之間生成空腔 區VI。另一方面，如圖5B中所示，當結晶層1采用結晶結構B時，鍺原子被放置為采取具有 位于頂角的碲原子以及位于圍繞這些碲原子的三個表面的中心處的碲原子的常規四面體 結構，從而生成空腔區V2。即，用空腔區的位置替換鍺原子的位置。用這種方式，在結晶結 構A中生成的空腔區Vl中布置結晶結構B的鍺原子，并且相反地，在結晶結構B中生成的 空腔區V2中布置結晶結構A的鍺原子。通過該布置，能夠在穩定的結晶結構之間改變。不特別地限制層疊方向上結晶層1和2的每一個的晶格的數目，只要該數目等于 或大于1。即，能由一層晶格構成或由兩層或更多層晶格構成結晶層1和2的每一個。因 此，當構成結晶層1的一層晶格被表示為[1]以及當構成結晶層2的一層晶格被表示為 [2]時，能交替地層疊一個結晶層，諸如[12121212...]，或能交替地層疊兩個結晶層，諸如 [11221122.··]。
11
層疊方向上的每一結晶層1中的晶格的數目不需要與層疊方向上的每一結晶層2 的晶格的數目相匹配。因此，結晶層1和結晶層2之間的晶格的數目的比率能夠為1 2， 諸如[122122122...]，并且結晶層1和結晶層2之間的晶格的數目的比率能夠為1 4， 諸如[1222212222...]。層疊方向上的每一結晶層1的晶格的數目不需要是相同的，并 且層疊方向上的每一結晶層2的晶格的數目不需要相同。因此，例如，這些結晶層能夠按 [122112122...]的順序層疊。然而，因為可逆地替換結晶層1的構成原子的位置，因此當在層疊方向上的每一 結晶層1的晶格的數目較小時，一致性極好。通過較少數目的晶格，能執行高速改變操作。 考慮這一特征，優選由一層晶格構成每一結晶層1。即，例如，優選地將每一結晶層1布置為 諸如[12121212. · · ]、[122122122. · ·]和[1222212222. · ·]。圖6是用于說明存儲器單元MC和寫入電路26和讀取電路27之間的連接關系的 示意圖。如圖6中所示，包括在存儲器單元MC中的超晶格疊層SL經由上電極4和位線BL 連接到寫入電路26和讀取電路27。寫入電路26和讀取電路27是包括在圖1中所示的數 據輸入/輸出電路25中的電路塊。寫入電路26包括重置電路26a和設定電路26b。如上所述，結晶層1處于結晶結 構A的狀態為設定狀態，并且結晶層1處于結晶結構B的狀態為重置狀態。重置電路26a 使結晶層1從結晶結構A(設定狀態)改變成結晶結構B (重置狀態)。另一方面，設定電路 26b使結晶層1從結晶結構B (重置狀態)改變成結晶結構A (設定狀態)。重置電路26a為超晶格疊層SL提供超過結晶層1從結晶結構A改變成結晶結構B 所需的能量El的能量。通過重置電流Ireset提供該能量。另一方面，重置電路26b為超 晶格疊層SL提供超過結晶層1從結晶結構B改變成結晶結構A所需的能量E2并低于El 的能量。通過設定電流Iset，提供該能量。通過流向超晶格疊層SL的電流量調整提供給超 晶格疊層SL的能量。因此，在該示例中，Ireset > Iset成立。 如圖6所示，因為提供下電極3和上電極4來在層疊方向上夾持超晶格疊層SL，因 此當通過在結晶管T導通的狀態下使用寫入電路21，設定電流Iset或重置電流Ireset流 向超晶格疊層SL時，電流流動的方向變為與超晶格疊層SL的層疊方向平行。因此，在層疊 方向上，能量被施加到超晶格疊層SL。因此，有效地使用施加的能量來改變結晶結構。同時，根據傳統的塊狀相變材料，大部分施加的能量被消耗來增加熵，并且只有很 少的能量被用來改變結晶結構。因此，傳統的固態存儲器具有需要相對大的能量來引起相 變并且需要相對長的時間用于相變的問題。相反，根據本實施例，因為其原子排列具有一致 性(coherence)，因此，大部分施加的能量被用于改變結晶結構。因此，根據本實施例中的固 態存儲器，改變結晶結構所需的能量小于傳統所需的能量。此外，改變結晶結構所需的時間 短于傳統所需的時間。通過使用約70nm的加熱器大小的相同結構的測試裝置，分別對將GeTe用于結晶 層1的材料和將Sb2Te3用于結晶層2的材料的超晶格疊層SL的情況，以及對使用傳統的塊 狀Ge2Sb2Te5組成的硫族化合物的情況，測量相變速度。因此，確認塊狀硫族化合物具有約 200至300ns的相變速度，并且超晶格疊層SL具有為傳統速度的約1/5至1/8的約30至 40ns的高性能。該結果表示當使用超晶格疊層SL時，結晶結構A和結晶結構B間的改變以
12比當使用傳統的塊狀硫族化合物時非晶和結晶之間的改變顯著更高的速度進行。使用超晶 格疊層SL的固態存儲器能顯著地縮短設定時和重置時的電流脈沖寬度，并且能實現高速 操作。因此，能大大地減小實際功耗。讀取電路27用來使讀取電流Iread流向超晶格疊層SL，而沒有使結晶層1改變 結晶結構。如上所述，電阻在結晶結構A中相對低，并且電阻在結晶結構B中相對高。因 此，當通過在結晶管T接通的情況下使讀電流Iread流向超晶格疊層SL來測量電阻時，能 確定結晶層1具有結晶結構A還是結晶結構B。通過讀取電流Iread將提供給超晶格疊層 SL的能量設置成等于或小于E2。S卩，將電流設置為Iread<<lset。因此，即使當讀取電 流Iread流向超晶格疊層SL時，也不改變結晶層1的結晶結構。即，執行非破壞性讀取。如上所述，在第一實施例中，以矩陣形狀布局多個存儲器單元MC，并且在層疊方向 上在電極3和4之間夾持超晶格疊層SL，作為包括在存儲器單元MC中的存儲元件。因此， 能以與DRAM(動態隨機存取存儲器)等等類似的方式提供大容量固態存儲器。因為包括在 超晶格疊層SL中的結晶層1的結晶結構不改變，除非經由位線BL施加預定能量，因此該存 儲器能將數據存儲為非易失性數據，與DRAM不同。根據第一實施例的超晶格疊層SL，晶體 結構以比傳統PRAM所需更小的能量并且高速地改變。因此，能實現低功耗和高速操作。接著說明存儲器單元MC的器件構造。圖7A和7B表示根據第一實施例的存儲器單元MC的器件構造，其中，圖7A是沿位 線方向(Y方向)的示意截面圖，以及圖7B是沿字線方向(X方向)的示意截面圖。圖7A和7B中所示的存儲器單元MC包括作為半導體基板100的一部分的在垂直 于半導體基板100的主表面的方向上凸出的具有硅柱IOOa作為溝道的垂直MOS結晶管T， 以及連接到結晶管T的源或漏中的一個的超晶格疊層SL。在高度方向上在硅柱IOOa的中 心摻雜P型雜質。由延伸到Y方向的元件隔離區102和柵電極105 (字線WL)隔離X方向上相鄰的 硅柱100a。由層間絕緣膜107隔離Y方向上相鄰的硅柱100a。經由柵極絕緣膜104由柵 電極105覆蓋硅柱100a。在這些柵電極105中，覆蓋X方向上相鄰的硅柱IOOa的部分彼此 短路。另一方面，由層間絕緣膜107彼此隔離覆蓋Y方向上相鄰的硅柱IOOa的部分。在硅柱IOOa的下部提供延伸到Y方向的N型擴散層103。由元件隔離區102隔離 X方向上相鄰的N型擴散層103。在硅柱IOOa的上部提供N型擴散層106。通過該布置，當 將預定電壓施加到柵電極105時，導通具有作為溝道的硅柱IOOa的垂直MOS結晶管T，并且 N型擴散層103和N型擴散層106變為導電狀態。N型擴散層106的上表面連接到接觸塞108。接觸塞108的上表面和層間絕緣膜 107構成平坦表面。在層間絕緣膜107上提供層間絕緣膜109。分別在層間絕緣膜109中 形成通孔109a，并且分別提供側壁絕緣膜110來覆蓋通孔109a的內壁。加熱器電極111分 別嵌入在由側壁絕緣膜110環繞的圓柱區中。加熱器電極111中的每一個用作圖3中所示 的下電極。加熱器電極111的下部分別連接到接觸塞108。層間絕緣膜109、側壁絕緣膜110和加熱器電極111的上表面形成平坦表面。在層 間絕緣膜109上提供延伸到Y方向的超晶格疊層SL和上電極112 (位線BL)。在第一實施 例中，超晶格疊層SL的層疊表面的每一個是平坦表面，并且基本上平行于半導體基板100 的主表面。上電極112的每一個對應于圖3中所示的上電極4。在形成有上電極112的層間絕緣膜109的整個表面上提供保護絕緣膜113。在保護絕緣膜113的上表面上提供層間 絕緣膜114。如上所述的是根據第一實施例的存儲器單元MC的器件構造。在第一實施例中，因 為超晶格疊層SL的層疊表面為平坦表面，因此能夠容易地形成具有顯著少量結晶無序的 超晶格疊層SL。因為加熱器電極111分別嵌入在由側壁絕緣膜110環繞的區域中，因此能 使加熱器電極111的每一直徑小于光刻的分辨率極限。因此，能在與加熱器電極111和上 電極112相對的區域中限定電流路徑，并且能使相變區小，由此進一步減小設定電流和重 置電流。接著說明根據第一實施例的存儲器單元MC的制造工藝。圖8至圖17是示出根據第一實施例的存儲器單元MC的制造工藝的工藝圖。圖 8A、9A、10A和IlA是示意平面圖，并且圖8B和IOB以及IlB是沿線A-A(Y方向)的示意截 面圖。圖9B、IOC和IlC是沿線B-B(X方向)的示意截面圖。首先，制備摻雜有P型雜質的半導體基板100，并且在半導體基板100的表面上形 成島狀掩模氮化物膜101，如圖8A和8B中所示。優選地，每一掩模氮化物膜101的直徑為 約50nm，并且彼此相鄰的掩模氮化物膜101之間的間隔為約50nm。接著，通過使用掩模氮 化物膜101，蝕刻半導體基板100約200nm，由此在半導體基板100上形成硅柱100a。接著，如圖9A和9B中所示，在位于X方向上相鄰的硅柱IOOa之間的半導體基板 100中形成延伸到Y方向的元件隔離槽。用二氧化硅膜嵌入這些槽，由此形成元件隔離區 102。接著，如圖IOA至IOC中所示，將諸如磷的N型雜質注入半導體基板100。結果，在 硅柱IOOa之間暴露的半導體基板100的表面中形成N型擴散層103。當磷用于雜質時，約 2X1015原子/cm2的劑量是足夠的。此后，執行活化加熱工藝，從而使N型雜質擴散到半導 體基板100的縱向(厚度方向)和橫向(平行于主表面的方向)。結果，使N型雜質擴散到 硅柱IOOa的下部，并且形成延伸到Y方向的N型擴散層103。接著，如圖IlA至IlC中所示，執行熱氧化工藝以在硅柱IOOa的側表面上形成由 二氧化硅膜制成的柵極絕緣膜104。在本發明中，將二氧化硅膜用于柵極絕緣膜104的材料 不是必需的，并且能使用其他絕緣材料，諸如氮化硅膜和高介電常數膜，諸如HfSiON。接著，在整個表面上沉積引入有N型雜質的多晶硅膜，由此在硅柱之間嵌入多晶 硅膜。回蝕多晶硅膜以暴露掩模氮化物膜101的上部。此外，通過使用延伸到X方向的掩 膜圖案(未示出)圖案化多晶硅膜。結果，形成延伸到X方向的柵電極105。能將Y方向上 相鄰的柵電極105之間的間隔設置成約15nm。柵電極105的材料不限于引入有N型雜質的 多晶硅，并且能夠是難熔金屬。接著，移除掩模氮化物膜101，并且如圖12A和12B中所示，離子注入諸如磷的N型 雜質，并且其后執行活化加熱工藝，由此，在硅柱IOOa的上部和位于硅柱IOOa之間的半導 體基板100的表面上形成N型擴散層106。當磷用于雜質時，約2X IO15原子/cm2的劑量是 足夠的。結果，N型擴散層103和106被形成為變為硅柱IOOa的上部和下部的源或漏。圖 12A示出Y方向上的截面，并且圖12B示出X方向上的截面。接著，如圖13中所示，在整個表面上形成層間絕緣膜107，并且在層間絕緣膜107 中形成接觸孔107a，由此暴露N型擴散層106。在包括接觸孔107a的內部的整個表面上，順序地形成鈦膜、氮化鈦膜和鎢膜，此后，通過使用CMP方法，移除層間絕緣膜107上的這些 導電膜。因此，在接觸孔107a中嵌入連接到N型擴散層的接觸塞108。N型摻雜硅膜能夠 被用于接觸塞108的材料。接著，如圖14中所示，在層間絕緣膜107上，以約40nm的膜厚度形成層間絕緣膜 109。在層間絕緣膜109中形成通孔109a，由此暴露接觸塞108。接著，在整個表面上形成絕緣膜，并且回蝕該膜以分別形成覆蓋通孔109a的內壁 的側壁絕緣膜110，如圖15中所示。氮化硅膜和二氧化硅膜能夠用于側壁絕緣膜110的材 料，并且膜厚度能夠約為15nm。在這種情況下，當通孔109a的開口直徑為40nm時，由側壁 絕緣膜110環繞的圓柱區IlOa的直徑變為lOnm。接著，在包括由側壁絕緣膜110環繞的區域IlOa的整個表面上形成氮化鈦膜，并 且通過CMP方法研磨該膜以移除層間絕緣膜109上的氮化鈦膜。結果，連接到接觸塞108 的加熱器電極111分別嵌入區域IlOa中。加熱器電極111的材料不限于氮化鈦膜。因此， 能形成具有小于光刻的分辨率極限的直徑的加熱器電極111。接著，如圖16中所示，超晶格疊層SL層疊在平坦化的層間絕緣膜109的表面上。 超晶格疊層SL的構造如參考圖3所述，并且交替地層疊結晶層1和結晶層2。通過使用圖 18中所示的分子束外延裝置能執行超晶格疊層SL的膜形成。圖18是示出分子束外延裝置的構造的示意截面圖。圖18所示的分子束外延裝置包括真空室30、減壓真空室30的內部的減壓裝置 31、在真空室30內部提供的臺32以及兩個源41和42。源41是GeTe，并且源42是Sb2Te3。 分別為源41和42提供遮光器41a和42a，由此使得能夠單獨地選擇是否照射源化合物。源 41和42中的每一個與半導體基板100之間的距離優選等于或大于100mm。這是因為當源41 和42的每一個與半導體基板100之間的距離大時，通過照射時間的層疊量的可控性提高， 并且層疊膜的均勻度提高。此外，對基板表面上的原子穩定位置的熱遷移影響變大，并且這 變得對結晶每一層有利。通過使源41和42中的每一個與半導體基板100之間的距離增加 到等于或大于100mm，能在某種程度上獲得該效果，并且通過使該距離增加到約200mm，能 更充分地獲得該效果。然而，當源41和42中的每一個與半導體基板100之間的距離變大 時，裝置變大。因此，考慮到這一點，源41和42中的每一個與半導體基板100之間的距離 理想地為50至250mm。使用圖18中所示的分子束外延裝置的超晶格疊層SL的膜形成方法如下。首先，將圖15中所示的工藝之后的半導體基板100安裝在臺32上，此后，通過使 用減壓裝置31，將真空室30的內部減壓到預定程度的真空。半導體基板100的溫度優選 地被設置成等于或高于10(TC并且等于或低于40(TC，并且更優選設置成約30(TC。這是因 為當溫度低于100°C時Sb2Te3不結晶并且變為處于非晶狀態，并且當溫度超過400°C時，諸 如Sb2Te3的構成要素升華。在這種狀態下，遮光器42a打開，并且遮光器41a保持關閉。因 此，照射源42的Sb2Te3,由此在層間絕緣膜109上形成Sb2Te3化合物。在形成膜后立即使 Sb2Te3K合物的C軸取向到層疊方向是不夠的。然而，每次當膜厚度增加時，提高C軸到層 疊方向的取向強度。當膜厚度變為等于或大于5nm時，至少在表面部分使結晶的C軸取向 到層疊方向。因此，完成作為第一層的結晶層2的膜形成。接著，打開遮光器41a，并且關閉遮光器42a。因此，源41的GeTe照射到結晶層2，
15由此形成GeTe化合物。此時，因為至少在變為下層的結晶層2的表面部分處使晶體的C軸 取向到層疊方向，在結晶層2的表面上形成的GeTe化合物的膜變為(111)表面。當以這種 方式，以預定膜厚度形成GeTe化合物時，完成作為第一層的結晶層1的膜形成。結晶層1 的晶格優選僅一層。在這種情況下，膜厚度變為約1.8nm。接著，打開遮光器42a，并且關閉遮光器41a。因此，源42的Sb2Te3照射到結晶層 1，由此形成Sb2Te3K合物。此時，因為變為下層的結晶層1的層疊表面是(111)取向，因此 使在層疊表面的表面上形成的Sb2Te3K合物的C軸的膜取向到層疊方向。當用這種方式以 預定膜厚度形成Sb2Te3K合物時，完成作為第二層的結晶層2的膜厚度。之后的第二層的 結晶層2的晶格優選僅一層。在這種情況下，膜厚度變為約1. 8nm。此后，交替地執行結晶層1的膜形成和結晶層2的膜形成。因此，形成具有交替形 成在層間絕緣膜109的表面上的結晶層1和結晶層2的超晶格疊層SL。超晶格疊層SL的 形成方法不限于分子束外延裝置，并且還能使用ALD方法等等。從結晶層2開始超晶格疊層SL的膜形成，并且變為第一層的結晶層2的膜厚度設 置成大于其他結晶層的膜厚度。這是為了將構成結晶層2的Sb2Te3的C軸設置成強取向到 層疊方向的目的。在下文中，詳細地描述該設置。接著，如圖17A和17B中所示，在超晶格疊層SL的表面上形成氮化鈦膜，此后，執 行圖案化以形成延伸到Y方向的上電極112。上電極112對應于圖3中所示的上電極4。能 以約IOOnm的節距設置X方向上相鄰的上電極112。上電極112的膜厚度能是30nm。濺射 方法能用于膜形成。在這種情況下，膜形成溫度能夠被抑制到約20(TC。盡管能使用CVD方 法和ALD方法來形成上電極112，但是上電極112需要以400°C或更低溫度形成以避免損壞 超晶格疊層SL。圖17A示出Y方向上的截面圖，圖17B示出X方向上的截面圖。圖17C是圖17A中的區域C的放大截面圖。如圖17C中所示，作為超晶格疊層SL的層疊開始表面的下表面與加熱器電極111 接觸，并且作為超晶格疊層SL的層疊結束表面的上表面與上電極112接觸。通過該布置， 當電流經由這些電極流向超晶格疊層SL時，電流流向超晶格疊層SL的層疊方向。此后，如圖7A和7B中所示，在整個表面上形成由氮化硅膜制成的保護絕緣膜113， 并且在整個表面上形成由二氧化硅膜制成的層間絕緣膜114，由此完成根據第一實施例的 存儲器單元MC。保護絕緣膜113用來通過防止氧進入超晶格疊層SL來防止劣化超晶格疊 層SL。在通過圖案化暴露超晶格疊層SL的端部之后，氧化氣氛中熱處理中以及作為二氧化 硅膜的層間膜中的氧從層疊界面進入超晶格疊層SL，在層疊界面擴散，并劣化超晶格疊層 SL的性能。對于保護絕緣膜113來說，包含少量氧的膜是優選的，并且致密膜是合適的。優 選地，等離子體CVD方法用來形成保護絕緣膜113。作為層間絕緣膜114的材料，也能使用 BPSG膜、SOD膜等等。在任一情況下，在形成超晶格疊層SL后，需要工藝溫度為400°C或更 低。在下文中，說明從結晶層2開始形成超晶格疊層SL的意義和將作為第一層的結晶 層2設置為比其他結晶層更大的厚度的意義。作為第一層的結晶層2具有使作為立方晶體的結晶層1的層疊表面(111)取向的 功能。當層疊表面被(111)取向時，以最小能量改變結晶層1。因此，為增加包含超晶格疊 層SL的存儲器單元MC的裝置特性，需要使作為立方晶體的結晶層1的層疊表面(111)取向。然而，即使當通過使用諸如濺射方法的氣相生長方法、分子束外延(MBE)方法、ALD方 法或CVD方法，沉積其結晶結構改變的材料，諸如上述GeTe化合物時，(111)表面不會變為 取決于下層的狀態的層疊表面。從結晶層2開始形成超晶格疊層SL，并且將作為第一層的 結晶層2設置為比其他結晶層更大的厚度，以便解決這些問題。S卩，當從結晶層2開始超晶格疊層SL的形成時以及當作為第一層的結晶層2被設 置為比其他結晶層更大的厚度時，結晶層2用作到結晶層1的取向層，并且結晶層1的層疊 表面變為(111)表面。圖19A示出C軸取向的結晶層2，并且圖19B示出結晶層1的(111)表面。如圖19A中所示，當作為六方晶體的結晶層2 (Sb2Te3)被C軸取向時，層疊表面2a 變為六邊形。因此，當在被C軸取向的結晶層2的表面上沉積作為NaCl立方晶體的結晶層 1 (GeTe)時，圖19B中所示的(111)表面變為層疊表面la。即，因為立方晶體的(111)表面 是三角形，如圖19B中所示，因此該表面與被C軸取向的結晶層2的層疊表面2a匹配(見 圖19A中所示的附圖標記la)。因此，當作為立方晶體的結晶層1沉積在被C軸取向的結晶 層2的表面上時，(111)表面變為層疊表面la。另一方面，當用作取向層的該結晶層2不存 在時，例如，結晶層1被取向到(100)表面。在這種情況下，在超晶格疊層中形成許多晶格 無序。當通過使用氣相生長方法，諸如濺射方法、分子束外延方法、ALD方法或CVD方法， 沉積Sb2Te3化合物時，C軸被取向到層疊方向。然而，就在膜形成后，C軸沒有被滿意地取 向到層疊方向。每次當膜厚度增加時，C軸到層疊方向的取向強度增加。具體地，作為第一 層的結晶層2的膜厚度優選等于或大于3nm，最優選地等于或大于5nm。這是因為當作為第 一層的結晶層2的膜厚度小于3nm時，結晶層2到C軸的取向強度變得不足，并且結果不能 充分地獲得(111)取向結晶層1的層疊表面的功能。當作為第一層的結晶層2的膜厚度等 于或大于5nm時，結晶層2到C軸的取向強度變為足夠，并且結果結晶層1的層疊表面能幾 乎被完全地(111)取向。從這一觀點，作為第一層的結晶層2的膜厚度不需要過分大。因 此，特別優選地，作為第一層的結晶層2的膜厚度等于或大于5nm并且等于或小于10nm。在其層疊表面被(111)取向的結晶層1的表面上，形成作為之后的第二層的結晶 層2。因此，結晶層2被立即C軸取向。因此，作為之后的第二層的結晶層1也能具有被 (111)定向的層疊表面。在本發明中，超晶格疊層SL的第一層是由Sb2Te3制成的結晶層2不是必需的。接著，說明根據本發明的第二實施例的存儲器單元MC的構造。圖20A至20C示出根據第二實施例的存儲器單元MC的器件構造，其中，圖20A是 沿位線方向(Y方向)的示意截面圖，圖20B是沿字線方向(X方向)的示意截面圖，并且圖 20C是圖20A中所示的區域C的放大示意截面圖。圖20A和20B中所示的存儲器單元MC在層間絕緣膜109的上部的構造方面不同 于圖7A和7B中所示的存儲器單元MC (根據第一實施例)。根據第二實施例的存儲器單元 MC的其他特征與第一實施例相同，因此用相同的附圖標記表示相同的元件，并且將省略重 復的說明。在第二實施例中，在層間絕緣膜109上提供層間絕緣膜201，并且在提供在層間絕 緣膜201中的通孔201a中嵌入超晶格疊層SL的一部分和上電極202的一部分。更具體地，
17沿通孔201a的底面和內壁提供超晶格疊層SL的每一個的層疊表面。此外，在由超晶格疊 層SL環繞的區域內提供上電極202。超晶格疊層SL和上電極202被延伸到Y方向。根據第二實施例，沿通孔201a的底面和內壁提供超晶格疊層SL的層疊表面。通 過進一步減小加熱器電極111和上電極202的相對區域，以及通過在該區域中限定電流路 徑，能增加電流密度和減小相變區域。因此，通過使用更少電流量能以高速執行重寫。當通 過干刻蝕，圖案化超晶格疊層SL時，有時損壞暴露部分。然而，在本構造中，將上電極202 和超晶格疊層SL與其他單元隔離的蝕刻區遠離相變區通孔201a的高度而放置。因此，這 具有暴露區不易于受蝕刻影響的優點。根據第二實施例的存儲器單元MC的制造工藝如下。首先，在執行圖8至15所示的工藝后，如圖21中所示，形成由氮化硅膜制成的層 間絕緣膜201，并且執行圖案化以形成通孔201a，從而暴露加熱器電極111的上表面。層間 絕緣膜201具有約40nm的膜厚度，并且通孔201a具有約30nm的直徑DO。接著，如圖22中所示，在包括通孔201a的內部的整個表面上形成超晶格疊層SL。 結果，沿通孔201a的底面和內壁層疊超晶格疊層SL。然而，在第二實施例中，超晶格疊層 SL的膜厚度被控制為通孔201a不完全嵌入超晶格疊層SL。超晶格疊層SL的膜厚度設置 成約8nm。在第二實施例中，優選通過ALD方法形成超晶格疊層SL。在第一實施例中描述 了基本的膜形成方法，并且優選從結晶層2開始膜形成，并且作為第一層的結晶層2的膜厚 度大于其他結晶層的膜厚度。如圖20A和20B中所示，在超晶格疊層SL的表面上形成氮化鈦膜，并且執行圖案 化，由此形成延伸到Y方向的上電極202。上電極202具有30nm的膜厚度。能通過ALD方 法執行膜形成。此后，盡管未示出，但在整個表面上形成由氮化硅膜制成的保護絕緣膜。此 后，形成由二氧化硅膜制成的層間絕緣膜，從而完成根據第二實施例的存儲器單元MC。接著，說明根據本發明的第三實施例的存儲器單元MC的構造。圖23A至23C示出根據第三實施例的存儲器單元MC的器件構造，其中，圖23A是 沿位線方向(Y方向)的示意截面圖，圖23B是沿字線方向(X方向)的示意截面圖，并且圖 23C是圖23A中所示的區域C的放大示意截面圖。圖23A和23B中所示的存儲器單元MC在層間絕緣膜201的上部的構造方面不同于 圖20A和20B中所示的存儲器單元MC (根據第二實施例)。根據第三實施例的存儲器單元 MC的其他特征與第二實施例相同，由此，用相同的附圖標記表示相同的元件，并且將省略其 重復說明。在第三實施例中，平坦化層間絕緣膜201的上表面，并且在平坦化的層間絕緣膜 201上提供第二上電極301 (位線BL)。第二上電極301與嵌入通孔201a中的超晶格疊層 SL和上電極202接觸，并延伸到Y方向。以與第二實施例類似的方式，通過限定電流路徑， 能增加電流密度和減小相變區。因此，通過使用較少電流量，能高速地執行重寫。在第三實 施例中，通過CMP方法隔離上電極202和超晶格疊層SL。因此，與通過蝕刻隔離相比，不需 要移除由蝕刻生成的材料。此外，因為由第二上電極301覆蓋超晶格疊層SL以及因為不暴 露疊層截面(層疊方向上的表面)，因此，能省略防止超晶格疊層SL劣化的保護絕緣膜。根據第三實施例的存儲器單元MC的制造工藝如下。首先，執行圖8至15以及圖21和22中所示的工藝。此后，如圖24中所示，形成氮化鈦膜，并且通過CMP方法研磨該膜以暴露層間絕緣膜201的上表面。通過該布置，在通孔 201內嵌入超晶格疊層SL和上電極202。接著，在平坦化的層間絕緣膜201上形成約30nm 的氮化鈦膜，并且圖案化該膜，由此形成延伸到Y方向的第二上電極301。因此完成根據第 三實施例的存儲器單元MC。接著，說明根據本發明的第四實施例的存儲器單元MC的構造。圖25A至25C示出根據第四實施例的存儲器單元MC的器件構造，其中，圖25A是 沿位線方向(Y方向)的示意截面圖，圖25B是沿字線方向(X方向)的示意截面圖，并且圖 25C是圖25A中所示的區域C的放大示意截面圖。圖25A和25B中所示的存儲器單元MC在通孔201a的內部的構造方面不同于圖 23A和23B中所示的存儲器單元MC (根據第三實施例)。根據第四實施例的存儲器單元MC 的其他特征與第三實施例相同，由此，用相同的附圖標記表示相同的元件，并且省略其重復 說明。在第四實施例中，在層間絕緣膜201中提供的通孔201a嵌入有超晶格疊層SL。 即，在通孔201a中不存在上電極。在第四實施例中，在通孔201a中嵌入超晶格疊層SL，并 且沿通孔20Ia的底面和內壁提供它們的層疊表面。當電流通過加熱器電極111和上電極 301之間時，電流僅在通孔201a的底表面附近超晶格疊層SL的層疊表面的區域中垂直于超 晶格疊層SL的層疊表面流動，因為該層疊表面處于水平方向。在超晶格疊層SL的其他區 域中，電流平行于層疊表面流動。當電流垂直于層疊表面流動時，能量有效地用于相變，因 為電流在與層疊界面相交的方向上流動。另一方面，當電流平行于層疊表面流動時，與層疊 界面相交的電流分量非常小，因為電流在相對低電阻層中流動，并且該能量不用于相變。結 果，相變區被限于通孔201a的底面附近。因為通過將加熱器電極111和上電極301之間的 電流路徑限定到通孔201a的內部來增加電流密度以及因為相變區限于通孔201a的底表面 附近，因此能以低電流高速地生成相變。因為不需要在通孔201a內形成上電極，因此，能夠 以更簡單的方法形成該電極。通過將上電極301與相變區分離，能防止來自超晶格疊層SL 的相變區的熱擴散。根據第四實施例的存儲器單元MC的制造工藝如下。首先，執行圖8至15和圖22中所示的工藝。接著，如圖26中所示，在包括通孔 201a的內部的整個表面上形成超晶格疊層SL。為完全地在通孔201a嵌入超晶格疊層SL， 將超晶格疊層SL的膜厚度設置成約30nm是足夠了。接著，通過CMP方法研磨超晶格疊層SL，以暴露層間絕緣膜201的上表面，如圖27 中所示。因此，對每一存儲器單元MC，隔離嵌入通孔201a中的超晶格疊層SL。接著，在平 坦化的層間絕緣膜201上，形成約30nm的氮化鈦膜，由此形成延伸到Y方向的上電極301。 因此完成根據第四實施例的存儲器單元MC。接著，說明根據本發明的第五實施例的存儲器單元MC的構造。圖28A至28C示出根據第五實施例的存儲器單元MC的器件構造，其中，圖28A是 沿位線方向(Y方向)的示意截面圖，圖28B是沿字線方向(X方向)的示意截面圖，并且圖 28C是圖28A中所示的區域C的放大示意截面圖。圖28A和28B中所示的存儲器單元MC不同于圖20A和20B中所示的存儲器單元 MC(根據第二實施例)之處在于通孔201a成錐形。根據第五實施例的存儲器單元MC的其
19他特征與第二實施例相同，因此通過相同的附圖標記表示相同的元件，并且將省略其重復 說明。在第五實施例中，通孔201a成錐形，從而通孔201a的內徑朝加熱器電極111變 小。因為還沿錐形通孔201a的內壁形成超晶格疊層SL，因此超晶格疊層SL的層疊表面相 對于半導體基板100的主表面傾斜。然而，層疊表面在超晶格疊層SL形成在通孔201a的 底表面上的地方變為基本上平行于半導體基板100的主表面。根據第五實施例，上電極202 分別具有朝加熱器電極111的方向的凸起，并且具有尖端。當在電流通過加熱器電極111 和上電極202之間時，電流集中在上電極202的尖端。因此，能顯著地增加電流密度，并且 能使相變區限于上電極202的尖端附近。能量有效地被提供給超晶格疊層SL，并且這有助 于以高速和低電流進行操作。根據第五實施例的存儲器單元MC的制造工藝如下。首先，執行圖8至15所示的工藝。如圖29中所示，形成層間絕緣膜201并且執行 圖案化，從而形成錐形通孔201a。錐形通孔201a具有約40nm的頂徑Dl，并且具有約20nm 的底徑D2是足夠的。為以錐形形狀形成通孔201a，執行諸如濕蝕刻的各向同性蝕刻就足夠 了。通過將小的直徑設置給通孔201a并且通過例如通過在通孔201a的內壁上提供側壁來 圓化通孔201a的上部，能獲得上電極202的尖端。接著，如圖30中所示，在包括通孔201a的內部的整個表面上形成超晶格疊層SL。 通過該布置，沿通孔201a的底表面和內壁層疊超晶格疊層SL。在第五實施例中，超晶格疊 層SL的膜厚度被控制為通孔201a不完全嵌入有超晶格疊層SL。超晶格疊層SL具有約7nm 的膜厚度。如圖28A和28B中所示，在超晶格疊層SL的表面上形成氮化鈦膜，并且執行圖案 化，由此形成延伸到Y方向的上電極202。上電極202具有30nm的膜厚度。能使用ALD方 法來形成該膜。此后，盡管未示出，但是在整個表面上形成由氮化硅膜制成的保護絕緣膜， 并且在整個表面上形成由二氧化硅膜制成的層間絕緣膜。因此完成根據第五實施例的存儲 器單元MC。接著，說明根據本發明的第六實施例的存儲器單元MC的構造。圖31A至31C示出根據第六實施例的存儲器單元MC的器件構造，其中，圖31A是 沿位線方向(Y方向)的示意截面圖，圖31B是沿字線方向(X方向)的示意截面圖，并且圖 31C是圖31B中所示的區域C的放大示意截面圖。圖31A和31B中所示的存儲器單元MC在層間絕緣膜107的上部的構造方面不同 于圖7A和7B中所示的存儲器單元MC (根據第一實施例)。根據第六實施例的存儲器單元 MC的其他特征與第一實施例相同，由此由相同的附圖標記表示相同的元件，并且將省略其 重復說明。在第六實施例中，在層間絕緣膜107上提供層間絕緣膜601，并且由側壁絕緣膜 602覆蓋在層間絕緣膜601中提供的通孔601a的內壁。在由側壁絕緣膜602環繞的圓柱區 中嵌入下電極603和超晶格疊層SL。具體地，下電極603嵌入圓柱區的下部，并且超晶格疊 層SL嵌入圓柱區的上部。在形成在超晶格疊層SL的圓柱區的底部上的部分處層疊表面基 本上平行于半導體基板100的主表面。平坦化層間絕緣膜601的上表面，并且在層間絕緣膜601的表面上提供延伸到Y方向的上電極604。根據第六實施例，在薄的圓柱區中嵌入下電極603和超晶格疊層SL。因 此，通過將下電極603和上電極604之間的電流路徑限定到薄的圓柱區來增加電流密度并 且將相變區限制到薄的圓柱區中下電極603和超晶格疊層SL之間的接觸面附近，能以高速 和低電流生成相變。因為通過CMP方法處理超晶格疊層SL，因此不需要移除由蝕刻工藝生 成的材料。此外，因為由上電極604覆蓋超晶格疊層SL，并且因為不暴露疊層相交部(層疊 方向上的表面)，因此，能省略防止劣化超晶格疊層SL的保護絕緣膜。根據第六實施例的存儲器單元MC的制造工藝如下。首先，執行圖8至13所示的工藝。此后，如圖32中所示，形成約70nm厚度的層間 絕緣膜601。此外，執行圖案化以形成通孔601a，由此暴露接觸塞108的上表面。通孔601a 具有約40nm的直徑D3。接著，在整個表面上形成絕緣膜，并且回蝕該膜，由此形成覆蓋通孔601a的內壁 的側壁絕緣膜602，如圖33中所示。側壁絕緣膜602具有約IOnm的膜厚度。在這種情況 下，當通孔601a的開口直徑為40nm時，由側壁絕緣膜602環繞的圓柱區的每個直徑變為 20nmo接著，在包括由側壁絕緣膜602環繞的圓柱區的整個表面上形成氮化鈦膜，并且 通過CMP方法研磨該氮化鈦膜，以移除層間絕緣膜107上的氮化鈦膜。通過該布置，在圓柱 區中嵌入連接到接觸塞108的加熱器電極603。因此，能形成具有小于光刻的分辨率界限的 直徑的加熱器電極603。接著，如圖34中所示，回蝕加熱器電極603，由此使加熱器電極603的上表面從層 間絕緣膜601的上表面凹陷。凹陷量為約20nm就足夠了。通過該布置，形成凹陷區域602a。接著，在包括凹陷區域602a的內部的整個表面上形成超晶格疊層SL，如圖35中所 示。因此，沿凹陷區域602a的底表面和內壁，層疊超晶格疊層SL。在第六實施例中，超晶格 疊層SL的膜厚度被控制為凹陷區域602a完全嵌入有超晶格疊層SL。超晶格疊層SL具有 約IOnm的膜厚度是足夠的。接著，通過CMP方法研磨超晶格疊層SL，以暴露層間絕緣膜601的上表面，如圖 36A和36B中所示。因此，對每一存儲器單元MC，隔離嵌入凹陷區域602a中的超晶格疊層 SL。然后，在平坦化的層間絕緣膜601上，形成約30nm的氮化鈦膜，并且圖案化該氮化鈦膜 以形成延伸到Y方向的上電極604。由此完成根據第六實施例的存儲器單元MC。接著，說明根據本發明的第七實施例的存儲器單元MC的結構。圖37A和37B示出根據第七實施例的存儲器單元MC的器件構造，其中，圖37A是 沿位線(Y方向)的示意截面圖，并且圖37B是沿字線方向(X方向)的示意截面圖。圖37A和37B中所示的存儲器單元MC不同于圖7A和7B中所示的存儲器單元 MC(根據第一實施例)之處在于由二極管代替作為切換器件的MOS結晶管。根據第七實施 例的存儲器單元MC的其他特征與第一實施例相同，因此由相同的附圖標記表示相同的元 件，并省略其重復說明。在第七實施例中，在硅柱IOOa的下部形成N型擴散層701，并且在N型擴散層701 的上部形成P型擴散層702。因此，P型擴散層702和N型擴散層701形成PN結二極管。 如圖37A和37B中所示，平行于半導體基板100的主表面，在硅柱IOOa內提供PN結二極管 的結面。在第七實施例中，不需要柵極絕緣膜和柵電極，因為切換器件是二極管。
根據第七實施例，因為二極管用于切換器件，能獲得比當使用MOS晶體管時更大 的導通電流。因為與垂直MOS晶體管相比，能簡化制造工藝，因此，也能降低制造成本。圖38是通過使用圖1中所示的固態存儲器10的數據處理系統800的構造的框圖。圖38中所示的數據處理系統800具有數據處理器820和圖1中所示的固態存儲 器10經由系統總線810彼此連接的構造。例如，微處理器(MPU)和數字信號處理器(DSP) 示為數據處理器820，但數字處理器不限于此。在圖38中，盡管數據處理器820和固態存儲 器10經由系統總線810彼此連接來簡化附圖，但數據處理器820和固態存儲器10也能經 由局部總線彼此連接，而不使用系統總線810。盡管在圖38中僅示出了一組系統總線810以簡化該圖，但也能經由連接器等等串 行或并行地提供系統總線810。在圖38中所示的數據處理系統800中，盡管存儲裝置840、I/ 0裝置850和R0M860連接到系統總線810，但在本發明中，這些并不必需是必要的組成元件。硬盤驅動器、光盤驅動器和閃存示為存儲裝置840。顯示裝置，諸如液晶顯示器，以 及輸入裝置，諸如鍵盤和鼠標示為I/O裝置850。輸入裝置和輸出裝置中的任何一個足以 作為I/O裝置850。盡管在圖38中，為了簡化，示出了組成元件中的每一個，但數量不限于 一，并且還能提供一個或多個組成元件。圖39是將圖3中所示的超晶格疊層SL用于缺陷地址存儲電路的固態存儲器900 的框圖。圖39中所示的固態存儲器900將夾在電極3和4之間的超晶格疊層SL用于存儲 包含在用戶區910中的缺陷地址的缺陷地址存儲電路920。用戶區910是可由用戶重寫的 存儲器區。DRAM單元、SRAM單元和閃存示為存儲器單元的類型。有時在制造階段在這些存 儲器單元中發現缺陷地址。由冗余存儲器單元911代替對應于檢測到的缺陷存儲器單元的 存儲器單元。由此能減少缺陷地址。缺陷地址存儲電路920存儲該缺陷地址。在圖39中 所示的示例中，超晶格疊層SL用于構成缺陷地址存儲電路920的存儲器。使用該超晶格疊 層SL的存儲器單元能用于除用戶區910以外的區域中的存儲器單元。圖40是在程序區中使用圖3中所示的超晶格疊層SL的數據處理裝置1000的框 圖。圖40中所示的數據處理裝置1000包括在諸如CPU的數據處理電路1010中提供 的程序區1020。數據處理電路1010基于在程序區1020中保存的程序，執行預定操作。圖 40中所示的數據處理裝置1000將夾在電極3和4之間的超晶格疊層SL用于構成程序區 1020的存儲器單元。如上所述，使用超晶格疊層SL的存儲器單元也能用于包括在除存儲裝 置外的裝置中的存儲器單元。顯然的是，本發明不限于上述實施例，而是可以在不偏離本發明的范圍和精神的 情況下進行修改和改進。此外，盡管根據上述實施例的超晶格疊層10具有結晶層1和結晶層2交替地層疊 的構造，但是不特別地限定層疊層的數量。至少結晶層的下層是取向層3并且在結晶層1 的上表面上形成結晶層2是足夠的。因此，結晶層1和結晶層2的每一個能在一層中。此外，“上電極”和“下電極”的名稱不限定任何物理位置關系。僅為了方便，電源 連接到的電極被稱為“上電極”，并且接地的電極被稱為“下電極”。因此，“上電極”簡單地 是指一對電極中的一個，并且“下電極”簡單地是指該對電極的另一個。
權利要求
一種固態存儲器，包括布置到第一方向的第一和第二電極；以及夾在所述第一和第二電極之間的超晶格疊層，所述超晶格疊層具有彼此層疊的多個結晶層，所述結晶層包括具有相互不同組成的第一和第二結晶層，其中所述超晶格疊層的至少一部分具有與所述第一方向相交的所述第一和第二結晶層的界面，并且包括在所述超晶格疊層中的所述第一結晶層包括相變材料。
2.如權利要求1所述的固態存儲器，進一步包括嵌入有所述第一電極的第一層間絕緣 膜，其中在所述第一層間絕緣膜上提供所述超晶格疊層。
3.如權利要求2所述的固態存儲器，進一步包括覆蓋在所述第一層間絕緣膜中形成的 第一通孔的內壁的側壁絕緣膜，其中在由所述側壁絕緣膜環繞的區域中提供所述第一電極。
4.如權利要求2或3所述的固態存儲器，其中，所述超晶格疊層的層疊表面是平坦表
5.如權利要求2或3所述的固態存儲器，進一步包括在所述第一層間絕緣膜上提供的 第二層間絕緣膜，其中所述第二層間絕緣膜具有第二通孔，并且沿所述第二通孔的底表面和內壁提供所述超晶格疊層的層疊表面。
6.如權利要求5所述的固態存儲器，其中，在由所述超晶格疊層環繞的區域中提供所 述第二電極的至少一部分。
7.如權利要求5所述的固態存儲器，其中，所述第二通孔填充有所述超晶格疊層。
8.如權利要求5所述的固態存儲器，其中，所述第二通孔具有錐形形狀，使得內徑朝所 述第一電極變小。
9.如權利要求1所述的固態存儲器，進一步包括具有第一通孔的第一層間絕緣膜；以及覆蓋所述第一通孔的內壁的側壁絕緣膜，其中在由所述側壁絕緣膜環繞的區域中提供所述第一電極和所述超晶格疊層。
10.如權利要求1至3的任何一個所述的固態存儲器，其中，所述第二電極的至少一部 分具有凸型形狀，使得在最接近所述第一電極的部分處直徑變得最小。
11.如權利要求1至3的任何一個所述的固態存儲器，進一步包括在沿所述超晶格疊層 的層疊表面的方向上覆蓋端面的保護絕緣膜。
12.如權利要求1至3的任何一個所述的固態存儲器，其中，包括在所述超晶格疊層中 的第一結晶層具有由從所述第一和第二電極提供的電能可逆地改變的結晶狀態。
13.如權利要求1至3的任何一個所述的固態存儲器，其中，包括在所述超晶格疊層中 的所述第一結晶層具有由從所述第一和第二電極提供的電能可逆地替換的構成原子的位 置。
14.如權利要求13所述的固態存儲器，其中，所述第一結晶層包括包含鍺(Ge)和碲 (Te)作為主要成分的硫族化合物。
15.如權利要求14所述的固態存儲器，其中，所述第一結晶層包括以基本上1 1的比 率包含鍺(Ge)和碲(Te)的硫族化合物，并且基于由于能量施加導致的鍺原子的移動，在一 個鍺原子被配位到四個碲原子的第一結晶結構和一個鍺原子被配位到六個碲原子的第二 結晶結構之間可逆地轉變所述第一結晶層的結晶狀態。
16.如權利要求13所述的固態存儲器，其中，所述第二結晶層包括包含銻(Sb)和碲 (Te)作為主要成分的硫族化合物。
17.如權利要求16所述的固態存儲器，其中，所述超晶格疊層具有所述第一結晶層和所述第二結晶層被多次重復地交替層疊的構 造，并且在所述第二結晶層當中，最接近所述第一電極的第二結晶層具有比其他第二結晶層大 的膜厚度。
18.如權利要求13所述的固態存儲器，進一步包括寫入電路，所述寫入電路通過經由所述第一和第二電極使寫入電流流向所述超晶格疊 層，來移動所述第一結晶層的構成原子的位置；以及讀取電路，所述讀取電路經由所述第一和第二電極使讀取電流流向所述超晶格疊層， 而沒有移動所述第一結晶層的構成原子的位置。
19.如權利要求18所述的固態存儲器，其中，所述寫入電路包括設定電路，所述設定電 路使所述第一結晶層從第一結晶結構改變成第二結晶結構；以及重置電路，所述重置電路 使所述第一結晶層從所述第二結晶結構改變成所述第一結晶結構。
20.如權利要求1至3的任何一個所述的固態存儲器，進一步包括電連接到所述第一電 極的切換器件，其中所述切換器件包括具有作為溝道區的硅柱的垂直MOS晶體管，并且 所述硅柱在垂直于半導體基板的主表面的方向上突出。
21.如權利要求1至3的任何一個所述的固態存儲器，進一步包括電連接到所述第一電 極的切換器件，其中所述切換器件包括具有在硅柱中形成的陽極和陰極中的至少一個的二極管，并且 所述硅柱在垂直于半導體基板的主表面的方向上突出。
22.—種數據處理系統，包括 固態存儲器；數據處理器；以及系統總線，所述系統總線將所述固態存儲器連接到所述數據處理器， 其中，包括在所述固態存儲器中的存儲器單元包括 布置到第一方向的第一和第二電極；以及夾在所述第一和第二電極之間的超晶格疊層，所述超晶格疊層具有彼此層疊的多個結 晶層，所述結晶層包括具有相互不同組成的第一和第二結晶層，其中所述超晶格疊層的至少一部分具有與所述第一方向相交的所述第一和第二結晶層的 界面，并且包括在所述超晶格疊層中的所述第一結晶層包括相變材料。
23.一種固態存儲器，包括數據可重寫用戶區；以及缺陷地址存儲電路，所述缺陷地址存儲電路存儲包括在所述用戶區中的缺陷地址， 其中，包括在所述缺陷地址存儲電路中的存儲器單元包括 布置到第一方向的第一和第二電極；以及夾在所述第一和第二電極之間的超晶格疊層，所述超晶格疊層具有彼此層疊的多個結 晶層，所述結晶層包括具有相互不同組成的第一和第二結晶層，其中所述超晶格疊層的至少一部分具有與所述第一方向相交的所述第一和第二結晶層的 界面，并且包括在所述超晶格疊層中的所述第一結晶層包括相變材料。
24. —種數據處理裝置，包括 程序區；以及數據處理電路，所述數據處理電路根據存儲在所述程序區中的程序執行預定操作， 其中，包括在所述程序區中的存儲器單元包括 布置到第一方向的第一和第二電極；以及夾在所述第一和第二電極之間的超晶格疊層，所述超晶格疊層具有彼此層疊的多個結 晶層，所述結晶層包括具有相互不同組成的第一和第二結晶層，其中所述超晶格疊層的至少一部分具有與所述第一方向相交的所述第一和第二結晶層的 界面，并且包括在所述超晶格疊層中的所述第一結晶層包括相變材料。
全文摘要
本發明提供一種固態存儲器、數據處理系統和數據處理裝置。該固態存儲器包括具有其中層疊多個結晶層的超晶格疊層，結晶層包括具有相互不同組成的第一和第二結晶層；在超晶格疊層的層疊方向上在第一表面上提供的下電極；以及在層疊方向上超晶格疊層的第二表面上提供的上電極。包括在超晶格疊層中的第一結晶層由相變化合物制成。根據本發明，在上下電極的對向方向上層疊的超晶格疊層被夾在這些電極之間。因此，當電能經由這些電極被施加到超晶格疊層時，均勻電能夠被施加到超晶格疊層的層疊表面。因此，即使當重復地重寫信息時，電阻的波動也很小，并且結果能夠穩定地讀取數據。
文檔編號H01L45/00GK101924181SQ20101020366
公開日2010年12月22日 申請日期2010年6月11日 優先權日2009年6月11日
發明者吾歷鉆汰·來露保富, 富永淳二, 步尾瑠·本須, 淺野勇, 相澤一雄, 路破人·新富尊 申請人:爾必達存儲器株式會社