專利名稱：半導體封裝打線表面的預氧化處理方法及其預氧化層結構的制作方法
半導體封裝打線表面的預氧化處理方法及其預氧化層結構方法
技術領域：
本發明涉及一種半導體封裝打線表面的預氧化處理方法及其預氧化層結構，特別 是涉及一種在半導體封裝打線工藝中對于導線及/或打線接合表面進行預氧化處理的半 導體封裝打線表面的預氧化處理方法及其預氧化層結構。
背景技術：
現有的半導體封裝制造過程中，通常先取得半導體晶圓并對其進行晶圓測試，通 過測試后的半導體晶圓接著會被切割成數個半導體芯片，而各半導體芯片隨后將被黏固在 導線架(Ieadframe)或基板(substrate)上，以進行打線接合(wire bonding)程序。打線 接合(wire bonding)技術廣泛地應用于半導體芯片與封裝基板或導線架之間的電性連接 上，以半導體芯片與導線架的電性連接為例，當導線架被移送至打線位置后，應用電子影像 處理技術來確定芯片上各個接點以及每一接點所相對應的內引腳上接點的位置，然后做打 線接合的動作，利用極細的導線(小于50微米)將芯片上的接點電性連接到導線架上之內 引腳上。接著，在上述現有的半導體封裝打線工藝之后，再進行一半導體封裝程序，其利用 封膠材料包覆半導體芯片、導線以及導線架或基板的部份表面，其目的是提供一封裝構造 保護半導體芯片，來避免半導體芯片發生外力撞擊、灰塵污染、受潮或氧化等問題，以便利 用封裝構造提升半導體芯片的使用可靠度及延長其使用壽命。請參照圖1A、1B及IC所示，其揭示一種現有的半導體封裝打線工藝中的打線接合 方法的流程示意圖。當進行一芯片10與一導線架20打線接合時，以芯片10上的接點(焊 墊)為第一焊接點11，以導線架20的內引腳上之接點為第二焊接點21。首先，如圖IA所示， 提供一焊針(capillary) 30用以輸出一導線31，以及提供一電子火焰點火桿(electronic flame off wand)(未繪示)用以在導線31的端部形成焊球(未標示)，而后將焊球壓焊在 第一焊接點11上(此稱為第一接合，first bond)。接著，如圖IB所示，依照設計好之路 徑移動焊針30，最后焊針30將導線31壓焊在第二焊接點21上(此稱為第二接合，second bond)。接著，如圖IC所示，以焊針30拉斷在第二焊接點21處的導線31，從而完成一條導 線31的打線接合動作。請參照圖2所示，其揭示一種現有的半導體封裝打線工藝中的封裝方法示意圖。 通過上述圖IA至IC的打線接合方法后，所述導線架20承載固定所述芯片10，并通過多個 導線31電性連結多個所述芯片10的第一焊接點11 (芯片焊墊)及所述導線架20的第二 焊接點21 (內引腳上之接點)，再以封膠材料P進行半導體封裝程序，其完成品如圖2所示。 上述半導體封裝程序使用的封膠材料P多為環氧樹脂材料。然而，在進行所述導線31的打線接合程序之后與進行封裝程序之前后，所述導線 31和所述焊接點11、12(芯片焊墊、內引腳之接點)是被暴露在一般環境中或密封在封膠 材料P中，所述導線31和所述焊接點11、12 (芯片焊墊、內引腳之接點)的表面可能因為空 氣及封膠材料P中的濕氣或鹵素離子導致的腐蝕反應，產生嚴重的缺陷。在進行封裝程序時，所述導線31和所述焊接點11、12的腐蝕缺陷可能嚴重影響所述打線結合部的焊接質量 (quality)，并且使得半導體封裝的良品率降低。即使未導致不良品，但半導體封裝產品出 廠后的使用可靠度與使用壽命仍舊會受到影響。因此，有必要提供一種半導體封裝打線表面的預氧化處理方法及其預氧化層結 構，以解決現有技術所存在的問題。
發明內容本發明的主要目的是提供一種半導體封裝打線表面的預氧化處理方法及其預氧 化層結構，通過提供氧化氣體于打線結合部，使打線結合部上的打線接合表面及/或導線 的表面形成一預氧化層。因此當進行封裝程序時，預氧化層可防止導線及打線接合表面產 生腐蝕現象，因而可減少封裝程序中產生缺陷的風險，以提高打線結合部的焊接質量，并且 可有效提高半導體封裝的良品率。為達上述目的，本發明提供一種半導體封裝打線表面的預氧化處理方法，其用于 半導體封裝打線工藝，其特征在于所述預氧化處理方法包含以下步驟提供一導線及一 打線接合表面，所述導線的一端焊接結合于所述打線接合表面，形成一打線結合部；提供一 氧化氣體于所述打線結合部，使所述打線結合部上的所述打線接合表面及所述導線的其中 至少一個的表面形成一預氧化層；及利用一封膠材料封裝所述導線、所述打線接合表面、所 述預氧化層及所述打線結合部。在本發明的一實施例中，所述氧化氣體選自臭氧。在本發明的一實施例中，在提供所述氧化氣體的步驟中，是在一高溫烘烤室中提 供所述氧化氣體于所述打線結合部，使所述打線接合表面及所述導線兩者的表面皆形成所 述預氧化層。在本發明的一實施例中，在提供所述氧化氣體的步驟中，通過一氧化氣體注入系 統局部供應所述氧化氣體至所述打線接合表面或所述導線，使所述打線接合表面及所述導 線的其中至少一個的表面形成所述預氧化層。在本發明的一實施例中，所述導線的材質選自銅、鋁或銀；及所述打線接合表面的 材質選自銅、鋁或銀。在本發明的一實施例中，所述預氧化層的厚度介于10納米至1000納米之間。為達上述目的，本發明另提供一種半導體封裝打線表面的預氧化層結構，其用于 半導體封裝打線工藝，其特征在于一導線的一端焊接結合于一打線接合表面形成一打線 結合部，所述打線結合部上的所述打線接合表面及所述導線的其中至少一個的表面具有一
預氧化層。在本發明的一實施例中，所述導線的材質選自銅、鋁或銀；及所述打線接合表面的 材質選自銅、鋁或銀。
圖IA IC 現有的半導體封裝打線工藝中的打線接合方法的流程示意圖。圖2 現有的半導體封裝打線工藝中的封裝方法示意圖。圖3A 3C 本發明第一實施例的一種半導體封裝打線表面的預氧化處理方法中的打線接合(第一接合，first bond)示意圖。圖4A 4C 本發明第一實施例的一種半導體封裝打線表面的預氧化處理方法中 的打線接合(第二接合，second bond)示意圖。圖5A 5B 本發明第一實施例的一種半導體封裝打線表面的預氧化處理方法中 的預氧化處理示意圖。圖6A 6B 本發明第一實施例的一種半導體封裝打線表面的預氧化層結構的剖 視圖。圖7 本發明第一實施例的一種半導體封裝打線表面的預氧化處理方法中的封裝 程序示意圖。圖8 本發明第二實施例的一種半導體封裝打線表面的預氧化處理方法中的預氧 化處理示意圖。
具體實施方式為讓本發明上述目的、特征及優點更明顯易懂，下文特舉本發明較佳實施例，并配 合附圖，作詳細說明如下本發明第一實施例提供一種半導體封裝打線表面的預氧化處理方法，其先進行二 道打線接合，再進行預氧化處理，最后進行封裝程序。請參照圖3A至7所示，所述半導體封 裝打線表面的預氧化處理方法包含以下步驟提供一導線40及一打線接合表面50、50’，所 述導線40的一端焊接結合于所述打線接合表面50、50’，形成一打線結合部60、60’ ；提供一 氧化氣體G于所述打線結合部60、60’，使所述打線結合部60、60’上的所述打線接合表面 50,50'及所述導線40的其中至少一個的表面形成一預氧化層S ；以及，利用一封膠材料P 封裝所述導線40、所述打線接合表面50、50’、所述預氧化層S及所述打線結合部60、60’。首先，請參照圖3A、3B及3C所示，其揭示本發明第一實施例的一種半導體封裝打 線表面的預氧化處理方法中的打線接合(第一接合，first bond)示意圖。如圖3A所示， 在本實施例中，所述第一接合動作的打線接合方法首先是提供一焊針30及一鄰接于所述 焊針30的電子點火桿(未繪示)，所述焊針30具有一供線孔(未標示)，以輸出所述導線 40。所述導線40的材質可選自銅(Cu)、鋁(Al)、銀(Ag)或其合金線材等，但不限于此，一 般所述導線40的直徑是大于或等于20微米(μ m)。接著，本發明通過上述焊針30及電子點火桿使所述導線40的一端焊接于所述第 一接合表面50。通過所述焊針30的供線孔輸出所述導線40，所述導線40凸出所述焊針 30的供線孔一長度。另外，所述第一接合表面50例如是一芯片的焊墊，但亦可能為導線架 (Ieadframe)的內引腳或是基板(substrate)電路的接點。在本實施例中，所述第一接合表 面50是一芯片的焊墊，所述焊墊的表面材質例如為鋁，但并不限于此，例如亦可為銅或銀寸。接著，如圖3B所示，本發明通過所述電子點火桿(未繪示)的點火加熱，使所述焊 針30輸出的導線40的端部熔結形成一焊球B，其中所述焊球B的直徑至少大于所述導線 40的最大外徑。最后，如圖3C所示，本發明通過將所述焊針30下壓，使所述導線40的一端，即所 述焊球B焊接于所述第一接合表面50，并形成所述打線結合部60。
請再參照圖4A、4B及4C所示，其揭示本發明第一實施例的一種半導體封裝打線 表面的預氧化處理方法中的打線接合(第二接合，second bond)示意圖，在完成第一實施 例的打線接合制造過程的第一接合動作后，依照設計好之移動路徑，所述焊針30牽引所述 導線40至第二接合的位置，通過另一打線接合方法使所述導線40的另一端焊接于所述第 二接合表面50’，所述第二接合表面50’例如可以是導線架(Ieadframe)的內引腳或基板 (substrate)電路的接點，但亦可能是芯片的焊墊，在本實施例中，所述第二接合表面50’ 是一導線架(Ieadframe)的內引腳。如圖4A、4B及4C所示，所述打線接合制造過程的第二接合的詳細說明如下首先， 如圖4A所示，本發明通過所述焊針30的供線孔繼續輸出所述導線40，并從第一接合的第一 接合表面50 (未繪示)牽引所述導線40，直到所述導線結構40到達所述第二接合表面50’ 上方為止。其中，所述第二接合表面60的材質例如為銅、錫、鎳、鋁、銀或其合金，但并不限 于此。接著，如圖4B所示，本發明通過將所述焊針30下壓，而使所述焊針30的供線孔的 所述導線40 —小段焊接于所述第二接合表面50’。最后，如圖4C所示，本發明通過所述焊針30將所述導線40拉斷，同時保留所述導 線40的接點于所述第二接合表面50’上，如此即可完成打線接合制造過程的第二接合動 作，并形成所述導線40的所述打線結合部60’。請再參照圖5A及5B所示，其揭示本發明第一實施例的一種半導體封裝打線表面 的預氧化處理方法中的預氧化處理示意圖。在完成打線接合制造過程之后(如圖5A)，提供 所述氧化氣體G于所述打線結合部60、60’ (如圖5B)，使所述打線結合部60、60’上的所述 打線接合表面50、50’及所述導線40的其中至少一個的表面形成所述預氧化層S。在本發 明中，所述氧化氣體優選是選自臭氧(ozone gas)，但本發明并不限于此。并且，在提供所述 氧化氣體的步驟中，優選是在一高溫烘烤室中70(如圖5B)中進行，通過高溫可促進所述氧 化氣體G于所述打線結合部60、60’的氧化作用，使所述打線結合部60、60’的所述打線接 合表面50、50’及所述導線40兩者的表面皆形成所述預氧化層S，另外，通過高溫條件而將 打線完成的產品置于空氣中，也可以作為一種加速氧化形成預氧化層的方法。本發明針對所述預氧化層S進一步說明如下請再參照圖6A及6B所示，其揭示本 發明第一實施例的一種半導體封裝打線表面的預氧化層結構的剖視圖。如圖6A所示，其是 經過預氧化處理方法后，在第一打線接合部60上所述導線40與所述打線接合表面50 (例 如芯片的焊墊)的表面產生所述預氧化層S的情形。所述導線40的一端焊接結合于所述 打線接合表面50形成所打線結合部60，所述打線結合部60上的所述打線接合表面50及所 述導線40的其中至少一個的表面具有一預氧化層S。如圖6B所示，其是經過預氧化處理方法后，在第二打線接合部60’上所述導線40 與所述打線接合表面50’(例如導線架的內引腳)的表面產生所述預氧化層S的情形。所 述導線40的一端焊接結合于所述打線接合表面50’形成所打線結合部60’，所述打線結合 部60’上的所述打線接合表面50’及所述導線40的其中至少一個的表面具有一預氧化層 S。其中，所述導線40及/或所述打線接合表面50、50’的材質的材質選自銅(Cu)、鋁 (Al)或銀(Ag)。而所述預氧化層的厚度優選介于10納米至1000納米之間，能具有較佳的保護效果。然而，所述氧化氣體G對于不同金屬材質所造成的氧化的反應順位與反應速率 也不同，其是取決于金屬材質的氧化電位。舉例來說，如圖6A中，在一實施例中，若所述導 線40材質例如為銅，所述打線接合表面50 (芯片的焊墊)例如為鋁，則鋁質的所述打線接 合表面50氧化的速率及程度較銅質的所述導線40為快，此時可能只有鋁質的所述打線接 合表面50氧化形成所述預氧化層S，或者處理時間較久的話，可能所述打線接合表面50及 所述導線40兩者皆氧化形成所述預氧化層S ；又如圖6B中，在另一實施方式中，若所述導 線40材質例如為鋁，所述打線接合表面50’ (導線架的內引腳)例如為銅，則鋁質的所述導 線40氧化的速率及程度較銅質的所述打線接合表面50’為快，此時可能只有鋁質的所述導 線40氧化形成所述預氧化層S，或者處理時間較久的話，可能所述導線40及所述打線接合 表面50’兩者皆氧化形成所述預氧化層S。因此，本發明可通過對供應所述氧化氣體G的參 數控制(如時間或氣體濃度控制)，來控制使所述打線結合部60、60’上的所述打線接合表 面50、50’及/或所述導線40的表面形成所述預氧化層S，或者兩者皆形成所述預氧化層 S。最后，請再參照圖7所示，其揭示本發明第一實施例的一種半導體封裝打線表面 的預氧化處理方法中的封裝程序示意圖。如圖7所示，本發明最后利用一封膠材料P封裝 所述導線40、所述打線接合表面50、50’、所述預氧化層S及所述打線結合部60、60’，如此即 可完成半導體封裝打線工藝。請參照圖8所示，其揭示本發明第二實施例的一種半導體封裝打線表面的預氧化 處理方法中的預氧化處理示意圖，本發明第二實施例的一種半導體封裝打線表面的預氧化 處理方法相似于本發明第一實施例，沿用相同的元件名稱與標號，但其不同之處在于本發 明第二實施例在提供所述氧化氣體G的步驟中，是通過管徑較小的供氣系統將所述氧化氣 體G注入系統局部供應所述氧化氣體G至所述打線接合部60、60’，僅使所述打線接合部 60,60'的其中一個的表面形成所述預氧化層S。或者，透過更精細的供氣系統使所述氧化氣體G能局限于更小的范圍，例如可單 獨針對所述打線結合部60、60’上的所述打線接合表面50、50’或所述導線40的其中一個 的表面送供應所述氧化氣體G以使所述打線接合表面50、50’及所述導線40兩者的其中一 個的表面形成所述預氧化層S。綜上所述，在現有的半導體封裝制造過程中，在進行導線的打線接合程序之后與 進行封裝程序之前，導線和焊接點(芯片焊墊、內引腳之接點)是被暴露在一般環境中其 的表面可能因為空氣或封裝材料中的濕氣及鹵素離子導致的腐蝕反應，產生嚴重的劣化現 象，進而影響所述打線結合部的焊接質量。反觀，如圖3A至圖8所示，本發明的一種半導體 封裝打線表面的預氧化處理方法及其預氧化層結構，通過提供所述氧化氣體G于所述打線 結合部60、60’，使所述打線結合部60、60’上的所述打線接合表面50、50’及所述導線40的 表面形成所述預氧化層S。因此當進行封裝程序時，所述預氧化層S是一致密的氧化層，其 厚度介于10微米至1000微米之間，可防止所述導線40及/或所述打線接合表面50、50’ 的金屬基材接觸外部濕氣及鹵素離子，以避免兩者的金屬基材產生嚴重的劣化現象，因而 能減少封裝程序中產生缺陷的風險，提高打線所述結合部60、60’的焊接質量，并且可有效 提高半導體封裝的良品率。本發明已由上述相關實施例加以描述，然而上述實施例僅為實施本發明的范例。必需指出的是，已公開的實施例并未限制本發明的范圍。相反地，包含于權利要求書的精神 及范圍的修改及均等設置均包括于本發明的范圍內。
權利要求
一種半導體封裝打線表面的預氧化處理方法，其用于半導體封裝打線工藝，其特征在于所述預氧化處理方法包含以下步驟提供一導線及一打線接合表面，所述導線的一端焊接結合于所述打線接合表面，形成一打線結合部；提供一氧化氣體于所述打線結合部，使所述打線結合部上的所述打線接合表面及所述導線的其中至少一個的表面形成一預氧化層；及利用一封膠材料封裝所述導線、所述打線接合表面、所述預氧化層及所述打線結合部。
2.如權利要求1所述的半導體封裝打線表面的預氧化處理方法，其特征在于所述氧 化氣體選自臭氧。
3.如權利要求1所述的半導體封裝打線表面的預氧化處理方法，其特征在于在提供 所述氧化氣體的步驟中，是在一高溫烘烤室中提供所述氧化氣體于所述打線結合部，使所 述打線接合表面及所述導線兩者的表面皆形成所述預氧化層。
4.如權利要求1所述的半導體封裝打線表面的預氧化處理方法，其特征在于在提供 所述氧化氣體的步驟中，通過一氧化氣體注入系統局部供應所述氧化氣體至所述打線接合 表面或所述導線，使所述打線接合表面及所述導線的其中至少一個的表面形成所述預氧化 層。
5.如權利要求1所述的半導體封裝打線表面的預氧化處理方法，其特征在于所述導 線的材質選自銅、鋁或銀；及所述打線接合表面的材質選自銅、鋁或銀。
6.如權利要求1所述的半導體封裝打線表面的預氧化處理方法，其特征在于所述預 氧化層的厚度介于10納米至1000納米之間。
7.一種半導體封裝打線表面的預氧化層結構，其特征在于一導線的一端焊接結合于 一打線接合表面形成一打線結合部，所述打線結合部上的所述打線接合表面及所述導線的 其中至少一個的表面具有一預氧化層。
8.如權利要求7所述的半導體封裝打線表面的預氧化層結構，其特征在于所述導線 的材質選自銅、鋁或銀；及所述打線接合表面的材質選自銅、鋁或銀。
9.如權利要求7所述的半導體封裝打線表面的預氧化層結構，其特征在于所述預氧 化層的厚度介于10納米至1000納米之間。
10.如權利要求7所述的半導體封裝打線表面的預氧化層結構，其特征在于所述打線 接合表面及所述導線兩者的表面皆形成所述預氧化層。
全文摘要
本發明公開一種半導體封裝打線表面的預氧化處理方法及其預氧化層結構，所述預氧化處理方法包含以下步驟提供一導線及一打線接合表面，所述導線的一端焊接結合于所述打線接合表面，形成一打線結合部；提供一氧化氣體于所述打線結合部，使所述打線結合部上的所述打線接合表面及/或所述導線的表面形成一預氧化層；及利用一封膠材料封裝所述導線、所述打線接合表面、所述預氧化層及所述打線結合部。由于所述打線接合表面及/或所述導線的表面具有所述預氧化層，因此當進行封裝程序時，所述預氧化層可防止所述導線及/或打線接合表面進一步產生腐蝕現象，因而可減少封裝程序中產生氧化缺陷的風險，以提高所述打線結合部的焊接質量，并且可有效提高半導體封裝的良品率。
文檔編號H01L21/60GK101894770SQ201010187399
公開日2010年11月24日 申請日期2010年5月28日 優先權日2010年5月28日
發明者呂岱烈, 杜嘉秦, 王德峻 申請人:日月光封裝測試(上海)有限公司