專利名稱：半導體封裝結構與方法
技術領域：
本發明涉及一種半導體元件的封裝方法與結構，且特別是涉及一種可提高良率的半導體元件封裝方法與結構。
背景技術：
現有的半導體加工設備中最基本的加工單位為整片晶片，而整片晶片在加工后， 不可避免地會因加工工藝的缺陷而有部分區域發生電性或結構不良的情況。當這些不良區占晶片總面積的比例過高時，若再以整片晶片進行封裝等后續工藝，不但浪費設備的產能而增加工藝成本，更會降低制成品的良率。
發明內容
有鑒于此，本發明的目的就是在提供一種半導體元件的封裝方法，以提高封裝結構的良率。本發明的再一目的是提供一種半導體封裝結構，其具有良好的封裝效果。本發明提出一種半導體元件的封裝方法，其是先提供承載基底與多個晶片切片， 其中各晶片切片具有有源表面與背面，且各晶片切片的有源表面是與背面相對。而且，各晶片切片的有源表面上已形成有至少一個連接墊。接著，在承載基底上形成粘著層，然后再將各晶片切片的封裝區粘著至此粘著層。其中，相鄰的晶片切片之間具有暴露出部分粘著層的間隙。然后，在各間隙內填入封裝層。再來，在各晶片切片中形成至少一個硅通孔，以暴露出對應的連接墊。之后，在各晶片切片背面形成重布線路層，以填入這些硅通孔中而與對應的連接墊電性連接。最后再進行切割工藝，以自各間隙處切割封裝層、粘著層及承載基底， 以形成多個半導體封裝結構。在本發明的實施例中，在進行上述的切割工藝前，還包括先在這些晶片切片的背面形成保護層，以覆蓋這些重布線路層。其中，此保護層具有多個開口，分別暴露出對應的重布線路層的一部分。之后，形成多個焊球填入這些開口內，以使這些焊球分別與對應的重布線路層電性連接。在本發明的實施例中，在形成上述硅通孔之后及形成上述重布線路層之前，還包括先在晶片切片的背面上形成填入硅通孔內的介電層，然后再移除位于硅通孔內的部分介電層，以暴露出連接墊。在本發明的實施例中，提供上述晶片切片的方法包括先提供晶片，再對此晶片進行電性測試，以得知晶片的可用區。然后，將此晶片的這些可用區切割下來而獲得晶片切片。在本發明的實施例中，形成上述硅通孔之前，還包括先薄化這些晶片切片。在本發明的實施例中，將上述封裝層填入間隙中的方法包括點膠。在本發明的實施例中，在填入上述這些封裝層之后，還包括對這些封裝層進行研磨及拋光工藝，以移除各封裝層突出于各晶片切片的背面的部分。
本發明提出一種半導體封裝結構，包括承載基底、芯片、粘著層以及封裝層。其中， 承載基底具有第一表面，且第一表面具有配置區與封裝區，而封裝區是圍繞在配置區周圍。 芯片是配置于承載基底的配置區上方。粘著層是跨置于配置區與封裝區上而位于芯片與承載基底之間。封裝層是配置于粘著層上，并對應該封裝區而圍繞芯片。在本發明的實施例中，上述的半導體封裝結構還包括重布線路層，且上述芯片具有有源表面、背面以及至少一個硅通孔。其中，有源表面上已形成有至少一個連接墊，而硅通孔是自背面貫通至有源表面而暴露出此連接墊。重布線路層則是配置于芯片的背面，并填入硅通孔而與連接墊電性連接。在本發明的實施例中，上述的芯片的有源表面上更形成有半導體元件，且上述粘著層圍繞半導體元件而配置。在本發明的實施例中，上述的半導體封裝結構還包括介電層，配置于重布線路層與芯片之間。在本發明的實施例中，上述的半導體封裝結構還包括保護層與至少一個焊球，其中保護層是配置于重布線路層上，并具有至少一個暴露出部分的重布線路層的開口。焊球則是配置于保護層上，并填入開口內而與重布線路層電性連接。在本發明的實施例中，上述的半導體元件例如是彩色濾光片陣列。在另一實施例中，上述的半導體元件更可以包括微透鏡陣列，配置于彩色濾光片陣列與芯片之間。在本發明的實施例中，上述的承載基底的材料可以是透明材料。在本發明的實施例中，上述的封裝層的材料可以是熱固化材料。本發明是將多個晶片切片粘著于承載基底上，再對此承載基底上的晶片切片進行后續工藝。由于這些晶片切片均為原晶片上的可用區，因此本發明僅對這些晶片切片進行封裝工藝不但可以節省工藝成本，更可以提高半導體元件的整體良率。為讓本發明的上述和其他目的、特征和優點能更明顯易懂，下文特舉優選實施例， 并配合附圖，作詳細說明如下。
圖IA至圖IG為本發明的實施例中半導體結構在封裝工藝中的剖面示意圖。圖2為本發明的實施例中提供晶片切片的步驟流程圖。附圖標記說明100 半導體封裝結構110:晶片切片IlOa:芯片112:有源表面114:背面116:連接墊117:硅通孔118:半導體元件120 承載基底121 配置區
122 第一表面123 封裝區124 第二表面130 粘著層140 封裝層150 重布線路層160:介電層170 保護層172:開口180 焊球G:間隙S210 S230 步驟
具體實施例方式圖IA至圖IG為本發明的實施例中半導體元件在封裝工藝中的剖面示意圖。請參照圖1A，首先提供多個晶片切片110。各晶片切片110分別具有彼此相對的有源表面112 與背面114，其中有源表面112上已形成有至少一個連接墊116。具體來說，連接墊116與形成在晶片切片110的有源表面112上的線路(圖未示)電性連接。除此之外，晶片切片 110的有源表面112上已形成有至少一個半導體元件118，其是通過線路與連接墊116而與外部電路電性連接。在本實施例中，半導體元件118例如是微透鏡陣列(micro lensarray) 及彩色濾光片(color filter)陣列，但本發明不以此為限。詳細來說，如圖2的步驟S210所述，本實施例是先提供至少一片晶片，然后再如步驟S220所述，對晶片分區進行電性測試，以得知晶片的可用區。之后，如步驟S230所述，將晶片的可用區切割下來，因而獲得圖IA的晶片切片110。值得一提的是，本發明并不限定這些晶片切片110的形狀。請參照圖1B，提供承載基底120，其具有彼此相對的第一表面122與第二表面124。 接著，在承載基底120的第一表面122上形成粘著層130。承載基底120例如是由透明材料 (如玻璃)制成。而且，本實施例的承載基底120的外型輪廓例如與一般晶片相同，以與現有機臺設備相符，但不以此為限。粘著層130則例如是由熱固化材料所制成，且其例如圍繞半導體元件118而配置。請參照圖1C，將各晶片切片110的有源表面112粘著至粘著層130。具體來說，這些晶片切片110例如是從不同晶片上切割下來，再排列于承載基底120的第一表面122上， 并通過粘著層130固定于承載基底120的第一表面122上。其中，這些晶片切片110彼此間隔間隙G排列，而間隙G暴露出部分的粘著層130。請參照圖1D，在各間隙G內填入封裝層140。具體來說，封裝層140例如由粘著材料所構成，且其可以與粘著層130相同，也可以不相同。在本實施例中，封裝層140例如與粘著層130同為由熱固化材料所制成。而且，封裝層140例如以點膠的方式填入間隙G內。特別的是，本實施例在將封裝層140填入間隙G內之后，接著會進行研磨(grind) 及拋光(polish)工藝，以移除封裝層140突出于晶片切片110的背面114的部分，也就是使封裝層140與晶片切片110的背面114共平面，以利于后續膜層的形成。請參照圖1E，分別在各晶片切片110中形成硅通孔(through silicon via, TSV) 127，其是自晶片切片110的背面114貫穿至有源表面112而暴露出連接墊116。然后， 在各晶片切片110的背面114形成重布線路層150，以使其填入硅通孔127內而與連接墊 116電性連接。值得注意的是，本實施例是在形成重布線路層150之前，先在這些晶片切片110的背面114形成介電層160，以填入硅通孔127內并覆蓋其側壁。之后，再移除位在硅通孔內的部分介電層160，以暴露出連接墊116。而后續所形成的重布線路層150即是位于介電層 160上，以與晶片切片110電性絕緣。請參照圖1F，為保護重布線路層150，避免其在后續工藝中受損，本實施例還包括在重布線路層150上形成保護層170，且保護層170具有多個開口 172，分別暴露出各晶片切片110的背面114上的部分重布線路層150。然后，再形成多個焊球180以分別填入各開口 172內，使其與重布線路層150電性連接。配置于各晶片切片110的有源區111內的半導體元件118即是通過焊球180而與外部電路電性連接。請參照圖1G，進行切割工藝，以自各封裝層140切割至承載基底120的第二表面 124，以形成多個芯片IlOa的半導體封裝結構100。值得注意的是，在進行切割工藝后，各半導體封裝結構100的芯片IlOa周圍均留有封裝層140，因而能夠防止芯片IlOa在后續工藝中因水氣滲入而受損。為使熟習此技藝者更加了解本發明，以下將舉實施例說明以上述方法所制成的半導體封裝結構。請參照圖1G，半導體元件結構100包括芯片110a、承載基底120、粘著層130以及封裝層140。其中，承載基底120的第一表面122具有配置區121與封裝區123，且封裝區 123是圍繞在配置區121周圍。在本實施例中，承載基底120例如是由透明材料所構成，且其外型輪廓可設計為與現有機臺相符的圓形，但本發明不限于此。承上所述，芯片IlOa配置在承載基底120上方，并具有有源表面112、背面114及至少一個硅通孔117。有源表面112與背面114彼此相對，并面向承載基底120。而且，有源表面112上已形成有至少一個連接墊116，且本實施例的有源表面112上業已形成有半導體元件118。舉例來說，半導體元件118可以包括微透鏡陣列及彩色濾光片陣列，且微透鏡陣列是配置于彩色濾光片陣列與晶片切片110的有源表面112間。請繼續參照圖1G，硅通孔117是自芯片IlOa的背面114貫穿至有源表面112，而暴露出連接墊116。而且，本實施例的半導體封裝結構100還可以包括重布線路層150，配置在芯片IlOa的背面114，并填入硅通孔117而與連接墊116電性連接。值得注意的是，重布線路層150與芯片IlOa之間更配置有介電層160，以使重布線路層150與芯片IlOa電性絕緣。粘著層130是跨置承載基底120的配置區121與封裝區123上，并位于芯片IlOa 與承載基底120之間。在本實施例中，粘著層130例如是由熱固化材料所制成，且其例如是圍繞半導體元件118而配置。封裝層140則是配置在粘著層130上并對應至承載基底120 的封裝區123，以環繞芯片110a，以防止外界水氣滲入芯片110a。具體來說，封裝層140例如是由粘膠材料所構成，且封裝層140的材料可與粘著層130的材料相同或相似。在本實施例中，封裝層140例如是由熱固化材料所構成。此外，本實施例的半導體封裝結構100還包括保護層170與至少一個焊球180，其中保護層170配置于重布線路層150上，并具有至少一個開口 172，以暴露出部分的重布線路層150。焊球則是配置于保護層170上，并填入開口 172而與重布線路層150電性連接。 由此可知，配置于芯片IlOa的有源表面112上的半導體元件118是通過連接墊116與重布線路層150電性連接，再通過焊球180而與外部電路電性連接。綜上所述，本發明是先將多片晶片的可用區切割下來，然后再將這些晶片切片粘著于承載基底上，其中承載基底的尺寸及形狀可依實際需求設計為與現有晶片封裝機臺相符的圓形承載基底。也就是說，無論這些晶片切片是由8英寸或12英寸晶片上切割下來， 均可先將其粘著于同一承載基底上，再利用現有的封裝機臺對此承載基底上的晶片切片進行后續工藝。由于這些晶片切片均為原晶片上的可用區，本發明僅對這些晶片切片進行封裝工藝不但可以節省工藝成本，更可以提高半導體元件的整體良率。而且，在本發明的半導體封裝結構中，芯片是被封裝層所圍繞，因而可防止外界水氣滲入其中而受損，更可以避免芯片在后續工藝中因遭受外力而產生裂紋。雖然本發明已以優選實施例披露如上，然其并非用以限定本發明，任何本領域一般技術人員，在不脫離本發明的精神和范圍內，當可作些許的更動與潤飾，因此本發明的保護范圍當視所附的權利要求所界定為準。
權利要求
1.一種半導體元件的封裝方法，包括提供承載基底及多個晶片切片，其中該承載基底具有彼此相對的第一表面與第二表面，各該晶片切片具有有源表面與背面，其中該有源表面與該背面相對，且該有源表面上已形成有至少一連接墊；于該承載基底的該第一表面上形成粘著層；將各該晶片切片粘著至該粘著層，其中相鄰的該多個晶片切片之間具有間隙，暴露出部分的該粘著層；于各該間隙內填入封裝層；于各該晶片切片中形成至少一硅通孔，以暴露出該多個連接墊； 分別于各該晶片切片的該背面上形成重布線路層，以填入該多個硅通孔中而與對應的該連接墊電性連接；以及進行切割工藝，以自各該封裝層切割至該承載基底的該第二表面，而形成多個半導體封裝結構。
2.如權利要求1所述的半導體元件的封裝方法，其中在進行該切割工藝之前，還包括 在該多個晶片切片的該多個背面形成保護層，以覆蓋該多個重布線路層，且該保護層具有多個開口，暴露出各該重布線路層的一部分；以及形成多個焊球填入該多個開口內，以使該多個焊球分別與對應的該重布線路層電性連接。
3.如權利要求1所述的半導體元件的封裝方法，其中在形成該多個硅通孔后及形成該多個重布線路層之前，還包括于該多個晶片切片的背面上形成介電層，其中該介電層填入該多個硅通孔內；以及移除位于該多個硅通孔內的部分該介電層，以暴露出該多個連接墊。
4.如權利要求1所述的半導體元件的封裝方法，其中提供該多個晶片切片的方法包括提供晶片；對該晶片進行電性測試，以得知該晶片的多個可用區；以及將該晶片的該多個可用區切割下來，而獲得該多個晶片切片。
5.如權利要求1所述的半導體元件的封裝方法，其中在形成該硅通孔之前，還包括薄化該多個晶片切片。
6.如權利要求1所述的半導體元件的封裝方法，其中填入該多個封裝層的方法包括點膠。
7.如權利要求6所述的半導體元件的封裝方法，其中在填入該多個封裝層之后，還包括對該多個封裝層進行研磨及拋光工藝，以移除各該封裝層突出于各該晶片切片的該背面的部分。
8.一種半導體封裝結構，包括承載基底，具有第一表面，且該第一表面具有配置區與封裝區，其中該封裝區圍繞該配置區；芯片，配置于該承載基底的該配置區上方；粘著層，跨置于該配置區與該封裝區上而位于該芯片與該承載基底之間；以及封裝層，配置于該粘著層上并對應該封裝區而圍繞該芯片。
9.如權利要求8所述的半導體封裝結構，還包括重布線路層，且該芯片具有有源表面、 背面以及至少一硅通孔，該有源表面上已形成有至少一連接墊，該硅通孔是自該背面貫通至該有源表面而暴露出該連接墊，其中該重布線路層配置于該芯片的該背面，并填入該硅通孔而與該連接墊電性連接。
10.如權利要求9所述的半導體封裝結構，其中該芯片的該有源表面上更形成有半導體元件，且該粘著層圍繞該半導體元件。
11.如權利要求9所述的半導體封裝結構，還包括介電層，配置于該重布線路層與該芯片之間。
12.如權利要求9所述的半導體封裝結構，還包括保護層，配置于該重布線路層上，且該保護層具有至少一開口，暴露出部分的該重布線路層；以及至少一焊球，配置于該保護層上，并填入該開口內而與該重布線路層電性連接。
13.如權利要求9所述的半導體封裝結構，其中該半導體元件包括彩色濾光片陣列。
14.如權利要求13所述的半導體封裝結構，其中該半導體元件還包括微透鏡陣列，配置于該彩色濾光片陣列與該芯片之間。
15.如權利要求8所述的半導體封裝結構，其中該承載基底的材料包括透明材料。
16.如權利要求8所述的半導體封裝結構，其中該封裝層的材料包括熱固化材料。
全文摘要
本發明公開了一種半導體封裝結構與方法，此方法是利用粘著層將多個晶片切片粘著至承載基底的第一表面上。其中，相鄰的晶片切片之間具有暴露出部分粘著層的間隙。然后，在各間隙內填入封裝層。再來，在各晶片切片中形成至少一個硅通孔，以暴露出配置在晶片切片的有源表面上的連接墊。之后，在各晶片切片背面形成重布線路層，以填入這些硅通孔中而與對應的連接墊電性連接。最后再進行切割工藝，以自各封裝層切割至承載基底與第一表面相對的第二表面，以形成多個半導體封裝結構。本發明的半導體封裝方法不但可以節省工藝成本，更可以提高半導體元件的整體良率。而且，本發明的半導體封裝結構可防止外界水氣滲入其中而受損。
文檔編號H01L21/58GK102254834SQ201010183029
公開日2011年11月23日 申請日期2010年5月18日 優先權日2010年5月18日
發明者張文雄 申請人:宏寶科技股份有限公司