專利名稱：深溝槽功率半導體場效應晶體管的制作方法
技術領域：
本發明涉及一種縱向金屬氧化物半導體場效應晶體管(Vertical M0SFET)，具體 地來說涉及一種深溝槽功率M0SFET。
背景技術：
在功率電子領域中，功率M0SFET被廣泛應用在開關器件結構中。為了讓開關器件 的功能得到良好的發揮，功率M0SFET需要滿足兩個要求1、當器件處于導通狀態，能擁有 非常低的導通電阻，最小化器件本身的功率損耗；2、當器件處于關斷狀態，能擁有足夠高的 反向擊穿電壓。Yung C.Liang提出一種在低壓范圍內替代超結(SuperJunction)的新型器 件，稱為斜形側氧調制(Gradient Oxide-Bypassed，縮寫為GOB)結構器件(Yn Chen, Yung C.Liang and G. S. Samudra :IEEE Transactions on Power Electronics22(4)2007)。GOB 結構將在超結中很難實現的雜質濃度匹配問題，轉換為容易控制的氧化層厚度上。G0B的觀念是在器件的垂直方向上，利用側氧調制結構對器件漂移區的電場進行 橫向調制，令漂移區中的電場能夠得到近似一致分布，因此擊穿電壓得到了較大的提高，并 且漂移區的摻雜濃度可以增大，并且近似于超結中漂移區濃度，從而降低器件導通狀態下 的導通電阻。但G0B結構的側氧結構所占面積較大，且在器件開啟狀態下對器件的電流導 通沒有貢獻，直接限制了器件性能的發揮。圖1給出了一種已有的GOB UM0S晶體管的結構，包括漏區101、氧化層102、溝道 區103、柵電極104、源電極105、漂移區106。
發明內容
本發明的目的在于提供一種具有很強的可實施性，更易滿足功率電子系統的應用 要求的深溝槽功率半導體場效應晶體管。本發明的目的是這樣實現的包括漏區201、氧化層202、溝道區203、柵電極204、源電極205、n+層206、分裂電 極207、漂移區208 ；在n型漂移區的兩側設置有n+層206，且分裂電極207上方的源電極 205和柵電極204在橫向上交替排列。分裂電極(207)可以為單個長柱結構，可以為階梯型結構，也可為下窄上寬得楔 形結構，或者其它對M0SFET漂移區電場調制效果明顯的極板結構。本發明的深溝槽功率M0SFET，可通過優化設計漂移區208中n+層206的摻雜濃度 及結構尺寸，分裂電極207上方的柵電極205的結構尺寸。漂移區208上方的柵電極204 與分裂電極207上方的柵電極204，溝道區203 —同構成雙溝道結構，增大了 M0SFET器件正 向導通時的漏源電流密度，并且避免了漏源電流在溝道中分布過于集中的現象，增強了器 件的穩定性。在M0SFET器件在正向導通時，漂移區208的兩側的n+層206近似于載流子 積累層，降低了器件的漂移區208的導通電阻。顧及到器件的寄生電容效應，因此分裂電極 207上方的源電極205和柵電極204在橫向上交替排列。
本發明通過在n型漂移區中加入n+層，分裂電極上方的源電極和柵電極在橫向上 交替排列，在不犧牲器件耐壓的前提下，同時兼顧降低漏-源導通電阻的要求。本發明與常 規M0SFET工藝兼容，具有很強的可實施性，更易滿足功率電子系統的應用要求。
圖1是一種已有的GOB UM0S晶體管結構示意圖；圖2是本發明的深溝槽功率M0SFET結構示意圖；圖3是本發明的深溝槽功率M0SFET正向導通電流分布示意圖。
具體實施例方式下面結合附圖舉例對本發明做更詳細地描述參照圖2，本發明的深溝槽功率M0SFET。包括漏區201、氧化層202、溝道區203、柵 電極204、源電極205、n+層206、分裂電極207、漂移區208。其特征在于n型漂移區的兩側 加入了 n+層，且分裂電極207上方的源電極205和柵電極204在橫向上交替排列。根據器 件具體導通特性、擊穿特性的要求，確定n+層206、源電極205與分裂電極207之間的氧化 層202的厚度、柵電極204與分裂電極207之間的氧化層202的厚度、以及分裂電極20)等 結構參數。本發明的器件在反向關斷時，分裂電極207結構對器件漂移區的電場分布進行了 調制，令漂移區內部場強近似分布一致；在正向導通的情況下，漂移區208上方的柵電極 204與分裂電極207上方的柵電極204，溝道區203 —同構成雙溝道結構，如圖3所示，該結 構增大了 M0SFET器件正向導通時的漏源電流密度，并且避免了漏源電流在溝道中分布過 于集中的現象，增強了器件的穩定性。顧及到器件的寄生電容效應，因此分裂電極207上方 的源電極205和柵電極204在橫向上交替排列。漂移區208的兩側的n+層206近似于載 流子積累層，并且n+層206的濃度和厚度直接影響到器件的導通電阻以及漂移區208邊緣 處的臨界擊穿場強，因此適當的n+層206結構參數可以在保證擊穿電壓的基礎上，降低器 件的特征導通電阻。上述為本發明特舉之實施例，并非用以限定本發明。本發明提供的深溝槽功率 M0SFET結構同樣適用于低高壓二極管、VDMOS、IGBT、GTO、GCT等縱向功率半導體器件以及 它們的變體。在不脫離本發明的實質和范圍內，可做些許的調整和優化，本發明的保護范圍 以權利要求為準。
權利要求
一種深溝槽功率半導體場效應晶體管，包括漏區(201)、氧化層(202)、溝道區(203)、柵電極(204)、源電極(205)、n+層(206)、分裂電極(207)、漂移區(208)；其特征是所述漂移區為n型漂移區，在n型漂移區的兩側設置有n+層(206)，且分裂電極(207)上方的源電極(205)和柵電極(204)在橫向上交替排列。
2.根據權利要求1所述的深溝槽功率半導體場效應晶體管，其特征是所述分裂電極 (207)為單個長柱結構。
3.根據權利要求1所述的深溝槽功率半導體場效應晶體管，其特征是所述分裂電極 (207)為階梯型結構。
4.根據權利要求1所述的深溝槽功率半導體場效應晶體管，其特征是所述分裂電極 (207)為下窄上寬得楔形結構。
全文摘要
本發明提供的是一種深溝槽功率半導體場效應晶體管。包括漏區(201)、氧化層(202)、溝道區(203)、柵電極(204)、源電極(205)、n+層(206)、分裂電極(207)、漂移區(208)；所述漂移區為n型漂移區，在n型漂移區的兩側設置有n+層(206)，且分裂電極(207)上方的源電極(205)和柵電極(204)在橫向上交替排列。本發明通過在n型漂移區中加入n+層，分裂電極上方的源電極和柵電極在橫向上交替排列，在不犧牲器件耐壓的前提下，同時兼顧降低漏-源導通電阻的要求。本發明與常規MOSFET工藝兼容，具有很強的可實施性，更易滿足功率電子系統的應用要求。
文檔編號H01L29/423GK101859797SQ201010179760
公開日2010年10月13日 申請日期2010年5月24日 優先權日2010年5月24日
發明者焦文利, 王穎, 胡海帆, 趙旦峰 申請人:哈爾濱工程大學