場效應晶體管的制作方法

專利名稱：場效應晶體管的制作方法
技術領域：
本發明涉及一種場效應晶體管，并且特別地，涉及用于在等于或者高于微波帶的 射頻區域中使用的場效應晶體管。
背景技術：
用于實現大容量和高速傳輸的下一代移動通信系統(S卩，LTE 長期演進)的主要 器件之一是被用于移動通信基站的功率放大器的晶體管。要求此種晶體管擁有用于減少器 件的功率消耗和尺寸的高效率特性。此種晶體管的一種類型是其中使用諸如GaN的氮化物半導體的場效應晶體管 (FET)。是寬帶隙半導體的GaN展示出高飽和的電子速度和電介質擊穿電壓。此外，由于 AlGaN/GaN異質結結構能夠實現高的電子面密度，所以期待GaN用作用于實現高壓和高輸 出操作的射頻晶體管的材料。能夠實現高壓操作的采用GaN的場效應晶體管能夠減少阻抗 變換電路損失，并且高效率地進行操作。最近，已經付諸于實踐作為用于移動通信基站的場效應晶體管的是具有異質結結 構的場效應晶體管，其中GaN基材料被布置在具有高熱導率的SiC襯底上。半絕緣SiC襯 底當前是極其的昂貴并且因此不能夠滿足減少成本的需要。因此，為了實現成本和性能之 間的好的平衡，目前也在研究使用高電阻率硅襯底的GaN基場效應晶體管。圖8示出在美國專利申請公開No. 2007/0272957中公布的場效應晶體管。圖8 中所示的場效應晶體管包括高電阻率硅襯底120，其電阻率等于大于100 Ω · cm ；AlGaN層 122 ；GaN 層 112a ；Ala26Ga0.74N 層 112b ；GaN 層 112c ；源電極 114 ；漏電極 116 ；柵電極 118， 該柵電極118被提供在源電極114和漏電極116之間；SiN膜128 ；源極場板129，該源極場 板129被形成在SiN膜128上；以及保護膜124。根據美國專利申請公開No. 2007/0272957 中公布的場效應晶體管能夠通過使用高電阻率硅襯底減少與襯底有關的RF損失，并且還 能夠通過省掉昂貴的半絕緣SiC襯底減少制造成本。

發明內容
圖5A示出場效應晶體管。圖5A中所示的場效應晶體管包括硅襯底1、溝道層2、 二維電子氣(2DEG)層3、阻擋層4、源電極5、漏電極6、柵電極7、源極場板10、以及保護膜 8。在圖5A中所示的場效應晶體管中，由于在漏極和源極之間出現電阻Rdp和電容Cdp導 致出現損失，如圖5B中所示。圖5C示出由于漏源極寄生電阻導致的損失與圖5A中所示的 場效應晶體管的襯底的電阻率之間的關系。如圖5C中所示，Cdp的值越大，場效應晶體管的 損失就越大。還能夠看出當硅襯底的電阻率Rdp在0.1至100 ( Ω -cm)的范圍內時損失較大。根據美國專利申請公開No. 2007/0272957的場效應晶體管采用高電阻率硅襯底(即， 具有大的Rdp值的襯底)并且，因此，場效應晶體管能夠減少其損失。圖6示出硅襯底的溫度和電阻率之間的關系。如圖6中所示，對于高電阻率硅襯 底(例如，其摻雜濃度是IO14CnT3的Si)，隨著硅襯底的溫度增加其電阻率(P )很大地變化。 尤其地，當硅襯底的溫度超過200°C時電阻率快速地減少。因此，當使用高電阻率硅襯底構造場效應晶體管時，以在美國專利申請公開 No. 2007/0272957中公開的場效應晶體管中能夠看到的方式，超過200°C的硅襯底的溫度 快速地減少硅襯底的電阻率。在這樣的情況下，如圖5C中所示，硅襯底的電阻率Rdp在0. 1 至100(Ω - cm)的范圍內，導致由于漏源極寄生電阻引起的損失增加并且大大減少場效應 晶體管的效率。因此，現在已經發現，以在根據美國專利申請公開No. 2007/0272957的場效 應晶體管中能夠看到的方式采用高電阻率硅襯底，不能夠獲得能夠在寬的溫度范圍內高效 率地進行操作的場效應晶體管。本發明的第一示例性方面是場效應晶體管，該場效應晶體管包括硅襯底，該硅襯 底具有不大于0. 02 Ω · cm的電阻率；溝道層，該溝道層被形成在硅襯底上并且具有至少 5ym的厚度；阻擋層，該阻擋層被形成在溝道層上并且給溝道層提供電子；二維電子氣層， 由溝道層和阻擋層之間的異質結形成該二維電子氣層；源電極和漏電極，該源電極和漏電 極均與阻擋層形成歐姆接觸；以及柵電極，該柵電極被形成在源電極和漏電極之間，并且與 阻擋層形成肖特基勢壘結。本發明的第二示例性方面是場效應晶體管，該場效應晶體管包括硅襯底，該硅襯 底具有不大于0. 02 Ω · cm的電阻率；溝道層，該溝道層被形成在硅襯底上并且具有至少 5ym的厚度；阻擋層，該阻擋層被形成在溝道層上并且給溝道層提供電子；二維電子氣層， 由溝道層和阻擋層之間的異質結形成該二維電子氣層；帽層，該帽層被形成在阻擋層上； 源電極和漏電極，該源電極和漏電極均與帽層形成歐姆接觸；以及柵電極，該柵電極被形成 在源電極和漏電極之間，并且與帽層形成肖特基勢壘結。根據本發明的場效應晶體管采用其電阻率等于或者小于0. 02 Ω 的硅襯底。因 此，即使硅襯底的溫度超過200°C時，硅襯底的電阻率沒有快速地減少。因此，本發明能夠提 供場效應晶體管，該場效應晶體管能夠在寬的溫度范圍內高效率地進行操作。此外，由于根 據本發明的場效應晶體管將溝道層的厚度定義為等于或者大于5 μ m，所以能夠減少在漏極 和源極之間出現的電容值Cdp。因此，能夠提高場效應晶體管的效率。根據本發明，能夠提供能夠在寬的溫度范圍內高效率地進行操作的場效應晶體 管。


結合附圖，根據某些示例性實施例的以下描述，以上和其它示例性方面、優點和特 征將更加明顯，其中圖1是根據第一示例性實施例的場效應晶體管的橫截面圖；圖2是根據第二示例性實施例的場效應晶體管的橫截面圖；圖3是根據第二示例性實施例的場效應晶體管的輸出密度和漏極效率之間的關 系；
圖4是根據第二示例性實施例的場效應晶體管的漏極效率和溝道溫度(Tch)之間 的關系；圖5A是根據第二示例性實施例的場效應晶體管的橫截面圖；圖5B是根據第二示例性實施例的場效應晶體管的等效電路；圖5C是根據第二示例性實施例的場效應晶體管的RF損失和電阻率Rdp之間的關 系；圖6是硅襯底的溫度和電阻率之間的關系；圖7是使用根據本發明的場效應晶體管構造的微波功率放大器；以及圖8是在美國專利申請公開No. 2007/0272957中公布的場效應晶體管。
具體實施例方式[第一示例性實施例]在下文中，參考附圖，解釋本發明的示例性實施例。圖1是根據本示例性實施例的場效應晶體管的橫截面圖。如圖1中所示，根據本 示例性實施例的場效應晶體管包括硅襯底1 ；溝道層2，該溝道層2被形成在硅襯底1上并 且具有等于或者大于5 μ m的厚度；阻擋層4，該阻擋層4被形成在溝道層2上并且給溝道 層2提供電子；二維電子氣(2DEG)層3，通過溝道層2和阻擋層4之間的異質結形成該二 維電子氣(2DEG)層3 ；源電極5和漏電極6，該源電極5和漏電極6均與阻擋層4的形成歐 姆接觸；以及柵電極7，該柵電極7被形成在源電極5和漏電極6之間并且與阻擋層4形成 肖特基勢壘結。硅襯底1是其電阻率等于或者大于0.001 Ω ··· !!并且等于或者小于0.02 Ω -cm 的襯底。例如，可以使用i-GaN作為形成在硅襯底1上的溝道層2。注意，溝道層2不必須 僅包括i-GaN，并且可以包括i-Al(Ga)N、i-In(Ga)N等等，以成為多層結構。例如，溝道層2 的厚度應等于或者大于5 μ m并且等于或者小于10 μ m。注意，如果能夠控制在器件制造工 藝中作為問題出現的晶圓翹曲，那么厚度的上限能夠被提高。另外，溝道層2的厚度應是能 夠減少場效應晶體管的漏極和源極之間出現的寄生電容Cdp (參見圖5A)的值。例如，可以 使用i_AlxGai_xN(X = 0. 1至0. 3)作為形成在溝道層2上的阻擋層4。例如，阻擋層4的厚 度可以是15至35nm。阻擋層4給溝道層2提供電子。通過溝道層2與阻擋層4之間的異 質結，二維電子氣(2DEG)層3被形成在溝道層2和阻擋層4之間的界面處。溝道層2和阻 擋層4外延生長在硅襯底1上。在阻擋層4上，形成均與阻擋層4形成歐姆接觸的源電極5和漏電極6。電子經由 二維電子氣層3從源電極5流到漏電極6。例如，通過Ti/Al、Ti/Pt/Au等等能夠形成源電 極5和漏電極6。在位于阻擋層4上的源電極5和漏電極6之間，形成與阻擋層4形成肖特 基勢壘結的柵電極7。例如，能夠使用MAu形成柵電極7。注意，在前述說明中提及的用于構造根據本示例性實施例的場效應晶體管的材料 和厚度值僅僅是示例性材料和值，并且可以適當地對它們進行更改只要能夠構造異質結場 效應晶體管(HJFET)。根據本示例性實施例的場效應晶體管采用其電阻率等于或者小于0. 02 Ω · cm的 硅襯底。因此，即使當硅襯底的溫度超過200°C時，硅襯底的電阻率沒有快速地減少。因此，本發明能夠提供能夠在寬的溫度范圍內高效率地進行操作的場效應晶體管。此外，由于根 據本示例性實施例的場效應晶體管將溝道層的厚度限定為等于或者大于5 μ m，所以能夠減 少在漏極和源極之間出現的電容值Cdp，從而能夠提高場效應晶體管的效率。[第二示例性實施例]接下來，解釋根據第二示例性實施例的場效應晶體管。圖2是用于描述根據第二示例性實施例的場效應晶體管的圖。如圖2中所示，根據 本示例性實施例的場效應晶體管包括硅襯底1 ；溝道層2，該溝道層2被形成在硅襯底1上； 阻擋層4，該阻擋層4被形成在溝道層2上并且給溝道層2提供電子；二維電子氣(2DEG)層 3，通過溝道層2和阻擋層4之間的異質結形成該二維電子氣(2DEG)層3 ；帽層9，該帽層9 被形成在阻擋層4上；源電極5和漏電極6，該源電極5和漏電極6均與帽層9形成歐姆接 觸；柵電極7，柵電極7被形成在源電極5和漏電極6之間并且具有與帽層9形成肖特基勢 壘結的柵極場板電極11 ；保護膜8 ；以及源極場板電極10，該源極場板電極10被形成在保 護膜8上。硅襯底1是其電阻率等于或者大于0.001 Ω · cm并且等于或者小于0.02 Ω · cm 的襯底。例如，作為被形成在硅襯底1上的溝道層2，可以使用i-GaN。注意，溝道層2沒有 必要僅包括i-GaN，并且它可以包括i-Al (Ga) N、i-In (Ga) N等等，以成為多層結構。例如，溝 道層2的厚度應等于或者大于5 μ m并且等于或者小于10 μ m。注意，只要能夠控制作為器 件制造工藝中的問題出現的晶片翹曲，能夠提高厚度的上限。另外，溝道層2的厚度應是能 夠減少在場效應晶體管的漏極和源極之間出現的寄生電容Cdp (參見圖5A)的值。例如，作 為被形成在溝道層2上的阻擋層4，可以使用i-AlxGai_xN(x = 0. 1至0. 3)。例如，阻擋層4 的厚度可以是15至35nm。阻擋層4給溝道層2提供電子。通過溝道層2和阻擋層4之間 的異質結，二維電子氣層(2DEG) 3被形成在溝道層2和阻擋層4之間的界面處。例如，作為 被形成在阻擋層4上的帽層9，可以使用i-GaN。在硅襯底1上外延地生長溝道層2、阻擋層 4、以及帽層9。在帽層9上，形成均與帽層9形成歐姆接觸的源電極5和漏電極6。電子經由二維 電子氣層3從源電極5流到漏電極6。例如，能夠通過Ti/Al，Ti/Pt/Au等形成源電極5和 漏電極6。在位于帽層9上的源電極5和漏電極6之間，形成與帽層9形成肖特基勢壘結的 柵電極7。在柵電極7處，形成朝著漏電極6延伸的柵極場板電極11。柵極場板電極11被 形成在保護膜8上以與柵電極7成為一體。例如，能夠使用MAu形成柵電極7。通過提供 柵極場板電極11，能夠抑制在柵極的漏極側的周圍的位置處在耗盡層的外圍部分出現的電 場集中。在源電極5和漏電極6之間的保護膜8上的部分的一部分處，源極場板電極10被 形成為覆蓋朝向漏電極6的柵電極7的該部分。通過提供源極場板電極10，能夠抑制在柵 極的漏極側的周圍的位置處的耗盡層的外圍部分出現的電場集中。例如，作為保護膜8，能 夠使用SiN。注意，前述說明中提及的用于構造根據本示例性實施例的場效應晶體管的材料和 厚度值僅僅是示例性材料和值，并且可以適當地對它們進行更改，只要能夠構造異質結場 效應晶體管(HJFET)。
圖3示出根據本示例性實施例的場效應晶體管的輸出密度和漏極效率之間的關 系。被評估的場效應晶體管均具有0. 8mm的柵極寬度(指長度400μπιΧ2個)，它的偏置電 壓為漏極電壓=50V并且漏極電流=8mA，并且它的頻率是2GHz (對于圖4中所示的情況也 是一樣)。在圖3中，(根據本示例性實施例的發明)樣品A是場效應晶體管，其采用低電 阻率的硅襯底(即，其電阻率等于或者小于0.02Ω 的襯底)作為它的襯底，并且具有 溝道層2，其具有5μπι的厚度并且通過GaN形成。樣品B(比較示例)是場效應晶體管，其 采用低電阻率硅襯底(即，其電阻率等于或者小于0.02Ω 的襯底)作為它的襯底，并 且具有溝道層2，其具有3μπι的厚度并且通過GaN形成。樣品C (比較示例)是采用高電阻 率硅襯底的傳統的場效應晶體管。如圖3中所示，采用低電阻率硅襯底的樣品A能夠實現等效于是傳統的場效應晶 體管的樣品C的輸出密度和漏極效率。比較均采用低電阻率襯底的采樣A和采用B，能夠 看出，在漏極效率和輸出密度方面，其中是溝道層的GaN的厚度是5μπι的樣品A優于其中 GaN的厚度是3 μ m的樣品B。圖4示出場效應晶體管的漏極效率和溝道溫度(Tch)之間的關系。在這里，溝道 溫度對應于硅襯底溫度。在圖4中，樣品A(根據本示例性實施例的發明)是場效應晶體 管，其采用低電阻率硅襯底(即，其電阻率等于或者小于0.02Ω 的襯底)作為它的襯 底，并且具有溝道層2，其具有5μπι的厚度的并且通過GaN形成。樣品C(比較示例)是采 用高電阻率硅襯底的傳統的場效應晶體管。如圖4中所示，對于采用高電阻率硅襯底的樣品C，隨著溝道溫度增加漏極效率快 速地減少。具體地，雖然在100°C左右漏極效率大約是64%，在270°C左右下降到30%，示 出漏極效率中的快速減少。相反地，對于采用低電阻率硅襯底的樣品A，即使當溝道溫度上 升時漏極效率僅減少了大約10%。因此，通過根據本示例性實施例的場效應晶體管(樣品 A)，顯著地提高高溫度下的漏極效率。即，如圖6中所示，對于其中硅的電阻率高的襯底，高溫度下的硅的電阻率變化 大，并且對于其中硅的電阻率低的襯底，電阻率變化低。因此，根據本示例性實施例的場效 應晶體管采用具有等于或者小于0. 02 Ω -cm的極低的電阻率的低電阻率硅襯底，從而能夠 減少襯底的電阻率的變化對場效應晶體管的特性的影響。在根據本示例性實施例的場效應晶體管中，如圖5中所示，由于襯底1的電阻Rdp 與溝道層2的寄生電容Cdp之間的耦合出現RF損失。換言之，如圖5B中所示，由于在漏極 和源極之間存在電阻Rdp和電容Cdp導致出現損失。圖5C示出電阻率Rdp和RF損失之間 的關系。如圖5C中所示，寄生電容Cdp的值越小，RF損失越小。因此，根據本示例性實施 例的場效應晶體管將溝道層2的厚度限定為等于或者大于5 μ m,從而減少寄生電容Cdp的 值。這使得能夠減少場效應晶體管的RF損失。如在前述中已經描述，根據本示例性實施例的場效應晶體管采用低電阻率硅襯底 作為它的襯底并且，此外，將溝道層2的厚度定義為等于或者大于5 μ m，從而能夠抑制高溫 下場效應晶體管的漏極效率的減少，同時保持漏極效率基本等于傳統的場效應晶體管。特 別地，當在等于或者高于微波帶的射頻區域中使用根據本示例性實施例的場效應晶體管時 更加顯著地展示出此效果。[第三示例性實施例]
接下來，解釋根據第三示例性實施例的微波功率放大器。圖7示出使用根據本發明的場效應晶體管構造的微波功率放大器。根據本示例性 實施例的微波功率放大器20包括輸入匹配電路23，其一端被連接至輸入端22并且其另一 端被連接至場效應晶體管21的柵極端；輸出匹配電路24，其一端被連接至輸出端25并且 其另一端被連接至場效應晶體管21的漏極端；以及場效應晶體管21，其源極端被接地。根 據本示例性實施例的微波功率放大器20的封裝具有散熱板(散熱片)。通過接地散熱板， 能夠耗散在場效應晶體管21生成的熱。注意，還能夠采用包括輸入匹配電路23和輸出匹 配電路24中的至少一個的結構。本領域的技術人員能夠根據需要組合第一至第三示例性實施例。雖然已經按照若干示例性實施例描述了本發明，但是本領域的技術人員將理解本 發明可以在權利要求的精神和范圍內進行各種修改的實踐，并且本發明并不限于上述的示 例。此外，權利要求的范圍不受到上述的示例性實施例的限制。此外，應當注意的是，申請人意在涵蓋所有權利要求要素的等同形式，即使在后期 的審查過程中對權利要求進行過修改亦是如此。
權利要求
一種場效應晶體管，包括硅襯底，所述硅襯底具有不大于0.02Ω·cm的電阻率；溝道層，所述溝道層被形成在所述硅襯底上并且具有至少5μm的厚度；阻擋層，所述阻擋層被形成在所述溝道層上并且給所述溝道層提供電子；二維電子氣層，由所述溝道層和所述阻擋層之間的異質結形成所述二維電子氣層；源電極和漏電極，所述源電極和漏電極每個均與所述阻擋層形成歐姆接觸；以及柵電極，所述柵電極被形成在所述源電極和漏電極之間，并且與所述阻擋層形成肖特基勢壘結。
2.一種場效應晶體管，包括硅襯底，所述硅襯底具有不大于0. 02 Ω · cm的電阻率； 溝道層，所述溝道層被形成在所述硅襯底上并且具有至少5μπι的厚度； 阻擋層，所述阻擋層被形成在所述溝道層上并且給所述溝道層提供電子； 二維電子氣層，由所述溝道層和所述阻擋層之間的異質結形成所述二維電子氣層； 帽層，所述帽層被形成在所述阻擋層上；源電極和漏電極，所述源電極和漏電極每個均與所述帽層形成歐姆接觸；以及 柵電極，所述柵電極被形成在所述源電極和漏電極之間，并且與所述帽層形成肖特基勢壘結。
3.根據權利要求1所述的場效應晶體管，其中所述硅襯底的電阻率為至少0.001Ω -cm 并且不大于0.02 Ω · cm。
4.根據權利要求1所述的場效應晶體管，其中所述溝道層的厚度為至少5μ m并且不大 于 10 μ m。
5.根據權利要求1所述的場效應晶體管，其中所述柵電極具有柵極場板電極，所述柵 極場板電極在朝著所述漏電極的方向上從所述柵電極延伸。
6.根據權利要求1所述的場效應晶體管，其中源極場板電極被形成在所述源電極和所 述漏電極之間的區域的一部分上。
7.根據權利要求6所述的場效應晶體管，其中所述源極場板電極形成在朝向所述漏電 極的區域處，并且保護膜被插入在所述源極場板電極和所述柵電極之間。
8.根據權利要求1所述的場效應晶體管，其中由i-GaN形成所述溝道層，并且通過 I-AlxGa1^xN形成所述阻擋層，其中χ = 0. 1至0. 3。
9.一種微波功率放大器，包括根據權利要求1所述的場效應晶體管，所述場效應晶體管具有接地的源極端； 輸入匹配電路，所述輸入匹配電路被連接至所述場效應晶體管的柵極端； 輸出匹配電路，所述輸出匹配電路被連接至所述場效應晶體管的漏極端；以及 封裝，所述封裝容納所述場效應晶體管、所述輸入匹配電路以及所述輸出匹配電路，并 且具有接地的散熱板。
全文摘要
本發明涉及一種場效應晶體管。根據本發明的場效應晶體管包括硅襯底，該硅襯底具有不大于0.02Ω·cm的電阻率；溝道層，該溝道層被形成在硅襯底上并且具有至少5μm的厚度；阻擋層，該阻擋層被形成在溝道層上并且給溝道層提供電子；二維電子氣層，通過溝道層和阻擋層之間的異質結形成該二維電子氣層；源電極和漏電極，該源電極和漏電極均與阻擋層形成歐姆接觸；以及柵電極，該柵電極被形成在源電極和漏電極之間，并且與阻擋層形成肖特基勢壘結。
文檔編號H01L29/778GK101894863SQ20101017828
公開日2010年11月24日 申請日期2010年5月11日 優先權日2009年5月21日
發明者石倉幸治, 竹中功, 麻埜和則 申請人:瑞薩電子株式會社