具有掩埋柵的半導體器件及其制造方法

專利名稱：具有掩埋柵的半導體器件及其制造方法
技術領域：
本發明涉及制造半導體器件的方法，更具體而言，涉及具有掩埋柵的半導體器件 及其制造方法。
背景技術：
隨著諸如DRAM的半導體器件的尺寸的縮小，對柵線進行圖案化和確保靜態電容 (Cs)變得更加困難。為了解決在對柵線圖案化和確保靜態電容(Cs)方面的困難，深入開發 了掩埋柵結構。由于降低了柵線與位線之間的寄生電容，掩埋柵結構不存在對柵線進行圖案化的 方面的問題，并可以確保靜態電容(Cs)。圖1是具有掩埋柵的常規半導體器件的截面圖。參照圖1，在半導體襯底11中形成隔離層12，并且利用刻蝕工藝使用硬掩膜層14 在半導體襯底11中形成具有特定深度的溝槽15。在溝槽15的表面形成柵絕緣層16。在 柵絕緣層16上形成掩埋柵17和18以填充溝槽15的一部分。在掩埋柵之上形成層間絕緣 層19以填充溝槽15的其他部分。結區13形成在溝槽15兩側的半導體襯底11中。為了形成圖1所示的常規的掩埋柵，沉積柵導電層，直到將溝槽填充為止，并順序 地進行化學機械拋光(CMP)工藝和回蝕工藝。根據現有技術，通過堆疊氮化鈦(TiN)層17和鎢(W)層18來代替多晶硅層，以形 成用作掩埋柵的柵導電層。據此，降低了掩埋柵的電阻。然而，由于氮化鈦(TiN)層17具有高的功函數，因此在用NM0SFET實現的DRAM的 單元結構中電場升高。具體而言，由于電場在存儲節點接觸孔與位線接觸孔相遇的結區13 中進一步升高，因此柵極誘導漏極漏電(GIDL)特性惡化。

發明內容
本發明的一些實施例旨在提供一種具有掩埋柵的半導體器件及其制造方法，該半 導體器件能夠防止GIDL特性惡化。本發明的一些實施例旨在提供一種半導體器件，所述半導體器件包括在襯底中 形成的溝槽；在所述溝槽的兩側的襯底中形成的結區；在所述溝槽的表面上形成的第一柵 絕緣層；第一掩埋導電層，形成在所述第一柵絕緣層之上以填充所述溝槽的一部分；第二 掩埋導電層，形成在所述第一掩埋導電層與所述第一柵絕緣層之間，以在所述第一掩埋導 電層與所述第一柵絕緣層之間提供間隙；以及掩埋于所述間隙中的第二柵絕緣層。本發明的一些實施例旨在提供一種制造半導體器件的方法，所述方法包括以下步驟在半導體襯底中形成結區；刻蝕所述半導體襯底以形成溝槽；在所述溝槽的表面形成 第一柵絕緣層；在所述第一柵絕緣層之上順序地形成第一導電層和第二導電層以填充所述 溝槽；同時地刻蝕所述第二導電層和所述第一導電層以形成掩埋柵，所述掩埋柵填充所述 溝槽的一部分；部分地刻蝕所述掩埋柵的第一導電層以形成間隙；以及形成第二柵絕緣層 以填充所述間隙。


圖1是具有掩埋柵的常規的半導體器件的截面圖。圖2是根據一個實施例的具有掩埋柵的半導體器件的截面圖。圖3A至3F是表示根據一個實施例的具有掩埋柵的半導體器件的制造方法的截面 圖。
具體實施例方式通過下列描述可以理解本發明的其他目的和優點，并且通過參照本發明的實施 例，本發明的其他目的和優點變得清楚。在附圖中，為清楚起見，對圖示的層和區域的厚度進行了夸大處理。當提及第一層 在第二層“上”或在襯底“上”時，可以指第一層直接形成在第二層或襯底上，或還可以指在 第一層與第二層之間或者第一層與襯底之間可以存在第三層。此外，相同或相似的附圖標 記表示相同或相似的結構單元，盡管這些相同或相似的附圖標記在本發明的不同實施例或 附圖中出現。圖2是根據本發明的一個實施例的具有掩埋柵的半導體器件的截面圖。參照圖2，半導體器件包括具有溝槽25的半導體襯底21 ；在溝槽25的表面上形 成的第一柵絕緣層26 ；掩埋柵，形成在第一柵絕緣層26之上以填充溝槽25的一部分；以及 層間絕緣層31，形成在掩埋柵之上以填充溝槽25的其他部分。隔離層22形成在半導體襯 底21中，而溝槽25形成在隔離層22和有源區中。結區23形成在溝槽25兩側的有源區內。另外，掩埋柵具有氮化鈦圖案27B和鎢圖案28A的雙層結構，并且在鎢圖案28A與 第一柵絕緣層26之間形成有第二柵絕緣層30。即，在氮化鈦圖案27B之上形成有第二柵絕 緣層30。將氮化鈦圖案27B的表面高度降低，以便在鎢圖案28A與第一柵絕緣層26之間形 成第二柵絕緣層30。如下文在制造方法中將要描述的那樣，利用濕法刻蝕工藝形成具有降 低了的表面高度的氮化鈦圖案27B，并由此形成間隙。用第二柵絕緣層30填充該間隙。該 間隙的深度可以等于或大于結區23的深度。換言之，間隙可以從溝槽25的頂部延伸至半 導體器件內，至少和結區23 —樣深。在圖2中，掩埋柵具有氮化鈦圖案27B和鎢圖案28A的雙層結構，而柵絕緣層具有 第一柵絕緣層26和第二柵絕緣層30的雙層結構。即，柵絕緣層的厚度D2僅在與結區23 相鄰處局部地變厚。具體而言，柵絕緣層中的第二柵絕緣層30位于鎢圖案28A與第一柵絕緣層26之 間。即，由于第二柵絕緣層30位于鎢圖案28A與第一柵絕緣層26之間，而并沒有氮化鈦圖 案27B，因此柵絕緣層的厚度D2增加，據此來抑制GIDL現象。圖3A至3F是表示根據本發明的一個實施例的具有掩埋柵的半導體器件的制造方法的截面圖。參照圖3A，利用淺溝槽隔離(STI)工藝在半導體襯底21中形成隔離層22。在這 種情況下，隔離層22可以包括氧化物層，諸如高密度等離子體(HDP)氧化物層或旋涂電介 質(SOD)層。利用離子注入工藝形成結區23。可替換地，可以在形成掩埋柵(未顯示)之后形 成結區23。利用刻蝕工藝使用硬掩膜層24作為刻蝕阻擋層，來形成溝槽25，在該溝槽25中要 形成掩埋柵。可以通過對隔離層22以及形成有結區23的半導體襯底21進行刻蝕，來形成 溝槽25。由于柵通常為線型的，因此溝槽25也為線型的。線型的溝槽25跨半導體襯底21 和隔離層22地形成。在這種情況下，由于半導體襯底21與隔離層22之間的刻蝕選擇性不 同，所以隔離層22被進一步刻蝕。因此，在隔離層22中的溝槽25可以更深。例如，在半導 體襯底21中形成的溝槽的深度處于約1000 A至約1500 A的范圍，而在隔離層22中形成的 溝槽的深度處于約1500 A至約2000人的范圍。用于形成溝槽25的刻蝕工藝使用硬掩膜層24作為刻蝕阻擋層。利用光致抗蝕劑 圖案(未顯示)將硬掩膜層24圖案化。可以利用在刻蝕半導體襯底21時具有高刻蝕選 擇性的材料來形成硬掩膜層24。例如，硬掩膜層24具有氧化物層和氮化物層的堆疊結構。 在這種情況下，氧化物層的厚度處于約30 A至約100 A的范圍，而氮化物層的厚度處于約 100 A至約500 A的范圍。溝槽25比結區23形成得更深。在采用硬掩膜層24的情況下，可以在形成溝槽25之后將光致抗蝕劑圖案剝離。為 方便起見，用襯底21表示形成有隔離層22、結區23和溝槽25的襯底。參照圖3B，在溝槽25的側壁和底部形成第一柵絕緣層26。可以通過對溝槽25的 表面進行氧化來形成第一柵絕緣層26。以與形成柵絕緣層的典型工藝基本類似的方式，溝 槽25的表面可以通過熱氧化工藝來氧化。利用氧化工藝形成氧化硅層。由于半導體襯底 21是硅襯底，通過氧化工藝形成氧化硅(SixOy)層。可替換地，可以利用沉積工藝形成第一 柵絕緣層26。在第一柵絕緣層26之上順序地形成氮化鈦層27和鎢層28從而填充溝槽25。沿 著下層結構的輪廓薄薄地沉積氮化鈦層27，并且在氮化鈦層27上沉積鎢層28直到溝槽25 被完全填充為止。參照圖3C，進行分離掩埋柵的工藝。即，進行平坦化工藝——如化學機械拋光 (CMP)——直到暴露出硬掩膜層24之上的第一柵絕緣層26為止，并進行回蝕工藝。其結果， 氮化鈦圖案27A和鎢圖案28A仍保持填充溝槽25的一部分。通過順序地形成氮化鈦圖案27A和鎢圖案28A，完成掩埋柵的形成。S卩，掩埋柵具 有氮化鈦圖案27A和鎢圖案28A的雙層結構，并填充溝槽25的一部分。由于在掩埋柵中使用了氮化鈦圖案27A，因此可以穩定地保持確定單元的閾值電 壓的功函數值。此外，鎢圖案28A降低了掩埋柵的電阻，從而提高了半導體器件的工作速 度。因此，氮化鈦圖案27A用作驅動晶體管的柵電極，而鎢圖案28A用于降低掩埋柵的電阻。在掩埋柵結構中，氮化鈦圖案27A引起GIDL特性的惡化，因為在存儲節點接觸孔 與位線接觸孔相遇的結區23中的電場升高。
由于這一原因，與結區23相鄰的氮化鈦圖案27A被部分地去除。參照圖3D，部分地去除氮化鈦圖案27A的上部，以在鎢層28A和第一柵絕緣層26 之間形成間隙29。因此，形成具有降低了的高度的氮化鈦圖案27B。降低了的高度對應于 與結區23的接觸深度。S卩，間隙29的深度可以等于或大于結區23的深度。為了選擇性地只去除氮化鈦圖案27B，進行濕法刻蝕工藝。例如，可以用硫酸 (H2SO4)和過氧化氫(H2O2)的混合水溶液進行濕法刻蝕工藝。參照圖3E，通過在所得到的結構之上形成第二柵絕緣層30來填充間隙29。通過 形成第二柵絕緣層30，在結區23與鎢圖案28A之間設置雙層柵絕緣層。即，設置包括第一 柵絕緣層26和第二絕緣層30的雙層柵絕緣層。由于所述雙層柵絕緣層的緣故，在鎢圖案 28A與結區23之間形成了具有大厚度D2的柵絕緣層。該柵絕緣層的厚度D2比圖1中所示 的常規的柵絕緣層的厚度Dl要大。由此，所述雙層結構增大了柵絕緣層的厚度，據此來防止GIDL現象。參照圖3F，在所得到的結構之上形成層間絕緣層31。層間絕緣層31包括具有優 良的間隙填充特性的氧化物層。例如，層間絕緣層31由基于聚硅氮烷的旋涂電介質(SOD) 形成。此外，在薄薄地密封了氮化層之后，層間絕緣層31可以間隙填充氧化物層。根據本發明的實施例，掩埋柵具有氮化鈦圖案和鎢圖案的雙層結構，而柵絕緣層 具有第一柵絕緣層和第二柵絕緣層的雙層結構。因此，所述柵絕緣層僅在結區的周圍局部 地變厚，據此來防止GIDL現象。具體而言，由于第二柵絕緣層位于鎢圖案與第一柵絕緣層之間，而沒有氮化鈦圖 案，所以柵絕緣層的厚度增加，據此來進一步防止GIDL現象。雖然已經依照具體實施例描述了本發明，但對于本領域技術人員來說明顯的是， 在不脫離所附的權利要求所限定的本發明的精神和范圍的前提下，可以進行各種變化和修改。
權利要求
一種半導體器件，包括在襯底中形成的溝槽；在所述溝槽的兩側的襯底中形成的結區；在所述溝槽的表面形成的第一柵絕緣層；第一掩埋導電層，形成在所述第一柵絕緣層之上以填充所述溝槽的一部分；第二掩埋導電層，形成在所述第一掩埋導電層與所述第一柵絕緣層之間，以在所述第一掩埋導電層與所述第一柵絕緣層之間提供間隙；和掩埋于所述間隙中的第二柵絕緣層。
2.如權利要求1所述的半導體器件，其中，所述第一掩埋導電層包括鎢層，而所述第二 掩埋導電層包括氮化鈦層。
3.如權利要求1所述的半導體器件，其中，所述第一柵絕緣層和第二柵絕緣層包括氧化硅層。
4.如權利要求1所述的半導體器件，其中，所述間隙的深度至少與所述結區的深度實 質上相同。
5.一種制造半導體器件的方法，所述方法包括以下步驟 提供半導體襯底；刻蝕所述半導體襯底以形成溝槽； 在所述溝槽的表面形成第一柵絕緣層；在所述第一柵絕緣層上順序地形成第一導電層和第二導電層來填充所述溝槽； 同時地刻蝕所述第二導電層和所述第一導電層，以形成掩埋柵來填充所述溝槽的一部分；部分地刻蝕所述掩埋柵的所述第一導電層，以形成間隙；以及 形成第二柵絕緣層，以填充所述間隙。
6.如權利要求5所述的方法，其中，所述第一導電層包括氮化鈦層，而所述第二導電層 包括鎢層。
7.如權利要求6所述的方法，其中，在形成所述間隙的步驟中，使用濕法刻蝕工藝來選 擇性地刻蝕所述氮化鈦層。
8.如權利要求7所述的方法，其中，使用硫酸H2SO4和過氧化氫H2O2的混合水溶液進行 所述濕法刻蝕工藝。
9.如權利要求5所述的方法，所述方法在形成所述溝槽的步驟之前還包括在所述半導 體襯底中形成結區的步驟。
10.如權利要求9所述的方法，其中，所述間隙的深度至少與所述結區的深度實質上相同。
11.如權利要求5所述的方法，其中，所述第一柵絕緣層和所述第二柵絕緣層包括氧化硅層。
全文摘要
本發明提供一種半導體器件及其制造方法。所述半導體器件包括在襯底中形成的溝槽；在所述溝槽兩側的襯底中形成的結區；在所述溝槽的表面形成的第一柵絕緣層；第一掩埋導電層，形成在所述第一柵絕緣層之上以填充所述溝槽的一部分；第二掩埋導電層，形成在所述第一掩埋導電層與所述第一柵絕緣層之間，以在所述第一掩埋導電層與所述第一柵絕緣層之間提供間隙；以及掩埋于所述間隙中的第二柵絕緣層。
文檔編號H01L21/28GK101944531SQ20101017114
公開日2011年1月12日 申請日期2010年5月13日 優先權日2009年7月3日
發明者徐大永, 金杜康 申請人:海力士半導體有限公司