專利名稱：一種溝槽功率mos器件及其制造方法
技術領域：
本發明涉及一種功率MOS器件及其制造方法，尤其是一種溝槽功率MOS器件及其制造方法。
背景技術：
提高器件性能，降低生產制造成本是推動功率MOS器件不斷發展的兩個主要源動 力，這兩方面的發展主要取決于工藝加工水平和器件設計水平。作為功率MOS器件的一個 重要組成部分，終端保護結構的設計不僅直接影響了器件性能，而且也對制造工藝上使用 光刻版的數量以及最終的生產制造成本也起著重要作用。在現有技術中，公開號為ZL200710302461. 4的中國專利《一種深溝槽大功率MOS 器件及其制造方法》公開了一種4塊光刻版的器件結構(俯視結構如圖1所示)。該專利在 終端結構的分壓保護區C，其主要特征為分壓保護區C包含至少一個保護環，該保護環為 封閉式的環狀溝槽結構，溝槽內填充有絕緣氧化層和浮置的導電多晶硅。采用該封閉式的 環狀溝槽結構的保護環時，會有如下問題存在當器件處于反向偏置時，即MOS器件在柵源 端接地，且漏極加正向偏置電壓時，MOS器件的電壓主要由靠近元胞區A的分壓保護區C內 封閉式環狀分壓溝槽來承擔；更具體的說就是所述分壓保護區C內分壓區域主要是分壓保 護區C內分壓溝槽對應于靠近元胞區A側壁絕緣氧化層上。所述結構的分壓保護區會導致 在終端保護區上，真正用于主要分壓的面積區域其實很小，大部分分壓保護區C分壓結構 面積得不到充分利用。所述分壓溝槽是封閉環狀結構，這樣在制造生產過程中，一旦分壓保 護區C內分壓溝槽局部某個區域存在缺陷或者絕緣氧化層局部某個區域很薄或者出現斷 開等問題時，勢必會導致分壓溝槽內的整個環狀導電多晶硅直接和P阱層相連通；或很容 易局部擊穿，導致環狀導電多晶硅直接和P阱層相連通成等電位，從而使得所述分壓溝槽 失去了作為分壓環與保護環的功能，無法實現分壓的效果。故采用該封閉環狀的分壓溝槽 結構，在工藝過程中抗工藝缺陷能力，容錯性差。所述保護環為封閉式的環狀溝槽結構時， 環狀的分壓溝槽一般周長在Imm到IOmm的范圍，而一般溝槽的寬度都是在0. 2-lum之間， 這樣所述分壓溝槽的長寬比將大于1000。這對于晶圓代工廠而言，在實際生產的過程中，會 存在工藝難于控制，工藝窗口緊的問題。因為對于封閉環狀的分壓溝槽結構，因其溝槽長度 為毫米級別，這對于溝槽光刻版曝光顯影后的彼此相鄰的保護環溝槽之間的光刻膠層次以 及后續刻蝕后需要保留下來的硬掩膜層次，都存在晶圓傳送或清洗時會有突然倒塌(fall) 的風險。
發明內容
本發明的目的是克服現有技術中存在的不足，提供一種溝槽功率MOS器件及其制 造方法，其能夠提高MOS器件的抗工藝缺陷能力，能夠擴大加工窗口，加工操作方便。按照本發明提供的技術方案，在所述溝槽型功率MOS器件的俯視平面上，包括有 位于半導體基板上的元胞區和終端保護區，所述元胞區位于半導體基板的中心區，所述終端保護區位于元胞區的外圍；所述終端保護區包括分壓保護區和截止保護區；所述元胞區 采用溝槽結構，元胞區通過元胞溝槽內的導電多晶硅并聯成整體；其創新在于在所述溝槽型功率MOS器件的俯視平面上，所述分壓保護區包括若干個互相獨立 且均勻分布的分壓保護單元，所述分壓保護單元環繞在元胞區外圈，相鄰分壓保護單元間 利用第二導電類型層相隔離；在所述溝槽型功率MOS器件的截面上，所述分壓保護單元采用溝槽結構，所述分 壓溝槽位于第二導電類型層，深度伸入第二導電類型層下方的第一導電類型外延層，所述 分壓溝槽內壁生長有絕緣氧化層，在生長有絕緣氧化層的分壓溝槽內填充有導電多晶硅； 半導體基板對應于分壓保護區的表面均覆蓋有絕緣介質層；所述絕緣介質層封閉分壓溝槽 內的導電多晶硅，在分壓溝槽內形成浮置狀態的導電多晶硅；在所述溝槽型功率MOS器件 的截面上，所述分壓溝槽兩側的第二導電類型層均為零電位，所述第二導電類型層位于第 一導電類型外延層上部。在所述溝槽型功率MOS器件的截面上，所述截止保護區采用溝槽結構，所述截止 溝槽位于第二導電類型層，深度伸入第二導電類型層下方的第一導電類型外延層；所述截 止溝槽內壁生長有絕緣氧化層，在生長有絕緣氧化層截止溝槽內淀積有導電多晶硅；所述 截止保護區對應于截止溝槽槽口外的其余由絕緣介質層覆蓋；所述截止溝槽的外側上部為 帶有第一導電類型注入區的第二導電類型層；所述截止溝槽的對應于槽口上部設有第二 歐姆接觸孔；截止溝槽外側設有第三歐姆接觸孔，所述第三歐姆接觸孔從絕緣介質層的表 面延伸至第二導電類型層，第三歐姆接觸孔遠離元胞區與分壓保護區；所述第二歐姆接觸 孔與第三歐姆接觸孔內均填充有第三金屬，所述第三金屬填充在第二歐姆接觸孔及第三歐 姆接觸孔內，并覆蓋在截止保護區上；所述第三金屬將截止溝槽內的導電多晶硅及截止溝 槽外側的第二導電類型層連接成等電位；在所述溝槽型功率MOS器件的俯視平面上，所述 截止保護區內的截止溝槽為封閉環狀結構，所述截止溝槽環繞在元胞區和分壓保護區的外 圍。在所述溝槽型功率MOS器件的俯視平面上，所述分壓保護單元為正方形、長方形 或者多邊形。在所述溝槽型功率MOS器件的截面上，所述元胞區采用溝槽結構，所述元胞 溝槽位于第二導電類型層，深度伸入第二導電類型層下方的第一導電類型外延層；所述元 胞溝槽內壁生長有絕緣氧化層，在生長有絕緣氧化層的元胞溝槽內淀積有導電多晶硅；元 胞溝槽的槽口由絕緣介質層覆蓋，相鄰元胞溝槽間的外壁側上方均設置第一導電類型注入 層；元胞區內元胞溝槽通過元胞溝槽內的第一電極并聯成整體；所述元胞溝槽的兩側均設 有第一歐姆接觸孔，所述第一歐姆接觸孔從絕緣介質層的表面延伸到第二導電類型層內； 所述第一歐姆接觸孔內填充有源極金屬；所述源極金屬填充在第一歐姆接觸孔內并覆蓋在 元胞區上，形成溝槽型功率MOS器件的源極端；所述第一歐姆接觸孔內源極金屬將元胞溝 槽兩側的第二導電類型層連接成等電位。所述溝槽型功率MOS器件的制造方法包括如下步驟a、提供具有兩個相對主面的第一導電類型半導體基板，所述兩個相對主面包括第 一主面與第二主面；b、在上述第一主面上，淀積硬掩膜層；C、選擇性的掩蔽和刻蝕硬掩膜 層，形成溝槽刻蝕的硬掩膜，并在第一主面上刻蝕形成溝槽，同時得到元胞溝槽、分壓溝槽 及截止溝槽；d、去除所述第一主面上的硬掩膜層；e、在所述元胞溝槽、分壓溝槽及截止溝槽內壁上生長絕緣氧化層；f、在對應于生長有絕緣氧化層的元胞溝槽、分壓溝槽及截止溝 槽內淀積導電多晶硅；g、刻蝕第一主面上的導電多晶硅，同時得到元胞溝槽、分壓溝槽及截 止溝槽內的導電多晶硅；h、在上述第一主面上注入第二導電類型雜質離子，通過高溫推結 在半導體基板上部形成元胞區、分壓保護區及截止保護區相對應的第二導電類型層；所述 第二導電類型層位于對應于元胞溝槽、分壓溝槽及截止溝槽槽底的上方；i、在所述第一主 面上，進行源區光刻，并注入高濃度的第一導電類型雜質離子，并通過退火得到位于元胞區 與截止保護區相對應的第一導電類型注入區；j、在所述第一主面上，淀積絕緣介質層；k、 在所述淀積有絕緣介質層的第一主面上，進行孔光刻和刻蝕，形成對應的接觸孔，所述接觸 孔內注入高濃度的第二導電類型雜質離子，同時得到第一歐姆接觸孔、第二歐姆接觸孔及 第三歐姆接觸孔；1、在上述第一主面上淀積第一金屬，通過選擇性的掩蔽和刻蝕第一金屬， 同時得到源極金屬、柵極金屬和第三金屬；所述源極金屬填充在第一歐姆接觸孔內，源極金 屬將元胞溝槽兩側的第二導電類型層連接成等電位；所述第三金屬填充在第二歐姆接觸孔 及第三歐姆接觸孔內；m、在所述半導體基板的第二主面上淀積形成第二金屬層；所述第二 金屬層與半導體基板的第一導電類型襯底歐姆接觸。
所述硬掩膜層為LPTE0S、熱氧化二氧化硅加化學氣相沉積二氧化硅或熱二氧化硅 加氮化硅。所述絕緣介質層為硅玻璃(USG)或硼磷硅玻璃(BPSG)或磷硅玻璃(PSG)。所述 半導體基板的材料包括硅。所述第二金屬層通過淀積或蒸鍍覆蓋在第二主面上，第二金屬 層與半導體基板的第一導電類型襯底歐姆接觸。所述“第一導電類型”和“第二導電類型”兩者中，對于N型MOS場效應管，第一導 電類型指N型，第二導電類型為P型；對于P型MOS場效應管，第一導電類型與第二導電類 型所指的類型與N型MOS場效應管正好相反。本發明的優點1、所述分壓保護區包括若干互相獨立的分壓保護單元，所述分壓保護單元采用溝 槽結構，相鄰分壓保護單元間利用第二導電類型層相隔離，避免了封閉環狀結構因為局部 缺陷導致整個環失效的抗工藝缺陷能力弱的問題；同時也降低了分壓溝槽的長寬比，擴大 了加工過程中的工藝窗口，加工方便。2、所述分壓保護區包括若干互相獨立的分壓保護單元，相鄰分壓保護單元間的第 二導電類型層通過源極金屬與元胞區內的第二導電類型層連接成零電位。當MOS器件反 向偏置時，由多個交錯排列的分壓保護單元組成的分壓保護區能夠包圍元胞區發出的電勢 線，所述分壓保護單元增加了分壓保護區內吸收電勢線的表面積，即增大了分壓保護單元 用于分擔元胞區電勢線的溝槽側壁面積，故能夠多方位等電勢均勻的承擔部分從元胞區發 出的電勢線。
圖1為現有溝槽型功率MOS器件的結構的俯視圖。圖2為本發明MOS器件結構的俯視圖。圖3為圖2的E-E向剖視圖。圖4為圖2的F-F向剖視圖。圖5 圖10為本發明具體實施工藝步驟的剖視圖，其中
圖5為半導體基板的剖視圖。圖6為在溝槽內壁形成導電多晶硅后的剖視圖。圖7為在第一導電類型外延層上部形成第二導電類型層后的剖視圖。圖8為形成第一導電類型注入層后的剖視圖。圖9為形成接觸孔后的剖視圖。圖10為形成第一金屬和第二金屬層后的剖視圖。
具體實施例方式下面結合具體附圖和實施例對本發明作進一步說明。如圖2 圖10所示以N型MOS器件為例，本發明包括元胞區A、柵電極引線終端 區B、分壓保護區C、截止保護區D、N+襯底1、N型外延層2、元胞溝槽3、絕緣氧化層4、導電 多晶硅5、P阱層6、N+注入層7、第一介質層8、第二介質層9、第一歐姆接觸孔10、源極金 屬11、第二金屬層12、分壓溝槽13、截止溝槽14、第二歐姆接觸孔15、第三歐姆接觸孔16、 柵極金屬17及第三金屬18。如圖2所示，為本發明MOS器件的俯視圖。如圖2所示所述半導體基板的中心區 設有元胞區A，所述元胞區A的外圈設有終端保護結構。所述終端保護結構包括位于其內圈 的分壓保護區C和外圈的截止保護區D，所述元胞區A與分壓保護區C間設置柵電極引線終 端區B。所述分壓保護區C內包括若干交錯排列的分壓保護單元，所述分壓保護單元的俯 視平面為正方形、長方形或多邊形結構；所述分壓保護單元的正方形、長方形或多邊形結構 的每個表面均能夠承擔部分從元胞區A發出的電勢線。所述分壓保護單元間隔分布，相鄰 分壓保護單元間利用P阱層6相隔離，形成結構上非封閉的分壓環，所述分壓保護單元環繞 在元胞區A的外圈。所述多個交錯排列的分壓保護單元能夠包圍元胞區A發出的電勢線， 且能夠利用其周邊多個側面多方位等電勢均勻的吸收部分從元胞區A發出的電勢線，形成 有效的分壓保護區。所述截止保護區D位于分壓保護區C的外圈。所述柵電極引線終端區 域B用于形成MOS器件的柵電極，所述元胞區A形成MOS器件的源極端。元胞區A通過位 于元胞溝槽3內的導電多晶硅5并聯成整體。如圖3、圖4和圖10所示所述半導體基板包括N+襯底1和N型外延層2，所述N 型外延層2鄰接N+襯底1。所述半導體基板包括兩個相對主面，所述半導體基板對應于N 型外延層2的表面為第一主面，半導體基板對應于N+襯底1的表面為第二主面，所述第一 主面與第二主面的位置相對應。在所述MOS器件的截面上，所述分壓保護區C內分壓保護單元采用溝槽結構。為 了能夠清晰的表達分壓保護區C的結構，用虛線表示出了分壓保護單元采用分壓溝槽13的 結構示意圖。所述分壓溝槽13位于P阱層6，深度伸入P阱層下方的N型外延層2。所述 分壓溝槽13內生長有絕緣氧化層4，在生長有絕緣氧化層4的分壓溝槽內淀積導電多晶硅 5。所述分壓保護區C由絕緣介質層覆蓋，所述絕緣介質層包括第一介質層8及第二介質層 9。所述分壓溝槽13間隔分布，縮小了分壓保護區內對應分壓溝槽13的長寬比，為擴大加 工MOS器件的工藝窗口提供了可能。所述分壓溝槽13間的P阱層6通過填充在第一歐姆 接觸孔10內的源極金屬11與元胞區A內的P阱層6連接成零電位。在所述MOS器件的截面上，所述元胞區A采用溝槽結構，所述元胞區A通過元胞溝槽3內的導電多晶硅5并聯成整體。所述元胞溝槽3位于P阱層6，深度伸入P阱層6下方 的N型外延層2 ；所述P阱層6位于N型外延層2的上部。所述元胞溝槽3的內壁生長有絕 緣柵氧化層4，在所述生長有絕緣柵氧化層4的元胞溝槽3內淀積有導電多晶硅5，形成第 一電極。所述相鄰元胞溝槽3外壁的側上方設有N+注入層7，所述N+注入層7鄰接元胞溝 槽3的槽口。元胞溝槽3的槽口覆蓋有絕緣介質層，所述絕緣介質層包括第一介質層8與第 二介質層9，所述絕緣介質層為硅玻璃(USG)或硼磷硅玻璃(BPSG)或磷硅玻璃(PSG)。元 胞溝槽3的兩側均設置第一歐姆接觸孔10，所述第一歐姆接觸孔10內填充有源極金屬11 ； 所述源極金屬11填充在第一歐姆接觸孔10內，并覆蓋在元胞區A上。所述源極金屬11與 第一歐姆接觸孔10將元胞溝槽3兩側的P阱層6連接成等電位。所述相鄰元胞溝槽3間 的第一歐姆接觸孔10均與N+注入層7相連接。所述上淀積引線終端區域B上覆蓋有柵極 金屬17，所述柵極金屬17位于源極金屬11的外圈，用于形成MOS器件的柵電極。在所述MOS器件的截面上，所述截止保護區D采用溝槽結構，所述截止溝槽14位 于P阱層6，深度伸入P阱層6下方的N型外延層2 ；所述截止溝槽14內壁生長有絕緣柵氧 化層4，截止溝槽14內淀積有導電多晶硅5 ；所述截止保護區D對應于截止溝槽14槽口外 的其余由第一介質層8及第二介質層9覆蓋；所述截止溝槽14的外側上部為帶有N+注入 區7的P阱層6 ；所述截止溝槽14的上部設有第二接歐姆觸孔15 ；截止溝槽14外側設有第 三歐姆接觸孔16，所述第二歐姆接觸孔15與第三歐姆接觸孔16內均填充有第三金屬18， 所述第三金屬18填充在第二歐姆接觸孔15及第三歐姆接觸孔16內，并覆蓋在截止保護區 D上；所述第三金屬18將截止溝槽14內的導電多晶硅5及截止溝槽14外側的P阱層6連 接成等電位。所述半導體基板的N+襯底1上設有第二金屬12，所述第二金屬12與N+襯底1歐 姆接觸。所述第二金屬12上設置漏極端。上述MOS器件的結構，通過下述工藝步驟實現a、提供具有兩個相對主面的第一導電類型半導體基板，所述兩個相對主面包括第 一主面與第二主面；所述半導體基板對應于N+襯底1的底面為第二主面，半導體基板對應 于N型外延層2的上表面為第一主面，如圖5所示；b、在上述第一主面上，淀積硬掩膜層；所述硬掩膜層可以采用LPTEOS (低壓化學 氣相沉積四乙酯原硅酸鹽)、熱氧化二氧化硅加化學氣相沉積二氧化硅或熱二氧化硅加氮 化硅，其后通過光刻和各向異性刻蝕形成硬掩膜；C、選擇性的掩蔽和刻蝕硬掩膜層，形成溝槽刻蝕的硬掩膜，并在第一主面上刻蝕 形成溝槽，同時得到元胞溝槽3、分壓溝槽13及截止溝槽14 ；所述溝槽刻蝕采用等離子各項 異性刻蝕，形成近乎垂直的溝槽側壁(溝槽側壁與半導體基板的角度不小于88度)，溝槽深 度需要考慮器件特性參數的需要，所述溝槽深度通常為0. 2 μ m 1 μ m ；d、去除所述第一主面上的硬掩膜層；e、在所述元胞溝槽、分壓溝槽及截止溝槽內壁上生長絕緣氧化層；所述絕緣氧化層4可以采用高溫爐管生長、化學氣相沉積或高溫爐管生長與化學氣相沉積相結合的方法 同時生長在元胞溝槽3、分壓溝槽13及截止溝槽14的內壁上；f、在對應于生長有絕緣氧化層4的元胞溝槽3、分壓溝槽13及截止溝槽14內淀積導電多晶硅5，所述導電多晶硅5為爐管生長或化學氣相沉積重摻雜多晶硅；
g、刻蝕第一主面上的導電多晶硅5，同時得到元胞溝槽3、分壓溝槽13及截止溝槽 14內的導電多晶硅5，如圖6所示；h、在上述第一主面上注入P型雜質離子，通過高溫推結在半導體基板上部形成元 胞區A、分壓保護區C及截止保護區D相對應的P阱層6 ；所述P阱層6位于對應于元胞溝 槽3、分壓溝槽13及截止溝槽14槽底的上方；所述注入P型雜質離子通常為硼離子，如圖7 所示；i、在所述第一主面上，進行源區光刻，并注入高濃度的N型雜質離子，并通過退火 得到位于元胞區A與截止保護區D相對應的N+注入層7，如圖8所示；j、在所述第一主面上，淀積絕緣介質層；所述絕緣介質層為硅玻璃(USG)或硼磷 硅玻璃(BPSG)或磷硅玻璃(PSG)；所述絕緣介質層包括第一介質層8和第二介質層9 ；k、在所述淀積有絕緣介質層的第一主面上，進行孔光刻和刻蝕，形成對應的接觸 孔，所述接觸孔內注入高濃度的P型雜質離子，同時得到第一歐姆接觸孔10、第二歐姆接觸 孔15及第三歐姆接觸孔16，如圖9所示1、在上述第一主面上淀積第一金屬，通過選擇性的掩蔽和刻蝕第一金屬，同時得 到源極金屬11、柵極金屬17和第三金屬18 ；所述源極金屬11填充在第一歐姆接觸孔內10， 源極金屬11將元胞溝槽3兩側的P阱層6連接成等電位；所述第三金屬18填充在第二歐 姆接觸孔15及第三歐姆接觸孔內16 ；所述第三金屬18將截止溝槽14內的導電多晶硅5及 截止溝槽14外側的P阱層6連接成等電位；所述源極金屬11形成MOS器件的源極端，柵極 金屬17形成MOS器件的柵極端；m、在所述半導體基板的第二主面上淀積形成第二金屬層12 ；所述第二金屬層12 與半導體基板的N+襯底1歐姆接觸，形成MOS器件的漏極端；如圖10所示。本發明所述分壓保護區C包括多個交錯排列的分壓保護單元，所述分壓保護單元 采用溝槽結構，所述相鄰分壓溝槽13間的P阱層6通過源極金屬11與元胞區A內的P阱 層6連接成零電位。所述分壓保護區內的溝槽能夠包圍元胞區發出的電勢線，且能夠多方 位等電勢均勻的分擔掉部分從元胞區發出的電勢線。所述分壓保護區C采用交錯排列分 布的分壓保護單元結構，相鄰分壓溝槽13間利用P阱層6層相隔離，避免了封閉環狀結構 因為局部缺陷導致整個環失效的抗工藝缺陷能力弱的問題；同時也降低了分壓溝槽的長寬 比，擴大了加工過程中的工藝窗口，加工方便。
權利要求
一種溝槽型功率MOS器件，在所述MOS器件的俯視平面上，包括位于半導體基板上的元胞區和終端保護區，所述元胞區位于半導體基板的中心區，所述終端保護區位于元胞區的外圍；所述終端保護區包括分壓保護區和截止保護區；所述元胞區采用溝槽結構，元胞區通過元胞溝槽內的導電多晶硅并聯成整體；其特征是在所述MOS器件的俯視平面上，所述分壓保護區包括若干個互相獨立且均勻分布的分壓保護單元，所述分壓保護單元環繞在元胞區外圈，相鄰分壓保護單元間利用第二導電類型層相隔離；在所述MOS器件的截面上，所述分壓保護單元采用溝槽結構，所述分壓溝槽位于第二導電類型層，深度伸入第二導電類型層下方的第一導電類型外延層，所述分壓溝槽內壁生長有絕緣氧化層，在生長有絕緣氧化層的分壓溝槽內填充有導電多晶硅；半導體基板對應于分壓保護區的表面均覆蓋有絕緣介質層；所述絕緣介質層封閉分壓溝槽內的導電多晶硅，在分壓溝槽內形成浮置狀態的導電多晶硅；在所述MOS器件的截面上，所述分壓溝槽兩側的第二導電類型層均為零電位，所述第二導電類型層位于第一導電類型外延層上部。
2.根據權利要求1所述的溝槽型功率M0S器件，其特征是在所述M0S器件的截面上， 所述截止保護區采用溝槽結構，所述截止溝槽位于第二導電類型層，深度伸入第二導電類 型層下方的第一導電類型外延層；所述截止溝槽內壁生長有絕緣氧化層，在生長有絕緣氧 化層截止溝槽內淀積有導電多晶硅；所述截止保護區對應于截止溝槽槽口外的其余由絕緣 介質層覆蓋；所述截止溝槽的外側上部為帶有第一導電類型注入區的第二導電類型層；所 述截止溝槽的對應于槽口上部設有第二歐姆接觸孔；截止溝槽外側設有第三歐姆接觸孔， 所述第三歐姆接觸孔從絕緣介質層的表面延伸至第二導電類型層，第三歐姆接觸孔遠離元 胞區與分壓保護區；所述第二歐姆接觸孔與第三歐姆接觸孔內均填充有第三金屬，所述第 三金屬填充在第二歐姆接觸孔及第三歐姆接觸孔內，并覆蓋在截止保護區上；所述第三金 屬將截止溝槽內的導電多晶硅及截止溝槽外側的第二導電類型層連接成等電位；在所述M0S器件的俯視平面上，所述截止保護區內的截止溝槽為封閉環狀結構，所述 截止溝槽環繞在元胞區和分壓保護區的外圍。
3.根據權利要求1所述的溝槽功率M0S器件，其特征是在所述M0S器件的俯視平面 上，所述分壓保護單元為正方形、長方形或者多邊形。
4.根據權利要求1所述的溝槽功率M0S器件，其特征是在所述M0S器件的截面上，所 述元胞區采用溝槽結構，所述元胞溝槽位于第二導電類型層，深度伸入第二導電類型層下 方的第一導電類型外延層；所述元胞溝槽內壁生長有絕緣氧化層，在生長有絕緣氧化層的 元胞溝槽內淀積有導電多晶硅；元胞溝槽的槽口由絕緣介質層覆蓋，相鄰元胞溝槽間的外 壁側上方均設置第一導電類型注入層；元胞區內元胞溝槽通過元胞溝槽內的第一電極并聯 成整體；所述元胞溝槽的兩側均設有第一歐姆接觸孔，所述第一歐姆接觸孔從絕緣介質層 的表面延伸到第二導電類型層內；所述第一歐姆接觸孔內填充有源極金屬；所述源極金屬 填充在第一歐姆接觸孔內并覆蓋在元胞區上，形成M0S器件的源極端；所述第一歐姆接觸 孔內源極金屬將元胞溝槽兩側的第二導電類型層連接成等電位。
5.一種溝槽功率M0S器件的制造方法，其特征是，所述制造M0S器件的方法包括如下步驟(a)、提供具有兩個相對主面的第一導電類型半導體基板，所述兩個相對主面包括第一 主面與第二主面；(b)、在上述第一主面上，淀積硬掩膜層；(c)、選擇性的掩蔽和刻蝕硬掩膜層，形成溝槽刻蝕的硬掩膜，并在第一主面上刻蝕形 成溝槽，同時得到元胞溝槽、分壓溝槽及截止溝槽；(d)、去除所述第一主面上的硬掩膜層；(e)、在所述元胞溝槽、分壓溝槽及截止溝槽內壁上生長絕緣氧化層；(f)、在對應于生長有絕緣氧化層的元胞溝槽、分壓溝槽及截止溝槽內淀積導電多晶娃；(g)、刻蝕第一主面上的導電多晶硅，同時得到元胞溝槽、分壓溝槽及截止溝槽內的導 電多晶娃；(h)、在上述第一主面上注入第二導電類型雜質離子，通過高溫推結在半導體基板上部 形成元胞區、分壓保護區及截止保護區相對應的第二導電類型層；所述第二導電類型層位 于對應于元胞溝槽、分壓溝槽及截止溝槽槽底的上方；(i)、在所述第一主面上，進行源區光刻，并注入高濃度的第一導電類型雜質離子，并通 過退火得到位于元胞區與截止保護區相對應的第一導電類型注入區；(j)、在所述第一主面上，淀積絕緣介質層；(k)、在所述淀積有絕緣介質層的第一主面上，進行孔光刻和刻蝕，形成對應的接觸孔， 所述接觸孔內注入高濃度的第二導電類型雜質離子，同時得到第一歐姆接觸孔、第二歐姆 接觸孔及第三歐姆接觸孔；(1)、在上述第一主面上淀積第一金屬，通過選擇性的掩蔽和刻蝕第一金屬，同時得到 源極金屬、柵極金屬和第三金屬；所述源極金屬填充在第一歐姆接觸孔內，源極金屬將元胞 溝槽兩側的第二導電類型層連接成等電位；所述第三金屬填充在第二歐姆接觸孔及第三歐 姆接觸孔內；(m)、在所述半導體基板的第二主面上淀積形成第二金屬層；所述第二金屬層與半導體 基板的第一導電類型襯底歐姆接觸。
6.根據權利要求5所述的溝槽功率M0S器件的制造方法，其特征是所述硬掩膜層為 LPTE0S、熱氧化二氧化硅加化學氣相沉積二氧化硅或熱二氧化硅加氮化硅。
7.根據權利要求5所述的溝槽功率M0S器件的制造方法，其特征是所述絕緣介質層 為硅玻璃(USG)或硼磷硅玻璃(BPSG)或磷硅玻璃(PSG)。
8.根據權利要求5所述的溝槽功率M0S器件的制造方法，其特征是所述半導體基板 的材料包括硅。
9.根據權利要求5所述的溝槽功率M0S器件的制造方法，其特征是所述第二金屬層 通過淀積或蒸鍍覆蓋在第二主面上，第二金屬層與半導體基板的第一導電類型襯底歐姆接 觸。
全文摘要
本發明涉及一種溝槽功率MOS器件及其制造方法。分壓保護區包括若干互相獨立的分壓保護單元，且采用溝槽結構，并利用第二導電類型層相隔離，避免了封閉環狀結構因為局部缺陷導致整個分壓環失效，抗工藝缺陷能力弱的問題；同時也相對降低了環狀封閉分壓溝槽的長寬比，擴大了加工過程中的工藝窗口，加工方便。相鄰分壓保護單元間的第二導電類型層通過源極金屬與元胞區內的第二導電類型層連接成零電位。當MOS器件反向偏置時，分壓保護單元組成的分壓保護區能夠包圍元胞區發出的電勢線，分壓保護單元增加了分壓保護區內吸收電勢線的表面積，增大了分壓保護單元用于分擔元胞區電勢線的溝槽側壁面積，能夠多方位、等電勢均勻的承擔從元胞區發出的電勢線。
文檔編號H01L21/336GK101834209SQ20101016098
公開日2010年9月15日 申請日期2010年4月23日 優先權日2010年4月23日
發明者丁磊, 冷德武, 葉鵬, 朱袁正 申請人:無錫新潔能功率半導體有限公司