半導體器件的結構及其形成方法

專利名稱：半導體器件的結構及其形成方法
技術領域：
本發明涉及半導體器件設計及制造技術領域，特別涉及一種半導體器件的結構及其形成方法。
背景技術：
隨著半導體器件的尺寸越來越小，短溝道柵的圖案化(patterning)面臨越來越多的挑戰。如圖1所示，為現有的CMOS器件中短溝道柵的制造方法示意圖，從圖中可以看出，現有制造方法主要采取首先利用光刻技術于柵堆疊之上形成具備一定精度的光刻膠覆蓋層，然后對光刻膠覆蓋層進行控制刻蝕，即對光刻膠進行修剪(trimming)，進而對柵堆疊進行圖案化。其困難在于，該方法受光刻精度的限制，并且由于器件特征尺寸的減小，柵修剪的控制與操作成為制約該技術發展及器件尺寸進一步縮小的瓶頸。

發明內容
本發明的目的旨在至少解決上述技術缺陷之一，特別是避免出現由于柵修剪工藝所引起的問題。為達到上述目的，本發明一方面提出一種半導體器件的結構，包括襯底；源區和漏區，其位于所述襯底中；柵堆疊，其位于形成在所述襯底之上，且位于所述源區和漏區之間，其中，所述柵堆疊包括柵介質層和柵極；外側墻，其位于所述柵堆疊兩側；和內側墻，其位于所述外側墻的內側壁與所述柵堆疊的外側壁之間，且所述內側墻的彎曲部分與所述柵堆疊相鄰。本發明另一方面還提出一種半導體器件的形成方法，包括以下步驟形成提供襯底；在所述襯底之上形成柵介質層及偽柵極，以及在所述偽柵極的兩側形成一層或多層外側墻；在所述襯底中及所述偽柵極的兩側形成源區和漏區；形成層間介質層；去除所述偽柵極以形成凹槽，并在所述柵介質層之上及所述凹槽內形成至少一層內側墻；和在所述柵介質層之上及所述內側墻之間形成柵極，其中，所述內側墻的彎曲部分與所述柵堆疊相鄰。本發明實施例中利用替換柵(!^placement gate)工藝，在柵極的側壁形成至少一層內側墻，通過對介質材料的淀積進行控制，進而控制內側墻的厚度，以減小柵溝道長度， 從而避免出現利用柵修剪工藝形成短溝道器件所引起的問題，如難以控制和操作，難以進一步縮小尺寸等，使半導體器件的制造變得更為容易。本發明附加的方面和優點將在下面的描述中部分給出，部分將從下面的描述中變得明顯，或通過本發明的實踐了解到。


本發明上述的和/或附加的方面和優點從下面結合附圖對實施例的描述中將變得明顯和容易理解，本發明的附圖是示意性的，因此并沒有按比例繪制。其中圖1為現有的CMOS器件中短溝道柵的形成方法示意圖2為本發明實施例一的半導體器件的結構示意圖；圖3為本發明實施例二的半導體器件的結構示意圖；圖4-11為本發明實施例的半導體器件形成方法的中間步驟的示意圖。
具體實施例方式下面詳細描述本發明的實施例，所述實施例的示例在附圖中示出，其中自始至終相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，僅用于解釋本發明，而不能解釋為對本發明的限制。下文的公開提供了許多不同的實施例或例子用來實現本發明的不同結構。為了簡化本發明的公開，下文中對特定例子的部件和設置進行描述。當然，它們僅僅為示例，并且目的不在于限制本發明。此外，本發明可以在不同例子中重復參考數字和/或字母。這種重復是為了簡化和清楚的目的，其本身不指示所討論各種實施例和/或設置之間的關系。此外，本發明提供了的各種特定的工藝和材料的例子，但是本領域普通技術人員可以意識到其他工藝的適用性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上” 的結構可以包括第一和第二特征形成為直接接觸的實施例，也可以包括另外的特征形成在第一和第二特征之間的實施例，這樣第一和第二特征可能不是直接接觸。如圖2所示，為本發明實施例一的半導體器件結構示意圖。該結構包括襯底100、 位于襯底100中的源區和漏區200、位于襯底100之上且位于源區和漏區200之間的柵堆疊，和位于源區和漏區200之上的金屬硅化物層300，其中，該柵堆疊包括柵介質層500和柵極900。該結構還包括形成在柵極900兩側的一層或多層外側墻400，在圖中僅示出了一層外側墻400，但是在其他實施例中還可增加其他的側墻。其中，在本發明中還包括位于外側墻400的內側壁與柵堆疊900的外側壁之間的一層或多層內側墻800，該內側墻800可位于柵介質層500之上，且內側墻800的彎曲部分與柵堆疊相鄰。其中內側墻800的數量及寬度根據所要求柵溝道的尺寸進行選擇，本發明通過內側墻800可制得短溝道柵器件，而不必像現有技術那樣通過柵修剪形成，其中，在本發明的一個實施例中，可通過控制柵介質層500以及內側墻800的寬度以得到理想尺寸的短溝道器件。在本發明的一個實施例中， 該結構還包括層間介質層IOianter-Iayer dielectric)。需要說明的是，在上述實施例中內側墻800位于柵介質層500之上，但是在其他實施例中，內側墻800還可位于襯底100之上，如圖3所示，為本發明實施例二的半導體器件結構示意圖。為了更清楚的理解本發明提出的上述半導體結構，本發明還提出了形成上述半導體結構的方法的實施例，需要注意的是，本領域技術人員能夠根據上述半導體結構選擇多種工藝進行制造，例如不同類型的產品線，不同的工藝流程等等，但是這些工藝制造的半導體結構如果采用與本發明上述結構基本相同的結構，達到基本相同的效果，那么也應包含在本發明的保護范圍之內。為了能夠更清楚的理解本發明，以下將具體描述形成本發明上述結構的方法及工藝，還需要說明的是，以下步驟僅是示意性的，并不是對本發明的限制， 本領域技術人員還可通過其他工藝實現。如圖4-11所示，為形成本發明實施例的半導體器件結構的方法中間步驟的示意圖，該方法包括以下步驟步驟1，提供襯底100。根據現有技術公知的設計要求(例如P型襯底或者η型襯底)，襯底100可以包括各種摻雜配置。其他實施例的襯底100還可以包括其他基本半導體，例如鍺和金剛石。或者，襯底100可以包括化合物半導體，例如碳化硅、砷化鎵、砷化銦或者磷化銦。此外，襯底100可以可選地包括外延層，可以被應力改變以增強其性能，以及也可以包括絕緣體上硅(SOI)結構。步驟2，在襯底100之上形成柵堆疊，如圖4所示。所述柵堆疊包括柵介質層500 及偽柵極600。在本發明優選的實施例中，可采用高k介質材料作為柵介質層，高k介質材料包括Hf02、HfSiO、HfSiON、HfTaO, HfTiO, HfZrO或其組合，以及/或者其他合適的材料。 柵介質層500可以通過例如化學氣相沉積(CVD)或者原子層沉積(ALD)的工藝來形成。柵介質層500還可以具有多層結構，包括具有上述材料的一個以上的層。偽柵極600為犧牲層，可以為非晶硅或多晶硅，例如多晶硅。柵極介質層500和偽柵極600可以由MOS技術工藝，例如淀積、光刻、蝕刻及/或其他合適的方法形成。步驟3，在柵介質層500及偽柵極600之上淀積形成相對較厚的外側墻400，外側墻400完全覆蓋柵介質層500及偽柵極600，如圖4所示。其中，偽柵極600在此步驟中可以相對較長，在后續工藝中將通過形成的內側墻將柵長縮小至理想的長度。在本發明的實施例中，外側墻400可以包括氮化硅、氧化硅、氮氧化硅、碳化硅、氟化物摻雜硅玻璃、低k介質材料(例如碳氮化硅、碳氮氧化硅等)或其組合。外側墻400可以具有多層結構，可以通過包括原子沉積方法、等離子增強化學氣相沉積或其他方法淀積合適的電介質材料的方法形成。雖然在該實施例外側墻為一層，但是在本發明的其他實施例中，可形成一層或多層外側墻。步驟4，在襯底100中，形成源區和漏區200，如圖5所示。源區和漏區200可以根據期望的晶體管結構，通過注入P型或η型摻雜物或雜質到襯底100中而形成，可以由包括光刻、離子注入、擴散和/或其他合適工藝的方法形成。可選地，還可在源區和漏區200上形成金屬硅化物層300，如圖5所示。當然也可以在此步驟中，在襯底100中只形成源區和漏區200，待后續替換柵工藝完成之后，再于源區和漏區200之上形成金屬硅化物層300。在本發明的一個實施例中，所述金屬硅化物層300的形成可以為自對準形成金屬硅化物，先在所述器件上沉積金屬材料，例如Co、Ni、Mo、Pt和W等，而后進行退火，金屬和所述源區和漏區200所在的硅襯底的表面反應生成金屬硅化物，然后去除未反應的金屬，形成自對準的金屬硅化物層300。步驟5，淀積層間介質層101，使之完全地覆蓋外側墻400，如圖6所示。層間介質層101可以是但不限于例如未摻雜的氧化硅(SiO2)、摻雜的氧化硅(如硼硅玻璃、硼磷硅玻璃等)和氮化硅(Si3N4)tj層間介質層101可以使用例如化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)及/或其他合適的工藝等方法形成，且層間介質層101可以具
有多層結構。步驟6，對層間介質層101和外側墻400平坦化處理以暴露偽柵極600的上表面， 分別如圖7和8所示。例如，可以對層間介質層101實施化學機械拋光(CMP)，以外側墻400 的上表面為停止面，如圖7所示。而后，再次CMP或者反應離子刻蝕(RIE)去除外側墻400 在偽柵極600上表面的覆蓋部分和相應高度的層間介質層101，從而暴露所述偽柵極600， 如圖8所示。步驟7，去除偽柵極600以形成凹槽700，如圖9所示。例如，選擇性地蝕刻多晶硅并停止在柵介質層500上以去除偽柵極600。偽柵極600可以使用濕蝕刻和/或干蝕刻除去。在一個實施例中，濕蝕刻工藝可以采用四甲基氫氧化銨(TMAH)、氫氧化鉀(KOH)或者其他合適蝕刻劑溶液。作為本發明的一個可選方案，還可以同時去除柵介質層500，例如可以使用濕蝕刻和/或干蝕刻除去柵介質層500。步驟8，淀積介質材料以形成至少一層內側墻800，且內側墻800的彎曲部分與所述柵堆疊相鄰。如圖10所示，在本發明的一個實施例中，內側墻800可淀積在柵介質層500 之上。在本發明的另一個實施例中，如果在步驟7中去除了柵介質層500，則內側墻800可直接淀積在襯底100上，如圖11所示。其中，內側墻800的數量及尺寸可根據所需柵溝道的長度進行選擇。形成內側墻800包括以下步驟8-1，淀積介質材料，該介質材料包括氮化硅、氧化硅、氮氧化硅、碳化硅、氟化物摻雜硅玻璃、低k介質材料(例如碳氮化硅、碳氮氧化硅等)或其組合，優選地淀積氮化硅，可以采取包括原子沉積方法、等離子增強化學氣相沉積或其他方法淀積合適的電介質材料， 如果需要形成的內側墻數量多于一層，則需在此步驟中依次淀積多種不同的介質材料。如上所述介質材料可以淀積在柵介質層500之上也可以淀積在襯底100之上。8-2各向異性刻蝕所述介質材料以形成內側墻800。例如在圖10所示的實施例中可以通過各向異性刻蝕的方法，以柵介質層500為停止層，如果需要形成的內側墻數量多于一層，則需在此步驟中依次刻蝕各層介質材料，分別以其下層的介質材料表面為停止層， 刻蝕最后一層介質材料則以柵介質層500的表面為停止層。在圖11所示的實施例中，可以以襯底100為停止層，同樣如果需要形成多個內側墻800，則也可依次刻蝕各層介質材料， 分別以其下層的介質材料表面為停止層，刻蝕最后一層介質材料則以襯底100的表面為停止層。步驟9，在凹槽700中形成新的柵極900，如圖2或3所示，包括以下步驟9-1，如果在步驟7中去除了柵介質層500，則需在襯底100表面、凹槽700中以及層間介電層101之上再次淀積柵介質層，如圖3所示。同樣地，在本發明優選的實施例中，采用高k介質材料作為柵介質層，高k介質材料包括二氧化鉿(HfO2)、HfSiO、HfSi0N、HfTa0、 HfTiO, HfZrO或其組合，以及/或者其他合適的材料。柵介質層可以通過例如化學氣相沉積(CVD)或者原子層沉積(ALD)的工藝來形成。柵介質層還可以具有多層結構，包括具有上述材料的一個以上的層。9-2，淀積金屬柵。金屬柵材料可以包括一個或多個材料層，優選地，淀積多層金屬。例如襯層，向柵極提供合適功函數的材料，柵電極材料和/或其他合適材料。對于提供功函數的材料，優選地，可以從包含下列物質的組中選擇一種或多種進行沉積TiN、TiSiN、 TiCN, TaAlC, TiAlN, TaAlN, TaN, TaSiN, HfSiN, MoSiN, RuTax, NiTax, PtSix, Ni3Si、Pt、Ru、 Ir、Mo、HfRu, RuOx,及這些材料的組合。9-3，實施CMP工藝以形成最終柵極900，以所述層間介質層101及外側墻400的表
面為停止面。本發明實施例利用替換柵工藝，在柵的兩側各形成至少一層內側墻以減小溝道的尺寸，從而避免出現利用柵修剪工藝形成短溝道器件所引起的問題，如難以控制和操作，難以進一步縮小尺寸等，使半導體器件的制造變得更為容易。盡管已經示出和描述了本發明的實施例，對于本領域的普通技術人員而言，可以理解在不脫離本發明的原理和精神的情況下可以對這些實施例進行多種變化、修改、替換和變型，本發明的范圍由所附權利要求及其等同限定。
權利要求
1.一種半導體器件的結構，包括 襯底；源區和漏區，其位于所述襯底中；柵堆疊，其位于所述襯底之上，且位于所述源區和漏區之間，其中，所述柵堆疊包括柵介質層和柵極；外側墻，其位于所述柵堆疊的兩側；和內側墻，其位于所述外側墻的內側壁與所述柵堆疊的外側壁之間，且所述內側墻的彎曲部分與所述柵堆疊相鄰。
2.如權利要求1所述的半導體器件結構，還包括形成在所述源區和漏區之上的金屬硅化物層。
3.如權利要求1所述的半導體器件結構，其中，所述外側墻為一層或多層。
4.如權利要求1所述的半導體器件結構，其中，所述內側墻為一層或多層。
5.如權利要求1或4所述的半導體器件結構，其中，所述內側墻包括氮化硅、氧化硅、氮氧化硅、碳化硅、氟化物摻雜硅玻璃、低k介質材料或其組合。
6.如權利要求1所述的半導體器件結構，其中，所述柵極通過替換柵工藝形成。
7.如權利要求1所述的半導體器件結構，其中，所述內側墻位于所述襯底之上或者位于所述柵介質層之上。
8.一種半導體器件的形成方法，包括以下步驟 提供襯底；在所述襯底之上形成柵介質層及偽柵極，以及在所述偽柵極的兩側形成一層或多層外側墻；在所述襯底中及所述偽柵極的兩側形成源區和漏區； 形成層間介質層；去除所述偽柵極以形成凹槽，并在所述凹槽內形成內側墻；和在所述內側墻之間形成柵極，其中，所述內側墻的彎曲部分與所述柵堆疊相鄰。
9.如權利要求8所述的方法，其中，還包括 在所述源區和漏區之上形成金屬硅化物層。
10.如權利要求8所述的方法，其中，在去除所述偽柵極的同時，去除所述偽柵極之下的所述柵介質層，并在所述襯底之上形成所述內側墻。
11.如權利要求8或10所述的方法，其中， 形成所述內側墻包括淀積至少一層介質材料； 各向異性刻蝕所述介質材料以形成所述內側墻。
12.如權利要求11所述的方法，其中，所述內側墻包括氮化硅、氧化硅、氮氧化硅、碳化硅、氟化物摻雜硅玻璃、低k介質材料或其組合。
13.如權利要求8所述的方法，其中，所述外側墻為一層或多層。
14.如權利要求8所述的方法，其中，所述內側墻為一層或多層。
15.如權利要求10所述的方法，其中，在形成所述柵極之前，形成新的柵介質層。
全文摘要
本發明提出一種半導體器件的結構，包括襯底；源區和漏區，其位于所述襯底中；柵堆疊，其位于所述襯底之上，且位于所述源區和漏區之間，其中，所述柵堆疊包括柵介質層和柵極；外側墻，其位于所述柵堆疊的兩側；和內側墻，其位于所述外側墻的內側壁與所述柵堆疊的外側壁之間，且所述內側墻的彎曲部分與所述柵堆疊相鄰。通過本發明實施例中形成在柵極側壁的至少一層內側墻，減小器件的柵溝道長度，使半導體器件的制造變得更為容易。
文檔編號H01L29/423GK102237363SQ20101015657
公開日2011年11月9日 申請日期2010年4月21日 優先權日2010年4月21日
發明者尹海洲, 朱慧瓏, 駱志炯 申請人:中國科學院微電子研究所, 北京北方微電子基地設備工藝研究中心有限責任公司