專利名稱：制造半導體器件的方法
技術領域：
本發明示例性實施方案涉及制造半導體器件的方法，更具體涉及制造包括與一個 側面接觸連接的掩埋位線的半導體器件的方法。
背景技術：
由于器件的極度微型化導致漏電流、通電電流(power-on current)和短溝道效 應，因此普通金屬-氧化物-半導體場效應晶體管(MOSFET)在改善集成度上存在限制。因 此，通常的方法是使用從襯底突出的垂直溝道來代替通常的平面溝道，以克服該限制。以下根據附圖詳細地描述通常的垂直溝道型半導體器件的結構和限制。圖IA和IB說明通常的垂直溝道型半導體器件的結構。圖IA說明該半導體器件 的立體圖，圖IB說明該半導體器件的平面圖。參考圖IA和1B，通常的垂直溝道型半導體器件包括從襯底10突出的多個柱狀 物11、沿著第一方向1-1’彼此平行延伸的多個掩埋位線(BBL)、以及沿著與第一方向1-1’ 交叉的第二方向Π-Π’彼此平行延伸的多個字線(WL)。詳細地，通常的垂直溝道型半導體器件包括具有柱狀物11和沿垂直方向延伸的 硬掩模層14的多個柱狀物結構。各個柱狀物11具有形成圓柱表面的包圍型柵電極13，在 各柱狀物11和其對應的包圍型柵電極13之間的界面上形成柵極絕緣層12。通過將雜質離子注入襯底10形成掩埋位線。在相鄰掩埋位線之間形成溝槽T。雖 然未顯示，但是在溝槽T中形成絕緣層以將相鄰的掩埋位線彼此隔離。字線使得沿著第二方向11-11’布置的柱狀物11的包圍型柵電極13彼此連接。字 線延伸以與掩埋位線交叉。然而，根據上述的通常方法，因為掩埋位線通過使用離子注入工藝將摻雜劑注入 襯底10形成，所以減小掩埋位線電阻存在限制。
發明內容
本發明的示例性實施方案涉及制造半導體器件的方法，其可減小掩埋位線的電 阻。根據本發明的一個實施方案，一種制造半導體器件的方法包括蝕刻包括單元區 域和邊緣區域的襯底以形成多個溝槽；在溝槽的表面輪廓(surface profile)上形成第一 襯墊氮化物層；移除在單元區域中溝槽的內側壁之一上形成的第一襯墊氮化物層的部分， 以形成打開單元區域中溝槽的內側壁之一的線形的側面接觸區域；和在溝槽的表面輪廓上 形成側面接觸導電層。
根據本發明另一個實施方案，一種制造半導體器件的方法包括蝕刻襯底以形成 多個溝槽，在溝槽的底表面和內側壁上形成第一襯墊層至第一高度，在其中形成有第一襯 墊層的溝槽的內側壁之一上形成犧牲襯墊層，形成第三犧牲層至第二高度，使得第三犧牲 層填埋于其中形成有犧牲襯墊層的溝槽之上，移除通過第三犧牲層暴露出的犧牲襯墊層的 部分以形成犧牲圖案，在通過第三犧牲層暴露出的溝槽的內側壁上形成第二襯墊層，和移 除第三犧牲層以形成打開溝槽內側壁之一的線形的側面接觸區域。根據本發明的另一個實施方案，一種制造半導體器件的方法包括蝕刻包括單元 區域和邊緣區域的襯底以形成多個溝槽，在溝槽的表面輪廓上形成第一襯墊層，在溝槽上 形成第一犧牲層至第一高度，形成覆蓋邊緣區域的掩模圖案，移除通過第一犧牲層和掩模 圖案暴露出的第一襯墊層的部分，在單元區域中溝槽的第一內側壁上形成犧牲襯墊層，移 除第一犧牲層，形成第三犧牲層至高于第一高度的第二高度，使得第三犧牲層填埋于溝槽 之上，移除通過第三犧牲層暴露出的犧牲襯墊層的部分以在單元區域中溝槽的第二內側壁 上形成線形的犧牲圖案，其中溝槽的第二內側壁是與第一內側壁相對的同一溝槽的側壁， 在通過第三犧牲層暴露出的溝槽的第一和第二內側壁上形成第二襯墊層，以及移除第三犧 牲層以形成打開單元區域中溝槽的第一內側壁的線形的側面接觸區域。根據本發明的另一個實施方案，一種制造半導體器件的方法包括蝕刻襯底以形 成多個溝槽，在溝槽的底表面和內側壁上形成第一襯墊層至第一高度，在通過第一襯墊層 暴露出的溝槽的第一內側壁上形成側面接觸導電層，形成第三犧牲層至高于第一高度的第 二高度，使得第三犧牲層填埋于其中形成有側面接觸導電層的溝槽之上，和移除通過第三 犧牲層暴露出的側面接觸導電層的部分，以在與溝槽的第一內側壁相對的第二內側壁上形 成線形的側面接觸。根據本發明的另一個實施方案，一種制造半導體器件的方法包括蝕刻包括單元 區域和邊緣區域的襯底以形成多個溝槽，在溝槽的表面輪廓上形成第一襯墊層，在溝槽上 形成第一犧牲層至第一高度，形成覆蓋邊緣區域的掩模圖案，移除通過第一犧牲層和掩模 圖案暴露出的第一襯墊層的部分，在單元區域中溝槽的內側壁之一上形成側面接觸導電 層，形成第三犧牲層至高于第一高度的第二高度，使得第三犧牲層填埋于溝槽之上，和移除 通過第三犧牲層暴露出的側面接觸導電層的部分，以在溝槽的內側壁之一上形成線形的側 面接觸。
圖IA和IB說明通常的垂直溝道型半導體器件的結構。圖2A IlB說明制造根據本發明第一實施方案的半導體器件的方法的立體圖。圖12A 20B說明制造根據本發明第二實施方案的半導體器件的方法的立體圖。
具體實施例方式以下將參考附圖更詳細地描述本發明的示例性實施方案。然而，本發明可以各種 形式實現并不應解釋為限于本文所述的實施方案。相反地，提供這些實施方案使得本公開 徹底和完全，并且將使得本領域技術人員充分地清楚本發明的范圍。在整個公開中，在本發 明的各個附圖和實施方案中，相同的附圖標記表示相同的部件。
附圖不一定是按比例繪制的，在有些情況下，可將比例放大以清晰地說明實施方 案的特征。當第一層稱為在第二層"上"或在襯底"上"時，不僅表示第一層直接形成 在第二層上或襯底上的情況，而且也表示在第一層和第二層或者襯底之間存在第三層的情 況。圖2A IlB說明制造根據本發明第一實施方案半導體器件的方法的立體圖。圖 2A、3A、4A、5A、6A、7A、8A、9A、10A* IlA表示單元區域，圖 2B、3B、4B、5B、6B、7B、8B、9B、10B和 IlB表示邊緣區域。參考圖2A和2B，形成包括單元區域和邊緣區域的襯底20。單元區域是其中待形 成用于存儲數據的存儲單元的區域。邊緣區域是其中待形成用于接觸的墊的區域。在包括單元區域和邊緣區域的襯底20上形成墊圖案21和硬掩模22。詳細地，在 包括單元區域和邊緣區域的襯底20上形成墊層和硬掩模層。例如，墊層包括氧化物基層， 硬掩模層包括氮化物基層。在硬掩模層上形成用于形成掩埋位線的掩模圖案(未顯示)。例如，用于形成掩埋 位線的掩模圖案包括沿著第一方向1-1’彼此平行延伸的多個線型圖案。使用用于形成掩埋位線的掩模圖案作為蝕刻阻擋來蝕刻硬掩模層和墊層，并且蝕 刻襯底20至一定深度以形成用于形成掩埋位線的多個溝槽。用于形成掩埋位線的溝槽以 下稱為溝槽。例如，溝槽形成為約2,000人 約3,OOOA的深度。結果，形成墊圖案21和硬 掩模22。因此，限定通過溝槽彼此隔離并沿著第一方向1-1’平行延伸的多個有源區A。在 本發明的該實施方案中，利用后續工藝在有源區A的側壁上(S卩，溝槽的內側壁之一上)形 成線形圖案的側面接觸，以將有源區A和掩埋位線連接。實施壁氧化工藝以在溝槽的暴露的內側壁和底表面上形成側壁氧化物層23。在該襯底結構的表面輪廓上形成第一襯墊層24。例如，第一襯墊層M可包括襯墊 氮化物層。在該襯底結構上形成第一犧牲層。例如，第一犧牲層可包括多晶硅層。實施平坦化工藝直至暴露出第一襯墊層M的表面。實施回蝕工藝使得經蝕刻的 第一犧牲層保留直至從溝槽底表面起的第一高度。例如，第一高度從溝槽的底表面為約 200人 約800人。因此，形成經圖案化的第一犧牲層25。形成覆蓋邊緣區域的第一掩模圖案沈。圖2C說明形成第一掩模圖案沈之后的襯 底結構的平面圖。參考圖2C，形成第一掩模圖案沈，使得第一掩模圖案沈覆蓋邊緣區域同 時具有開口以暴露出單元區域。例如，第一掩模圖案26可包括光刻膠圖案。參考圖3A和3B，使用經圖案化的第一犧牲層25和第一掩模圖案沈作為蝕刻阻 擋，移除第一襯墊層M的暴露部分。例如，使用干移除工藝或者濕移除工藝將第一襯墊層M的暴露部分移除。例如， 移除工藝可在約100°C 約200°C的溫度下使用磷酸(H3P04)約50秒 約200秒來實施。此時，將單元區域中溝槽的上部內側壁上形成的第一襯墊層M的部分移除，而在 邊緣區域中溝槽上形成的第一襯墊層M在移除工藝之后保留。并且在此時，在移除工藝之 后，在其中經圖案化的第一犧牲層25填埋于單元區域中溝槽上的區域中所形成的第一襯 墊層M的部分被保留。附圖標記24A表示在單元區域中保留的第一襯墊層24A。
因此，保留的第一襯墊層24A在單元區域中溝槽的底表面和內側壁上形成為第一 高度，而第一襯墊層M在邊緣區域中溝槽的整個表面上形成。因此，當形成用于形成后續 側面接觸的后續的摻雜多晶硅層和實施熱處理工藝時，第一襯墊層M用作邊緣區域中的 阻擋，以防止通過摻雜劑擴散在邊緣區域中形成結。換言之，結在單元區域中形成，而不在 邊緣區域中形成。參考圖4A和4B，在溝槽的表面輪廓上形成犧牲襯墊層。例如，犧牲襯墊層的厚度 為約10人 約200A。實施各向異性蝕刻工藝以移除在硬掩模22的上部和溝槽的底表面上形成的犧牲 襯墊層的部分。因此，在溝槽的內側壁上形成經圖案化的犧牲襯墊層27。形成經圖案化的犧牲襯墊層27以在單元區域中溝槽的內側壁上形成犧牲圖案。 在本發明的該實施方案中，使用經圖案化的犧牲襯墊層27在溝槽的內側壁上形成犧牲圖 案，并使用該犧牲圖案在對應于犧牲圖案的溝槽的內側壁之一的部分上形成側面接觸。例如，經圖案化的犧牲襯墊層27包括相對于第一襯墊層M、保留的第一襯墊層 24A和側壁氧化物層23具有高蝕刻選擇性的材料。例如，經圖案化的犧牲襯墊層27可包括 氮化鈦(TiN)、鈷(Co)和鎳(Ni)。參考圖5A和5B，將第二犧牲層填埋于溝槽上。例如，第二犧牲層可包括多晶硅層。實施平坦化工藝，使得經平坦化的第二犧牲層在硬掩模22的上部上保留至一定厚度。在經平坦化的第二犧牲層上形成第二掩模圖案四以僅僅覆蓋單元區域中溝槽的 內側壁之一。例如，第二掩模圖案四包括光刻膠圖案，其形成為暴露單元區域中溝槽的內 側壁之一以及邊緣區域中的溝槽。使用第二掩模圖案四作為蝕刻阻擋，蝕刻經平坦化的第二犧牲層至一定厚度以 暴露經圖案化的犧牲襯墊層27的部分。因此，形成經圖案化的第二犧牲層觀。此時，暴露 出在單元區域中溝槽的內側壁之一上形成的經圖案化的犧牲襯墊層27的部分、以及在邊 緣區域中溝槽上形成的經圖案化的犧牲襯墊層27。然后，例如，在移除經圖案化的犧牲襯墊層27的暴露部分之前，實施清洗工藝。使用第二掩模圖案四作為蝕刻阻擋，將經圖案化的犧牲襯墊層27的暴露部分移 除。例如，可使用濕浸取工藝將經圖案化的犧牲襯墊層27的暴露部分移除。此時，移除在單元區域中溝槽的內側壁之一上形成的經圖案化的犧牲襯墊層27 的部分、以及在邊緣區域中溝槽上形成的經圖案化的犧牲襯墊層27。附圖標記27A表示在 單元區域中溝槽的另一內側壁上保留的保留犧牲襯墊層27A。參考圖6A和6B，移除經圖案化的第一犧牲層25和經圖案化的第二犧牲層28。在 溝槽上填埋第三犧牲層。第三犧牲層可包括例如多晶硅層。對第三犧牲層實施平坦化工藝。實施回蝕工藝使得經平坦化的第三犧牲層保留至從溝槽底表面起的第二高度。因 此，形成經圖案化的第三犧牲層30。第二高度具有大于第一高度的值，第一高度是用于形成 經圖案化的第一犧牲層25的高度。例如，第一高度和第二高度之間的差異為約250人 約 400A 參考圖7A和7B，將通過經圖案化的第三犧牲層30暴露出的單元區域中溝槽的內 側壁上保留的保留犧牲襯墊層27A的部分蝕刻。因此，在從第一高度至第二高度的單元區域中溝槽的內側壁之一上形成線形犧牲圖案27B。此時，犧牲圖案27B在單元區域中溝槽的內側壁之一上形成。參考圖8A和8B，在通過經圖案化的第三犧牲層30暴露出的溝槽的內側壁上形成 第二襯墊層31。例如，第二襯墊層31可包括襯墊氮化物層。此時，通過經圖案化的第三犧牲層30，將對應于犧牲圖案27B的單元區域中溝槽 的內側壁之一上的部分覆蓋。因此，在與犧牲圖案27B相鄰的單元區域中溝槽的內側壁之 一的部分上不形成第二襯墊層31。其中經圖案化的第三犧牲層30直接接觸側壁氧化物層23的溝槽內側壁之一的部 分稱為側面接觸區域①。通過側面接觸區域①暴露出有源區A。因此，側面接觸區域①可部分地由犧牲圖案27B的保留位置所限定。更具體地，犧 牲圖案27B對應于側面接觸區域①，使得通過改變犧牲圖案27B的高度，可控制側面接觸區 域①的尺寸。例如，犧牲圖案27B的保留位置可通過對第一犧牲層回蝕的第一高度和對第 三犧牲層回蝕的第二高度而限定。因此，通過控制回蝕目標，可容易地控制犧牲圖案27B的 保留位置，因此可容易地控制形成側面接觸的位置。而且，因為通過回蝕工藝控制該位置， 所以側面接觸形成為具有均勻的外形。參考圖9A和9B，移除經圖案化的第三犧牲層30以打開側面接觸區域①。將通過 保留的第一襯墊層24A和第二襯墊層31暴露出的側壁氧化物層23的部分移除。使用移除 工藝將側壁氧化物層23的部分移除，因此暴露出側面接觸區域①中的襯底20的部分。在襯底結構的表面輪廓上形成用于形成側面接觸的側面接觸導電層32以填充側 面接觸區域①。例如，側面接觸導電層32包括可被硅化的金屬，使得通過形成后續摻雜多 晶硅層并實施熱處理工藝而在有源區A中形成結。例如，側面接觸導電層32可包括TiN、 Co 禾口 Ni。參考圖IOA和10B，在襯底結構上形成摻雜多晶硅層33。摻雜多晶硅層33用作用 于側面接觸的硅化工藝和結的源。然后，實施熱處理工藝。此時，將在側面接觸區域①中形成的側面接觸導電層32 的部分硅化，因此在單元區域中溝槽內側壁之一上形成沿第一方向1-1’彼此平行延伸的線 形的側面接觸32A。而且，在摻雜多晶硅層33中包含的摻雜劑擴散到與側面接觸32A接觸的有源區A 中，以在與側面接觸32A接觸的襯底20的部分中形成結34。即，在單元區域中形成硅化的 側面接觸32A和結34。另一方面，側面接觸區域①不在邊緣區域中形成，因此由于第一襯 墊層M用作阻擋，所以防止在邊緣區域中的摻雜劑擴散。因此，在邊緣區域中也不形成結 34。參考圖IlA和11B，移除摻雜多晶硅層33。在襯底結構上形成用于形成掩埋位線 的掩埋位線導電層。對掩埋位線導電層和側面接觸導電層32實施回蝕工藝直至高于第二 高度的第三高度，以形成與側面接觸32A連接的掩埋位線35。因此，形成保留側面接觸導電 層 32B0掩埋位線35可包括雙層。例如，掩埋位線35可通過形成鈦(Ti)/TiN層和鎢(W) 層并實施回蝕工藝來形成。雖然未說明，但是實施用于移除在溝槽中保留的第二襯墊層31的移除工藝。
根據本發明的第一實施方案，在溝槽的表面輪廓(外形)上形成襯墊氮化物層，并 且選擇性地移除襯墊氮化物層，從而形成打開單元區域中溝槽的內側壁之一的線形的側面 接觸區域。因此，在單元區域中形成硅化的側面接觸和結。此外，根據本發明第一實施方案，使用犧牲襯墊層來限定側面接觸區域。因此，側 面接觸可在單元區域中溝槽的內側壁之一上容易地形成。圖12A 20B說明制造根據本發明第二實施方案的半導體器件的方法的立體圖。 圖 12A、13A、14A、15A、16A、17A、18A、19A 和 20A 表示單元區域，圖 12B、13B、14B、15B、16B、 17B、18B、19B和20B表示邊緣區域。參考圖12A和12B，形成包括單元區域和邊緣區域的襯底40。單元區域是其中待 形成用于存儲數據的存儲單元的區域。邊緣區域是其中待形成用于接觸的墊的區域。在包括單元區域和邊緣區域的襯底40上形成墊圖案41和硬掩模42。詳細地，在 包括單元區域和邊緣區域的襯底40上形成墊層和硬掩模層。例如，墊層包括氧化物基層， 硬掩模層包括氮化物基層。在硬掩模層上形成用于形成掩埋位線的掩模圖案(未顯示)。例如，用于形成掩埋 位線的掩模圖案包括沿著第一方向1-1’彼此平行延伸的多個線型圖案。使用用于形成掩埋位線的掩模圖案作為蝕刻阻擋來蝕刻硬掩模層和墊層，并且蝕 刻襯底40至一定深度以形成用于形成掩埋位線的多個溝槽。用于形成掩埋位線的溝槽以 下稱為溝槽。例如，溝槽形成為約2,000人 約3，000λ的深度。結果，形成墊圖案41和硬 掩模42。因此，限定通過溝槽彼此隔離并沿著第一方向1-1’平行延伸的多個有源區Α。在 本發明的該實施方案中，使用后續工藝在有源區A的側壁上(S卩，溝槽的內側壁之一上)形 成線形圖案的側面接觸，以將有源區A和掩埋位線連接。在溝槽的表面輪廓上形成第一襯墊層43。例如，第一襯墊層43可包括襯墊氮化物 層。此時，形成第一襯墊層43而沒有實施壁氧化工藝。因此，可控制形成第一襯墊層43的 條件，以減小第一襯墊層43和襯底40之間的應力。在襯底結構上形成第一犧牲層。例如，第一犧牲層可包括多晶硅層。實施平坦化工藝直至暴露出第一襯墊層43的表面。實施回蝕工藝使得經蝕刻 的第一犧牲層保留至從溝槽底表面起的第一高度。例如，第一高度從溝槽的底表面為約 200人 約800人。因此，形成經圖案化的第一犧牲層44。形成覆蓋邊緣區域的第一掩模圖案45。形成第一掩模圖案45，使得第一掩模圖案 45覆蓋邊緣區域同時具有暴露出單元區域的開口。例如，第一掩模圖案45可包括光刻膠圖案。參考圖13Α和13Β，使用經圖案化的第一犧牲層44和第一掩模圖案45作為蝕刻阻 擋，移除第一襯墊層43的暴露部分。例如，使用干移除工藝或者濕移除工藝將第一襯墊層43的暴露部分移除。例如， 移除工藝可在約100°C 約200°C的溫度下使用磷酸(H3P04)約50秒 約200秒來實施。此時，將單元區域中溝槽的上部內側壁上形成的第一襯墊層43的部分移除，而在 邊緣區域中溝槽上形成的第一襯墊層43在移除工藝之后保留。并且在此時，在移除工藝之 后，在其中經圖案化的第一犧牲層44填埋于單元區域中溝槽上的區域中所形成的第一襯墊層43的部分被保留。附圖標記43A表示在單元區域中保留的第一襯墊層43A。因此，保留的第一襯墊層43A在單元區域中溝槽的底表面和內側壁上形成為第一 高度，而第一襯墊層43在邊緣區域中溝槽的整個表面上形成。因此，當形成用于形成后續 側面接觸的后續的摻雜多晶硅層和實施熱處理工藝時，第一襯墊層43用作邊緣區域中的 阻擋，以防止通過邊緣區域中的摻雜劑擴散形成結。換言之，結在單元區域中形成，而不在 邊緣區域中形成。參考圖14A和14B，在溝槽的表面輪廓上形成用于形成側面接觸的側面接觸導電 層。例如，側面接觸導電層的厚度為約10人 約200人。實施各向異性蝕刻工藝以移除在硬掩模42的上部和溝槽的底表面上形成的側面 接觸導電層的部分。因此，在溝槽的內側壁上形成經圖案化的側面接觸導電層46。例如，經圖案化的側面接觸導電層46包括可被硅化的的金屬，使得通過形成后續 摻雜多晶硅層并實施熱處理工藝而在有源區A中形成結。例如，經圖案化的側面接觸導電 層46可包括氮化鈦(TiN)、鈷(Co)和鎳(Ni)。參考圖15A和15B，在溝槽上填埋第二犧牲層。例如，第二犧牲層可包括多晶硅層。實施平坦化工藝，使得經平坦化的第二犧牲層在硬掩模42的上部上保留至一定厚度。在經平坦化的第二犧牲層上形成第二掩模圖案48以僅僅覆蓋單元區域中溝槽的 內側壁之一。例如，第二掩模圖案48包括光刻膠圖案，其形成為暴露單元區域中溝槽的另 一個內側壁以及邊緣區域中溝槽。使用第二掩模圖案48作為蝕刻阻擋，蝕刻經平坦化的第二犧牲層至一定厚度以 暴露經圖案化的側面接觸導電層46的部分。因此，形成經圖案化的第二犧牲層47。此時， 暴露出在單元區域中溝槽的內側壁之一上形成的經圖案化的側面接觸導電層46的部分、 以及在邊緣區域中溝槽上形成的經圖案化的側面接觸導電層46。然后，例如，在移除經圖案化的側面接觸導電層46的暴露部分之前，實施清洗工 藝。使用第二掩模圖案48作為蝕刻阻擋，將經圖案化的側面接觸導電層46的暴露部 分移除。例如，可使用濕浸取工藝將經圖案化的側面接觸導電層46的暴露部分移除。此時，移除在單元區域中溝槽的內側壁之一上形成的經圖案化的側面接觸導電層 46的部分、以及在邊緣區域中溝槽上形成的經圖案化的側面接觸導電層46。附圖標記46A 表示在單元區域中溝槽的另一內側壁上保留的保留側面接觸導電層46A。參考圖16A和16B，將經圖案化的第一犧牲層44和經圖案化的第二犧牲層47移 除。在溝槽上填埋第三犧牲層。第三犧牲層可包括例如多晶硅層。對第三犧牲層實施平坦 化工藝。實施回蝕工藝使得經平坦化的第三犧牲層保留至從溝槽底表面起的第二高度。因 此，形成經圖案化的第三犧牲層49。第二高度具有大于第一高度的值，第一高度是用于形成 經圖案化的第一犧牲層44的高度。例如，第一高度和第二高度之間的差異為約250人 約 400A.參考圖17A和17B，將在通過經圖案化的第三犧牲層49暴露出的單元區域中溝槽 的內側壁之一上保留的保留側面接觸導電層46A的部分蝕刻。因此，在從第一高度至第二高度的單元區域中溝槽的內側壁之一上形成線形側面接觸46B。用于形成側面接觸46B的位置可通過對第一犧牲層回蝕的第一高度和對第三犧 牲層回蝕的第二高度而限定。因此，通過控制回蝕目標，可容易地控制用于形成側面接觸 46B的位置，并也可改善側面接觸46B的外形的均勻性。參考圖18A和18B，在通過經圖案化的第三犧牲層49暴露出的溝槽的內側壁上形 成第二襯墊層50。例如，第二襯墊層50可包括襯墊氮化物層。參考圖19A和19B，將經圖案化的第三犧牲層49移除。例如，使用移除工藝將經圖 案化的第三犧牲層49移除。在溝槽上填埋摻雜多晶硅層51。摻雜多晶硅層51用作用于側面接觸46B的硅化 工藝和結的源。實施熱處理工藝。通過熱處理工藝使摻雜多晶硅層51與側面接觸46B反應，因此 將側面接觸46B硅化。附圖標記46C表示硅化的側面接觸46C。而且，熱處理工藝使得包含于摻雜多晶硅層51中的摻雜劑擴散入與硅化的側面 接觸46C接觸的有源區A中，以在與硅化的側面接觸46C接觸的襯底40的部分中形成結 52。即，在單元區域中形成硅化的側面接觸46C和結52。另一方面，因為經圖案化的側面接 觸導電層46從邊緣區域移除，所以在邊緣區域中不形成硅化的側面接觸46C，因此在邊緣 區域中也不形成結52。參考圖20A和20B，移除摻雜多晶硅層51，并且在襯底結構上形成用于形成掩埋位 線的掩埋位線導電層。對掩埋位線導電層實施回蝕工藝直至高于第二高度的第三高度，以 形成與硅化的側面接觸46C連接的掩埋位線53。掩埋位線53可包括雙層。例如，掩埋位線53可通過形成鈦(Ti)/TiN層和鎢(W) 層并實施回蝕工藝來形成。根據本發明第二實施方案，通過選擇性地移除在溝槽內側壁上形成的側面接觸導 電層，在單元區域中溝槽的內側壁之一上可形成側面接觸。因此，可不實施用于移除在邊緣 區域中形成的側面接觸的工藝，并且可在單元區域中容易地形成側面接觸。根據本發明的實施方案，通過形成包含金屬的掩埋位線，可減小掩埋位線的電阻。此外，通常除了邊緣區域之外，在單元區域中可選擇性地形成側面接觸。此外，可 容易地形成具有均勻外形的側面接觸。雖然已經相對于具體的實施方案描述了本發明，但是對本領域技術人員顯而易見 的是在不脫離如所附權利要求所限定的本發明的精神和范圍的情況下，可做出各種改變 和修改。
權利要求
1.一種制造半導體器件的方法，包括蝕刻包括單元區域和邊緣區域的襯底以形成多個溝槽；在所述溝槽的表面輪廓上形成第一襯墊氮化物層；移除在所述單元區域中所述溝槽的內側壁之一上形成的第一襯墊氮化物層的部分，以 形成打開所述單元區域中所述溝槽的內側壁之一的線形的側面接觸區域；和在所述溝槽的表面輪廓上形成側面接觸導電層。
2.根據權利要求1所述的方法，還包括實施側壁氧化以在所述溝槽的內側壁和底表 面上形成側壁氧化物層。
3.根據權利要求2所述的方法，其中移除所述第一襯墊氮化物層的部分以形成所述側 面接觸區域還包括移除所述第一襯墊氮化物層的部分以暴露出在所述側面接觸區域中形成的所述側壁 氧化物層；和將通過移除所述第一襯墊氮化物層的部分而暴露出的所述側壁氧化物層的部分移除。
4.根據權利要求1所述的方法，還包括形成在其中形成有所述側面接觸導電層的所述溝槽上填埋的摻雜多晶硅層；和實施熱處理工藝。
5.根據權利要求4所述的方法，其中實施所述熱處理工藝包括將在所述側面接觸區 域上填埋的所述側面接觸導電層的部分硅化，以在所述單元區域中的溝槽的內側壁之一上 形成線形的側面接觸。
6.根據權利要求5所述的方法，其中實施所述熱處理工藝包括使包含于所述摻雜多 晶硅層中的摻雜劑擴散以在與所述側面接觸相接觸的襯底中形成結。
7.根據權利要求5所述的方法，還包括在實施所述熱處理工藝之后，移除所述摻雜多 晶娃層；禾口形成在所述溝槽的部分上填埋的位線。
8.根據權利要求7所述的方法，其中在所述單元區域中的溝槽上填埋的所述位線與所 述側面接觸連接。
9.根據權利要求1所述的方法，其中移除所述第一襯墊氮化物層的部分以形成所述側 面接觸區域包括在其中形成有所述第一襯墊氮化物層的所述溝槽中形成第一犧牲層至第一高度；形成覆蓋所述邊緣區域的掩模圖案；將通過所述第一犧牲層和所述掩模圖案暴露出的所述第一襯墊氮化物層的部分移除；在所述單元區域中所述溝槽的內側壁之一上從所述第一高度至第二高度形成線形的 犧牲圖案，所述第二高度高于所述第一高度；形成第三犧牲層至所述第二高度，所述第三犧牲層填埋在其中形成有所述犧牲圖案的 所述溝槽上；在通過所述第三犧牲層暴露出的所述溝槽的內側壁上形成第二襯墊氮化物層；和移除所述第三犧牲層以形成所述側面接觸區域。
10.一種制造半導體器件的方法，包括蝕刻襯底以形成多個溝槽；在所述溝槽的底表面和內側壁上形成第一襯墊層至第一高度； 在其中形成有所述第一襯墊層的所述溝槽的內側壁之一上形成犧牲襯墊層； 形成第三犧牲層至第二高度，使得所述第三犧牲層填埋在其中形成有所述犧牲襯墊層 的所述溝槽上；將通過所述第三犧牲層暴露出的所述犧牲襯墊層的部分移除以形成犧牲圖案； 在通過所述第三犧牲層暴露出的所述溝槽的內側壁上形成第二襯墊層；和 將所述第三犧牲層移除，以形成打開所述溝槽的內側壁之一的線形的側面接觸區域。
11.根據權利要求10所述的方法，其中形成所述第一襯墊層包括 在所述溝槽的表面輪廓上形成第一襯墊；形成在所述溝槽上填埋的第一犧牲層至所述第一高度；和 將通過所述第一犧牲層暴露出的所述第一襯墊的部分移除。
12.根據權利要求10所述的方法，還包括在移除所述第三犧牲層之后，在其中形成有所述側面接觸區域的溝槽的表面輪廓上形 成側面接觸導電層，使得所述側面接觸導電層填埋在所述側面接觸區域上；和將在所述側面接觸區域上填埋的所述側面接觸導電層的部分硅化以形成側面接觸。
13.根據權利要求12所述的方法，其中將所述側面接觸導電層硅化以形成所述側面接 觸包括形成在其中形成有所述側面接觸導電層的所述溝槽上填埋的摻雜多晶硅層； 實施熱處理工藝，以將在所述側面接觸區域上填埋的所述側面接觸導電層的部分硅 化；和移除所述摻雜多晶硅層。
14.根據權利要求12所述的方法，其中在對應于其上形成有所述犧牲圖案的所述內側 壁部分的內側壁部分上形成所述側面接觸。
15.一種制造半導體器件的方法，包括蝕刻包括單元區域和邊緣區域的襯底以形成多個溝槽； 在所述溝槽的表面輪廓上形成第一襯墊層； 在所述溝槽上形成第一犧牲層至第一高度； 形成覆蓋所述邊緣區域的掩模圖案；將通過所述第一犧牲層和所述掩模圖案暴露出的所述第一襯墊層的部分移除； 在所述單元區域中所述溝槽的第一內側壁上形成犧牲襯墊層； 移除所述第一犧牲層；形成第三犧牲層至高于所述第一高度的第二高度，使得所述第三犧牲層填埋在所述溝 槽上；將通過所述第三犧牲層暴露出的所述犧牲襯墊層的部分移除，以在所述單元區域中所 述溝槽的第二內側壁上形成線形的犧牲圖案，其中所述溝槽的所述第二內側壁是與同一溝 槽的所述第一內側壁相對的側壁；在通過所述第三犧牲層暴露出的所述溝槽的第一和第二內側壁上形成第二襯墊層；和 將所述第三犧牲層移除，以形成打開所述單元區域中所述溝槽的第一內側壁的線形的側面接觸區域。
16.根據權利要求15所述的方法，其中在所述單元區域中所述溝槽的第一內側壁上形 成所述犧牲襯墊層包括在通過所述第一犧牲層暴露出的所述溝槽的第一和第二內側壁上形成犧牲襯墊； 形成覆蓋所述單元區域中所述溝槽的第一內側壁的掩模圖案；和 使用所述掩模圖案，將所述犧牲襯墊的暴露部分移除。
17.根據權利要求16所述的方法，還包括在形成所述犧牲襯墊之后，形成在所述溝槽上填埋的第二犧牲層；和 使用所述掩模圖案蝕刻所述第二犧牲層至一定厚度以暴露出所述犧牲襯墊。
18.根據權利要求15所述的方法，還包括，在移除所述第三犧牲層以形成所述側面接 觸區域之后在其中形成有所述側面接觸區域的所述溝槽的表面輪廓上形成側面接觸導電層，使得 所述側面接觸導電層填埋在所述側面接觸區域上；和將在所述側面接觸區域上填埋的所述側面接觸導電層的部分硅化以形成側面接觸。
19.根據權利要求18所述的方法，其中將所述側面接觸導電層硅化以形成所述側面接 觸包括形成在其中形成有所述側面接觸導電層的所述溝槽上填埋的摻雜多晶硅層； 實施熱處理工藝，以將在所述側面接觸區域上填埋的所述側面接觸導電層的部分硅 化；和移除所述摻雜多晶硅層。
20.一種制造半導體器件的方法，包括 蝕刻襯底以形成多個溝槽；在所述溝槽的底表面和內側壁上形成第一襯墊層至第一高度； 在通過所述第一襯墊層暴露出的所述溝槽的第一內側壁上形成側面接觸導電層； 形成第三犧牲層至高于所述第一高度的第二高度，使得所述第三犧牲層填埋在其中形 成有所述側面接觸導電層的所述溝槽上；和將通過所述第三犧牲層暴露出的所述側面接觸導電層的部分移除，以在所述溝槽的與 所述第一內側壁相對的第二內側壁上形成線形的側面接觸。
21.根據權利要求20所述的方法，其中形成所述第一襯墊層包括 在所述溝槽的表面輪廓上形成第一襯墊；形成在所述溝槽上填埋的第一犧牲層至所述第一高度；和 將通過所述第一犧牲層暴露出的所述第一襯墊的部分移除。
22.根據權利要求21所述的方法，其中在所述溝槽的所述第一內側壁上形成所述側面 接觸導電層包括在通過所述第一犧牲層暴露出的所述溝槽的內側壁上形成用于形成側面接觸的導電層；形成覆蓋所述溝槽的所述第一內側壁的掩模圖案；和 使用所述掩模圖案將所述導電層的暴露部分移除。
23.根據權利要求22所述的方法，還包括在形成所述導電層之后，形成在所述溝槽上填埋的第二犧牲層；和 使用所述掩模圖案蝕刻所述第二犧牲層至一定厚度以暴露出所述導電層。
24.根據權利要求20所述的方法，還包括在通過所述第三犧牲層暴露出的所述溝槽 的內側壁上形成第二襯墊層。
25.根據權利要求20所述的方法，還包括形成在其中形成有所述側面接觸的所述溝槽上填埋的摻雜多晶硅層； 實施熱處理工藝以將在側面接觸區域上填埋的所述側面接觸硅化；和 移除所述摻雜多晶硅層。
26.—種制造半導體器件的方法，包括蝕刻包括單元區域和邊緣區域的襯底以形成多個溝槽； 在所述溝槽的表面輪廓上形成第一襯墊層； 在所述溝槽上形成第一犧牲層至第一高度； 形成覆蓋所述邊緣區域的掩模圖案；將通過所述第一犧牲層和所述掩模圖案暴露出的所述第一襯墊層的部分移除； 在所述單元區域中所述溝槽的內側壁之一上形成側面接觸導電層； 形成第三犧牲層至高于所述第一高度的第二高度，使得所述第三犧牲層填埋在所述溝 槽上；和將通過所述第三犧牲層暴露出的所述側面接觸導電層的部分移除，以在所述溝槽的所 述內側壁之一上形成線形的側面接觸。
27.根據權利要求沈所述的方法，其中在所述溝槽的所述內側壁之一上形成所述側面 接觸導電層包括在通過所述第一犧牲層暴露出的所述溝槽的內側壁上形成用于形成側面接觸的導電層；形成覆蓋所述單元區域中所述溝槽的所述內側壁之一的掩模圖案；和 使用所述掩模圖案將所述導電層的暴露部分移除。
28.根據權利要求27所述的方法，還包括在形成所述導電層之后，形成在所述溝槽上填埋的第二犧牲層；和 使用所述掩模圖案蝕刻所述第二犧牲層至一定厚度以暴露出所述導電層。
29.根據權利要求沈所述的方法，還包括在移除所述側面接觸導電層的部分之后，在 通過所述第三犧牲層暴露出的所述溝槽的內側壁上形成第二襯墊層。
30.根據權利要求沈所述的方法，還包括形成在其中形成有所述側面接觸的所述溝槽上填埋的摻雜多晶硅層； 實施熱處理工藝以將在側面接觸區域上填埋的所述側面接觸硅化；和 移除所述摻雜多晶硅層。
全文摘要
一種制造半導體器件的方法，包括蝕刻襯底以形成多個溝槽，在溝槽的底表面和內側壁上形成第一襯墊層至第一高度，在其中形成第一襯墊層的溝槽的內側壁之一上形成犧牲襯墊層，形成第三犧牲層至第二高度，使得在其中形成犧牲襯墊層的溝槽上填埋第三犧牲層，將通過第三犧牲層暴露出的犧牲襯墊層的部分移除以形成犧牲圖案，在通過第三犧牲層暴露出的溝槽的內側壁上形成第二襯墊層，和移除第三犧牲層以形成打開溝槽的內側壁之一的線形側面接觸區域。
文檔編號H01L21/768GK102104020SQ20101014119
公開日2011年6月22日 申請日期2010年3月25日 優先權日2009年12月22日
發明者高銀靜 申請人:海力士半導體有限公司