專利名稱：單柵非易失性快閃存儲單元、存儲器件及其制造方法
技術領域：
本發明涉及半導體存儲器，特別涉及一種單柵非易失性快閃存儲單元、存儲器件及其制造方法。
背景技術：
通常，用于存儲數據的半導體存儲器分為易失性存儲器和非易失性存儲器，易失性存儲器易于在電中斷時丟失其數據，而非易失性存儲器即使在供電中斷后仍能保持片內信息。目前可得到的非易失存儲器有幾種形式，包括電可編程只讀存儲器(EPROM)、電可擦除編程只讀存儲器(EEPROM)和快閃存儲器(flash memory) 0與其它的非易失性存儲器相比，快閃存儲器具有存儲數據的非易失性、低功耗、電重寫能力以及低成本等特性，因此， 非易失性存儲器已廣泛地應用于各個領域，包括嵌入式系統，如PC及外設、電信交換機、蜂窩電話、網絡互聯設備、儀器儀表和汽車器件，同時還包括新興的語音、圖像、數據存儲類產品，如數字相機、數字錄音機和個人數字助理。
例如在公開號CN101051653A的中國專利申請中提供了一種單柵存儲單元，參見圖1，給出了現有技術的單柵存儲單元的截面圖。該單柵存儲單元由N型襯底12或N阱制成。均為P+型的第一區域14，第二區域16和第三區域18位于該N阱或N型襯底12中。 該第一區域14，第二區域16和第三區域18彼此間隔開，限定了第一區域14與第二區域16 之間的第一溝道區域24，以及在第二區域16與第三區域18之間的第二溝道26。在第一溝道區域M之上的是與第一溝道區M間隔開并且絕緣的控制柵極20。該控制柵極20覆蓋該第一溝道區域對，但是與第一區域14和第二區域16少量重疊或不重疊。在第二溝道區域沈之上的是與第二溝道區沈間隔開并且絕緣的浮置柵極22，該浮置柵極22覆蓋該第二溝道區域沈，但是與第二區域16和第三區域18少量重疊或不重疊。在寫操作中，將例如+5伏的正電壓施加到第一區域14，將接地的較低電壓施加到第三區域18，將接地的低電壓施加到控制柵極24，因為第一區域14，第二區域16和第一溝道區域M形成了 P型晶體管，因此施加0伏到控制柵極20將導通第一溝道區域24，于是來自第一區域14的+5伏電壓將通過第一溝道區域M傳送到第二區域16。在第二區域16處，根據熱載流子機理，空穴將通過溝道被注入到浮置柵極22，完成寫操作。
現有技術中，擦寫操作一般是利用熱電子或者電子隧穿的原理來完成。因此擦寫操作需要較高的操作電壓，例如一般擦寫的操作電壓為7V 20V。因此在制造工藝中，必須包含高壓器件，制造工藝復雜，成本較高。同時擦寫過程中的熱電子及電子隧穿的反復擦寫容易造成晶體管的失效。
發明內容
本發明解決的技術問題是，提供一種單柵非易失性快閃存儲單元及其制造方法， 提高了存儲單元的可靠性。
為了解決上述問題，本發明提供了一種單柵非易失性快閃存儲單元，包括半導體結構，所述半導體結構包括襯底、位于襯底中的第一導電類型的摻雜阱，位于摻雜阱內及其上的控制柵晶體管和浮柵晶體管，其中控制柵晶體管源極和浮柵晶體管的漏極共用，所述浮柵晶體管具有浮柵結構，所述半導體結構上具有層間介質層； 還包括可動開關，設置于所述浮柵結構上方，所述可動開關對應位置的層間介質層中具有暴露浮柵結構的開口，所述可動開關包括支撐部件和導電互連部件，所述支撐部件位于所述導電互連部件的外圍，且與所述層間介質層連接，并將所述導電互連部件懸置在所述開口上方，當向所述導電互連部件施加電壓時，則所述導電互連部件與所述浮柵結構電連接。
優選的，所述浮柵結構包括浮柵部和浮柵延伸部； 可動開關，設置于所述浮柵延伸部上方，所述可動開關對應位置的層間介質層中具有暴露浮柵延伸部的開口，所述可動開關包括支撐部件和導電互連部件，所述支撐部件連接在所述導電互連部件的外圍，且與所述層間介質層連接，所述導電互連部件通過所述支撐部件懸置在所述開口上方，當向所述導電互連部件施加電壓，則所述導電互連部件進入所述開口和所述浮柵延伸部導電互連。
優選的，所述第一摻雜類型為N型，第二摻雜類型為P型。
優選的，所述第一摻雜類型為P型，第二摻雜類型為N型。
優選的，所述支撐部件為絕緣材料，所述支撐部件為分布在導電互連部件對稱的兩側的引腳，且所述支撐部件和所述導電互連部件連接的一端位于導電互連部件下方，與層間介質層連接的一端位于層間介質層上方。
優選的，所述浮柵結構包括浮柵極和位于所述浮柵極上的絕緣層，所述開口包括 所述層間介質層中的介質層開口，及對應于介質層開口中央區域的浮柵延伸部的絕緣層中的開口，即浮柵延伸部開口 ；所述浮柵延伸部開口位于所述介質層開口的中央區域。
優選的，所述導電互連部件對應于所述浮柵延伸部開口的位置向浮柵延伸部一側凸出，且所述凸出位置和所述浮柵延伸部開口位置對應。
優選的，所述導電互連部件對應于所述開口的中央區域。
優選的，所述導電互連部件為金屬材料。
一種包括陣列排列的上述單柵非易失性快閃存儲單元的單柵非易失性快閃存儲器件。
一種單柵非易失性快閃存儲單元的制造方法，包括步驟 提供半導體結構，所述半導體結構包括襯底、位于襯底中的第一導電類型的摻雜阱，位于摻雜阱及其上的控制柵晶體管和浮柵晶體管，其中控制柵晶體管源極和浮柵晶體管的漏極共用，所述浮柵晶體管具有浮柵結構，所述控制柵晶體管和浮柵晶體管上具有層間介質層； 對所述半導體結構進行刻蝕，在所述浮柵結構上的層間介質層中形成第一開口 ； 在所述第一開口中填充犧牲介質； 在所述層間介質層上形成阻擋層，所述阻擋層覆蓋部分所述犧牲介質； 刻蝕所述阻擋層，在所述阻擋層中形成暴露所述犧牲介質的第二開口 ； 在所述犧牲介質表面的所述阻擋層上形成導電層，所述導電層覆蓋所述第二開 Π ； 去除所述第一開口中的犧牲介質。
優選的，所述浮柵結構包括浮柵部和浮柵延伸部； 所述在浮柵結構上的層間介質層中形成第一開口為在所述浮柵延伸部上的層間介質層中形成第一開口。
優選的，所述浮柵結構包括浮柵極和位于所述浮柵極上的絕緣層，對所述半導體結構進行刻蝕形成第一開口的步驟包括 對所述層間介質層進行刻蝕，形成介質層開口 ； 對所述介質層開口內的所述絕緣層進行刻蝕，在介質層開口內的絕緣層中形成開口，即浮柵延伸部開口。
優選的，所述阻擋層位于第一開口的中央區域，所述第二開口位于第一開口的中央區域。
優選的，所述絕緣層的材料為氮化硅。
優選的，所述導電層的材料為金屬。
與現有技術相比，本發明主要具有以下優點 本發明通過在浮柵結構上方設置可動開關，所述可動開關對應位置的層間介質層中具有暴露浮柵結構的開口，所述可動開關包括支撐部件和導電互連部件，所述支撐部件連接在所述導電互連部件的外圍，且與所述層間介質層連接，所述導電互連部件通過所述支撐部件懸置在所述開口上方，當向所述導電互連部件施加電壓，則所述導電互連部件和所述浮柵結構導電互連。從而在進行擦寫操作時，只要給可動開關加電壓，則所述導電互連部件和所述浮柵結構導電互連，從而就可以給浮柵結構中存儲或者消除電荷，實現存儲單元的存儲和擦除。這樣就不需要通過控制柵晶體管來給浮柵晶體管中的浮柵充放電，而是通過可動開關還給浮柵充放電，可動開關是由低壓控制(3V 6V)，因此由于不需要高壓， 就不需要在控制電路中制作高壓器件，所以簡化了控制電路的結構；并且由于不需要高壓實現擦寫，因此增加了器件的可靠性；并且還避免了現有技術中利用熱電子對浮柵進行寫操作過程中電流產生的功耗；進一步的由于直接對浮柵進行擦寫操作，從而大大縮短了寫操作和擦除操作的時間，提高了工作效率。
通過附圖中所示的本發明的優選實施例的更具體說明，本發明的上述及其它目的、特征和優勢將更加清晰。在全部附圖中相同的附圖標記指示相同的部分。并未刻意按實際尺寸等比例縮放繪制附圖，重點在于示出本發明的主旨。
圖1是一種現有的單柵存儲單元的截面圖； 圖2是本發明一實施例的單柵非易失性快閃存儲單元的結構圖； 圖3為圖2沿A-A，方向的剖面圖； 圖4為圖2沿B-B’方向的剖面圖； 圖5為圖2沿C-C’方向的剖面圖； 圖6為本發明的單柵非易失性快閃存儲單元制造方法的流程圖； 圖7至圖11為單柵非易失性快閃存儲單元制造方法的示意圖。
具體實施例方式由背景技術可知，現有的單柵存儲單元，擦寫操作利用熱電子或者電子隧穿的原理，需要較高電壓才能實現，一般擦寫的操作電壓為7V 20V。因此在制造工藝中，必須包含高壓器件，制造工藝復雜。本發明的存儲單元的擦寫，由可動開關對其進行充放電而實現，可動開關是有低壓控制(3V 6V)，因此可以省去控制電路中的高壓器件，從而簡化了控制電路，降低制造成本。同時擦寫過程中的熱電子及電子隧穿的反復擦寫容易造成晶體管的失效，在本發明中避免了高壓擦除，因此提供了產品在使用過程中的可靠性。另外，現有的單柵存儲單元進行擦寫操作的時候需要開啟器件溝道，并且溝道中流過大電流才能形成熱電子，因此增加了功耗，而本發明避免了現有技術中利用熱電子對浮柵進行寫操作過程中電流產生的功耗。現有的擦除操作是利用柵極氧化層在高壓偏置下電子隧穿的原理， 因此速度較慢，本發明利用可動開關直接對浮柵進行擦寫，因此提高了擦寫速度。
為使本發明的上述目的、特征和優點能夠更加明顯易懂，下面結合附圖對本發明的具體實現方式做詳細的說明。在下面的描述中闡述了很多具體細節以便于充分理解本發明。但是本發明能夠以很多不同于在此描述的其它方式來實施，本領域技術人員可以在不違背本發明內涵的情況下做類似推廣，因此本發明不受下面公開的具體實施的限制。
其次，本發明利用示意圖進行詳細描述，在詳述本發明實施例時，為便于說明，表示器件結構的剖面圖會不依一般比例作局部放大，而且所述示意圖只是實例，其在此不應限制本發明保護的范圍。此外，在實際制作中應包含長度、寬度及深度的三維空間尺寸。
圖2為本發明一實施例的單柵非易失性快閃存儲單元的結構圖。如圖2所示，單柵非易失性快閃存儲單元包括半導體結構，所述半導體結構包括襯底100、位于襯底100 中的第一導電類型的摻雜阱105，位于摻雜阱105內及其上的控制柵晶體管110和浮柵晶體管120，其中控制柵晶體管源極和浮柵晶體管的漏極共用，所述浮柵晶體管120具有浮柵結構，浮柵結構可以包括浮柵部120G和浮柵延伸部140。所述半導體結構上具有層間介質層 (未圖示)。所述存儲單元還包括可動開關200。
具體的，所述襯底100可以是單晶硅、多晶硅或非晶硅；所述襯底100也可以是硅、 鍺、砷化鎵或硅鍺化合物；該襯底100還可以具有外延層或絕緣層上硅結構；所述襯底100 還可以是其它半導體材料，這里不再一一列舉。
所述第一導電類型可以為N型或者P型，下面以第一導電類型為N型，第二導電類型為P型為例進行說明。在所述襯底100中具有N阱105，所述N阱可以用本領域技術人員所習知的方法形成，例如，在半導體襯底100上先通過光刻工藝定義出形成N阱的區域，然后進行離子注入，形成N阱，注入的離子為N型離子，例如磷離子。
在N阱中及其上具有控制柵晶體管110和浮柵晶體管120，控制柵晶體管110和浮柵晶體管120均為PMOS晶體管，當然如果是在P阱中就為NMOS晶體管。控制柵晶體管 110，用于對存儲單元進行讀寫操作，浮柵晶體管120，用于進行數據存儲。所述控制柵晶體管110和浮柵晶體管120上具有層間介質層130，在所述層間介質層上還可以具有其它的互連層，所述層間介質層用于不同互連層之間的絕緣。
所述層間介質層130的材料通常選自SiO2或者摻雜的SiO2，例如USG(Und0ped silicon glass，沒有摻雜的硅玻璃)、BPSG (Borophosphosilicate glass，摻雜硼磷的硅玻璃)、BSG(borosilicate glass，摻雜硼的硅玻璃)、PSG (Phosphosilitcate Glass，摻雜磷的硅玻璃)等。
上述半導體結構可以為本領域技術人員熟知的單柵存儲單元中的控制柵晶體管和浮柵晶體管結構，因此不再贅述。
圖3為圖2沿A-A’方向的剖面圖，在本實施例中，參考圖3，所述浮柵結構包括 浮柵部120G和浮柵延伸部140。浮柵結構還包括浮柵極1202和位于浮柵極1202上的絕緣層1203，換言之，在浮柵延伸部140中包括浮柵極1202，例如浮柵極為多晶硅層，浮柵延伸部140還包括位于浮柵極1202上的絕緣層1203，例如絕緣層1203為氮化硅或者但氧化硅材料。所述絕緣層的作用是對半導體結構上不需要形成金屬接觸的位置進行保護，使得僅在半導體結構上需要的位置形成金屬接觸。絕緣層1203上覆蓋有層間介質層130。
圖4為圖2沿B-B’方向的剖面圖，參考圖4，所述存儲單元還包括可動開關200， 可動開關200設置于所述浮柵結構上方，在本實施例中，所述可動開關200設置于浮柵延伸部140上方，所述可動開關200對應位置的浮柵延伸部140中具有暴露浮柵極1202的開口 1204，所述可動開關200包括支撐部件210和導電互連部件220，所述支撐部件210連接在所述導電互連部件220的外圍，且與所述層間介質層130連接，所述導電互連部件220通過所述支撐部件210懸置在所述開口 1204上方，當向所述導電互連部件220施加電壓，則所述導電互連部件220在靜電作用下可以進入所述開口 1204和所述浮柵極1202導電互連。 為了使得所述導電互連部件220在較低的電壓下(例如3V 6V)就能進入所述開口 1204 和所述浮柵極1202導電互連，所述層間介質層130的厚度優選的為0. 2 μ m 1 μ m。
在其它實施例中，所述浮柵結構可以僅包括浮柵部120G，不包括浮柵延伸部140， 所述可動開關可以設置于所述浮柵部120G上，設置方法與本實施例中類似。
圖5為圖2沿C-C’方向的剖面圖。在一具體實現中，所述支撐部件210為絕緣材料，所述導電互連部件220為金屬材料。如圖5所示，所述支撐部件210為分布在導電互連部件220對稱的兩側的引腳，也可以為分布在導電互連部件220四周的絕緣材料層，例如氮化硅層。所述支撐部件210和所述導電互連部件220連接的一端位于導電互連部件220下方，與層間介質層130連接的一端位于層間介質層130上方，這樣可以起到將所述導電互連部件220支撐在所述開口上方，使其懸置的作用。當向所述導電互連部件220施加電壓，則所述導電互連部件220在靜電作用下，所述導電互連部件220和所述浮柵極1202導電互相吸引，因此所述支撐部件210彎曲，所述導電互連部件220進入所述開口 1204和所述浮柵極1202導電互連。在所述導電互連部件220和所述浮柵極1202導電互連時 ，所述支撐部件 210起到剛性支撐作用，同時增加機械疲勞度，支撐部件可以為除氮化硅之外還可以為其他材料，例如Si02、SiON, Poly或者Silicon等材料。
為了使得所述導電互連部件220和所述浮柵極1202導電互連時，所述支撐部件 210彎曲并不斷裂，需要將所述支撐部件120的形狀、厚度、寬度以及導電互連部件220的厚度結合起來。優選的，所述支撐部件210的形狀可以為一條或者多條橫跨所述導電互連部件220兩側的條帶狀結構，所述支撐部件210從所述導電互連部件220兩側伸出的部分和層間介質層連接。所述支撐部件210從所述導電互連部件220兩側伸出的部分可以為直線型引腳，也可以為折線形引腳，也可以為布滿導電互連部件220側邊的塊狀引腳等等。對于上述結構使得所述支撐部件210彎曲并不斷裂，所需的支撐部件120的厚度為500埃 3000埃(具體的取值還和支撐部件的寬度有關，但是該厚度保證了任何寬度都不會斷裂)、導電互連部件220的厚度為500埃 5000埃(具體的取值還和支撐部件的寬度有關，但是該厚度保證了任何寬度都不會斷裂)。
在一優選實施方式中，所述開口包括所述層間介質層中的介質層開口及對應介質層開口中央區域的絕緣層中的開口，即浮柵延伸部開口，且介質層開口和所述浮柵延伸部貫通，構成所述開口。
在一優選實施方式中，所述導電互連部件對應于所述浮柵延伸部開口的位置向浮柵結構一側凸出。并且所述導電互連部件對應于所述開口的中央區域，換言之，所述導電互連部件的尺寸小于所述開口尺寸，從而所述導電互連部件220可以與開口 1204的側壁不接觸的情況下進入所述開口 1204，使得導電互連部件的向浮柵結構一側凸出的位置和所述浮柵延伸部140開口內的浮柵極1202接觸。例如還可以所述浮柵延伸部開口位于所述介質層開口中央區域，且所述導電互連部件凸出位置和所述浮柵延伸部開口位置對應。
為了保證所述導電互連部件220進入所述開口 1204和所述浮柵極1202導電互連時，所述導電互連部件220和所述浮柵極1202之間可以形成良好的電性接觸，優選的，所述導電互連部件220凸出位置相對浮柵結構的表面正方形，且所述正方形的面積為 0·01μ 2 25μπ 2。
所述開口 1204的尺寸可以根據所述導電互連部件的尺寸來設置，保證所述開口側邊和所述導電互連部件之間的距離大于0。例如所述開口的長和寬分別為所述導電互連部件的長和寬的1.5倍至3倍。
另外在其它實施例中，所述浮柵結構還可以僅包括浮柵極，不包括絕緣層，這樣所述開口僅包括介質層開口。
所述導電互連部件懸置在所述開口 1204上方，從而在寫操作的時候對導電互連部件220施加5V的正電壓，則在靜電作用下導電互連部件220與開口內的浮柵導電層1202 互相吸引接觸，從而導電互連，這樣浮柵內就被存儲正電荷。在擦除的時候，對導電互連部件220施加-5V的正電壓，則在靜電作用下導電互連部件220與開口內的浮柵導電層1202 互相吸引接觸，從而導電互連，這樣浮柵內的正電荷就被擦除。
本發明通過設置可動開關，實現了直接對浮柵進行寫操作和擦出操作，現有技術中擦除操作，一般利用熱電子或者電子隧穿的原理，需要較高電壓才能實現，一般擦寫的操作電壓為7V 20V。因此在制造工藝中，必須包含高壓器件，制造工藝復雜。本發明的存儲單元的擦寫，由可動開關對其進行充放電而實現，可動開關是由低壓控制(3V 6V)，因此可以省去控制電路中的高壓器件，從而簡化了控制電路，降低制造成本。同時現有技術中擦寫過程中的熱電子及電子隧穿的反復擦寫容易造成晶體管的失效，在本發明中避免了高壓擦除，因此提供了產品在使用過程中的可靠性。并且避免了現有技術中利用熱電子對浮柵進行寫操作過程中電流產生的功耗。另外本發明由于直接對浮柵進行擦寫操作，從而大大縮短了寫操作和擦除操作的時間，提高了工作效率。
圖6為本發明的單柵非易失性快閃存儲單元制造方法的流程圖，下面參考圖6對本發明的單柵非易失性快閃存儲單元制造方法及上述實施例中的單柵非易失性快閃存儲單元結構進行進一步說明。
本實施例中單柵非易失性快閃存儲單元包括 步驟S10，提供半導體結構。
具體的參考，圖7，所述半導體結構包括襯底100、位于襯底100中的n型的摻雜阱 105，位于摻雜阱105及其上的控制柵晶體管(未圖示)和浮柵晶體管(未圖示)，其中控制柵晶體管源極和浮柵晶體管的漏極共用，所述浮柵晶體管具有浮柵結構，所述控制柵晶體管和浮柵晶體管上具有層間介質層130。
步驟s20，對所述半導體結構進行刻蝕，在所述浮柵結構上的層間介質層130中形成第一開口。
具體的，參考圖8，可以利用本領域技術人員熟知的光刻和刻蝕的方法形成第一開口 1206。例如在一具體實現中，可以在半導體結構上利用旋涂(spinon)工藝涂布光刻膠， 接著通過曝光將掩膜版上的與第一開口相對應的圖形轉移到光刻膠上，然后利用顯影液將相應部位的光刻膠去除，以形成光刻膠圖形。
接著，所述刻蝕層間介質層可以是任何常規刻蝕技術，比如化學刻蝕技術或者等離子體刻蝕技術，在本實施例中，采用等離子體刻蝕技術，采用cf4、chf3、ch2f2^ch3f,c4f8或者c5f8中的一種或者幾種作為反應氣體刻蝕層間介質層130直至形成暴露浮柵結構的第一開口。
—般的，所述浮柵結構還可以包括浮柵部(未圖示)和浮柵延伸部140。所述浮柵結構可以包括浮柵極1202和位于浮柵極上的絕緣層1203，換言之，在浮柵延伸部140中包括浮柵極1202，例如浮柵極為多晶硅層，浮柵延伸部140還包括位于浮柵極1202上的絕緣層1203，例如絕緣層1203為氮化硅或者但氧化硅材料。所述絕緣層的作用是對半導體結構上不需要形成金屬接觸的位置進行保護，使得僅在半導體結構上需要的位置形成金屬接觸。
所述對半導體結構進行刻蝕，在所述浮柵結構上的層間介質層中形成第一開口具體可以包括步驟 對所述層間介質層進行刻蝕，形成介質層開口。
接著，對介質層開口內的浮柵延伸部140上形成暴露部分浮柵延伸部140的光掩膜圖形，然后對所述介質層開口內暴露的所述絕緣層進行刻蝕，形成浮柵延伸部開口。所述介質層開口和所述浮柵延伸部開口構成第一開口 1206，所述第一開口 1206就暴露浮柵延伸部140中的浮柵極1202。
在一優選實施方式中，所述浮柵延伸部開口位于介質層開口的中央區域。
步驟S30，在所述第一開口中填充犧牲介質。
具體的，參考圖9，所述填充犧牲介質1208的工藝可以利用化學氣相沉積或者旋涂工藝，例如涂覆光刻膠層。填充第一開口直到和層間介質層130齊平。
步驟s40，在所述層間介質層130上形成阻擋層，所述阻擋層覆蓋部分所述犧牲介質 1208。
具體的，參考圖10，在層間介質層130上可以利用化學氣相沉積方法形成阻擋層 1209，所述阻擋層1209的材料可以具體為氮化硅。
在一具體實現中，所述阻擋層可以覆蓋第一開口的中央區域的犧牲介質1208。從而使得阻擋層1209暴露第一開口邊緣區域的所述犧牲介質1208。
步驟s50，刻蝕所述阻擋層，在所述阻擋層中形成暴露部分所述犧牲介質的第二開□。
具體的，參考圖10，在所述阻擋層表面形成光掩膜圖形，在光掩膜圖形掩蔽下進行刻蝕，形成第二開口 1210，第二開口 1210暴露所述犧牲介質。所述刻蝕方法可以利用本領域技術人員熟知的方法，例如等離子體刻蝕。
優選的，所述第二開口對應于所述浮柵延伸結構開口的位置。
步驟S60，在所述犧牲介質表面的阻擋層上形成導電層，所述導電層覆蓋所述第二開口。
具體的，參考圖11，所述形成具體工藝條件包括物理氣相沉積靶材材料為金屬， 例如鋁，反應溫度為250攝氏度至500攝氏度，腔室壓力為10毫托至18毫托，直流功率為 10000瓦至40000瓦，氬氣流量為每分鐘2標準立方厘米至每分鐘20標準立方厘米，填充所述第二開口 1210，直至形成覆蓋所述第二開口 1210的金屬層。
例如可以進行刻蝕，去除所述阻擋層1209上多余的導電層，僅保留第二開口 1210 邊緣處(即所述犧牲介質對應的所述阻擋層上)及第二開口 1210內的阻擋層1209上的導電層。在形成導電層1212的時候，由于導電層1212首先要填充第二開口 1210，因此在第二開口 1210的位置導電層1212會向浮柵延伸部140方向凸出，也就是對應于所述浮柵延伸部140開口的位置的導電層會凸出。從而使得在形成存儲單元后，在靜電的作用下，導電層會和所述浮柵延伸部開口內的浮柵極1202接觸，導電互連。
步驟S70，去除所述第一開口中的犧牲介質。
具體的，繼續參考圖11，可以利用清洗或者灰化的方法去除犧牲介質。所述犧牲介質處上述實施例中的材料之外還可以為其它的容易通過清洗和灰化的方法去除的材料。從而形成了如圖4所示的結構。
優選的，所述阻擋層位于第一開口的中央區域，所述第二開口位于第一開口的中央區域。所述浮柵延伸部開口位于所述介質層開口的中央區域，且所述導電層的向浮柵延伸部方向凸出位置和所述浮柵延伸部開口位置對應。
另外在上述實施例中還可以第一摻雜類型為P型，第二摻雜類型為N型。
另外，在其它實施例中也可以不設置浮柵延伸部。所述可動開關直接在浮柵部上形成。
除此之外，本發明還提供了一種包括陣列排列的上述單柵非易失性快閃存儲單元的單柵非易失性快閃存儲器件。
以上所述，僅是本發明的較佳實施例而已，并非對本發明作任何形式上的限制。任何熟悉本領域的技術人員，在不脫離本發明技術方案范圍情況下，都可利用上述揭示的方法和技術內容對本發明技術方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發明技術方案保護的范圍內。
權利要求
1.一種單柵非易失性快閃存儲單元，包括半導體結構，所述半導體結構包括襯底、位于襯底中的第一導電類型的摻雜阱，位于摻雜阱內及其上的控制柵晶體管和浮柵晶體管， 其中控制柵晶體管源極和浮柵晶體管的漏極共用，所述浮柵晶體管具有浮柵結構，所述半導體結構上具有層間介質層；其特征在于，還包括可動開關，設置于所述浮柵結構上方，所述可動開關對應位置的層間介質層中具有暴露浮柵結構的開口；所述可動開關包括支撐部件和導電互連部件，所述支撐部件位于所述導電互連部件的外圍，且與所述層間介質層連接，并將所述導電互連部件懸置在所述開口上方，當向所述導電互連部件施加電壓時，則所述導電互連部件與所述浮柵結構電連接。
2.根據權利要求1所述的單柵非易失性快閃存儲單元，其特征在于，所述浮柵結構包括浮柵部和浮柵延伸部；可動開關，設置于所述浮柵延伸部上方，所述可動開關對應位置的層間介質層中具有暴露浮柵延伸部的開口，所述可動開關包括支撐部件和導電互連部件，所述支撐部件連接在所述導電互連部件的外圍，且與所述層間介質層連接，所述導電互連部件通過所述支撐部件懸置在所述開口上方，當向所述導電互連部件施加電壓，則所述導電互連部件進入所述開口和所述浮柵延伸部導電互連。
3.根據權利要求2所述的單柵非易失性快閃存儲單元，其特征在于，所述第一摻雜類型為N型，第二摻雜類型為P型。
4.根據權利要求2所述的單柵非易失性快閃存儲單元，其特征在于，所述第一摻雜類型為P型，第二摻雜類型為N型。
5.根據權利要求2所述的單柵非易失性快閃存儲單元，其特征在于，所述支撐部件為絕緣材料，所述支撐部件為分布在導電互連部件對稱的兩側的引腳，且所述支撐部件和所述導電互連部件連接的一端位于導電互連部件下方，與層間介質層連接的一端位于層間介質層上方。
6.根據權利要求5所述的單柵非易失性快閃存儲單元，其特征在于，所述浮柵結構包括浮柵極和位于所述浮柵極上的絕緣層，所述開口包括所述層間介質層中的介質層開口， 及對應于介質層開口中央區域的浮柵延伸部的絕緣層中的開口，即浮柵延伸部開口 ；所述浮柵延伸部開口位于所述介質層開口的中央區域。
7.根據權利要求6所述的單柵非易失性快閃存儲單元，其特征在于，所述導電互連部件對應于所述浮柵延伸部開口的位置向浮柵延伸部一側凸出，且所述凸出位置和所述浮柵延伸部開口位置對應。
8.根據權利要求2所述的單柵非易失性快閃存儲單元，其特征在于，所述導電互連部件對應于所述開口的中央區域。
9.根據權利要求2所述的單柵非易失性快閃存儲單元，其特征在于，所述導電互連部件為金屬材料。
10.一種包括陣列排列的權利要求1所述的上述單柵非易失性快閃存儲單元的單柵非易失性快閃存儲器件。
11.一種單柵非易失性快閃存儲單元的制造方法，其特征在于，包括步驟提供半導體結構，所述半導體結構包括襯底、位于襯底中的第一導電類型的摻雜阱，位于摻雜阱及其上的控制柵晶體管和浮柵晶體管，其中控制柵晶體管源極和浮柵晶體管的漏極共用，所述浮柵晶體管具有浮柵結構，所述控制柵晶體管和浮柵晶體管上具有層間介質層；對所述半導體結構進行刻蝕，在所述浮柵結構上的層間介質層中形成第一開口 ；在所述第一開口中填充犧牲介質；在所述層間介質層上形成阻擋層，所述阻擋層覆蓋部分所述犧牲介質；刻蝕所述阻擋層，在所述阻擋層中形成暴露所述犧牲介質的第二開口 ；在所述犧牲介質表面的阻擋層上形成導電層，所述導電層覆蓋所述第二開口 ；去除所述第一開口中的犧牲介質。
12.根據權利要求11所述的單柵非易失性快閃存儲單元的制造方法，其特征在于，所述浮柵結構包括浮柵部和浮柵延伸部；所述在浮柵結構上的層間介質層中形成第一開口為在所述浮柵延伸部上的層間介質層中形成第一開口。
13.根據權利要求12所述的單柵非易失性快閃存儲單元的制造方法，其特征在于，所述浮柵結構包括浮柵極和位于所述浮柵極上的絕緣層，對所述半導體結構進行刻蝕形成第一開口的步驟包括對所述層間介質層進行刻蝕，形成介質層開口 ；對所述介質層開口內的所述絕緣層進行刻蝕，在介質層開口內的絕緣層中形成開口， 即浮柵延伸部開口。
14.根據權利要求12所述的單柵非易失性快閃存儲單元的制造方法，其特征在于，所述阻擋層位于第一開口的中央區域，所述第二開口位于第一開口的中央區域。
15.根據權利要求12所述的單柵非易失性快閃存儲單元的制造方法，其特征在于，所述絕緣層的材料為氮化硅。
16.根據權利要求12所述的單柵非易失性快閃存儲單元的制造方法，其特征在于，所述導電層的材料為金屬。
全文摘要
本發明提供了一種單柵非易失性快閃存儲單元、包括該存儲單元的存儲器件及其制造方法，該存儲單元包括半導體結構及可動開關，所述可動開關包括支撐部件和導電互連部件，所述支撐部件位于所述導電互連部件的外圍，且與所述層間介質層連接，所述導電互連部件懸置在所述開口上方，當向所述導電互連部件施加電壓時，則所述導電互連部件與所述浮柵結構電連接。本發明提供的單柵非易失性快閃存儲單元，控制電路簡單，制造成本低，可靠性高，功耗低，效率高。
文檔編號H01L27/115GK102201412SQ20101013570
公開日2011年9月28日 申請日期2010年3月25日 優先權日2010年3月25日
發明者毛劍宏, 韓鳳芹 申請人:江蘇麗恒電子有限公司