專利名稱：一種新型源漏結構的抗輻照soi器件及制備方法
技術領域：
本發明屬于集成電路及空間技術應用領域。本發明涉及一種能夠大幅提高器件的抗總劑量輻照性能的SOI器件，尤其是一種基于主流集成電路工藝制備的新型SOI器件結構。
背景技術：
集成電路技術由于成本低、功能強大、體積小等優點已經成為推動電子信息產業及社會發展的重要動力。集成電路芯片被廣泛應用于計算機、通訊、汽車、工業控制及消費電子等領域。集成電路芯片同樣大量應用于空間技術中，大量使用集成電路芯片使衛星的功能更強大，體積和重量更小，集成電路芯片的發展對于空間技術的發展具有重要意義。相對于體硅器件而言，SOI器件具有更高的集成度、更低的功耗以及更優良的短溝道特性，并且由于埋氧層的存在從根本上消除了閂鎖效應從而使器件的可靠性大幅提高。SOI技術以其優良的器件特性被廣泛應用于超深亞微米集成電路芯片中SOI器件是集成電路的基本構成單元，隨著SOI技術越來越被廣泛應用于集成電路制造，研究具有良好抗總劑量輻照能力的SOI器件對于提高芯片的可靠性以及使用壽命具有重要意義。如圖1所示為常規的SOI器件結構，包括硅襯底層1，埋氧化層2，源區3，漏區4， 二氧化硅柵氧化層5，隔離氧化層6、溝道區7及多晶硅柵8 ；在空間環境應用中，集成電路受到空間輻射的影響，輻照對于SOI集成電路的影響主要在于在埋氧層2中引入氧化物陷阱電荷，如圖5所示，這些陷阱電荷一方面吸引硅層中的電子形成了寄生的導電溝道10，使器件的泄漏電流增大，另一方面這部分電荷作用將耦合到柵氧化層中，造成器件的柵控能力下降從而使器件性能退化，針對埋氧層的加固措施是SOI器件的加固重點。由于SOI技術在集成電路芯片中的廣泛應用，在不改變主流半導體制造工藝的前提下提出一種可以減小器件總劑量輻照后關態泄露電流的新型源漏摻雜結構的SOI器件對于提高集成電路的可靠性具有很大的意義。
發明內容
本發明在現有的SOI器件結構的基礎上，采用與主流半導體制造工藝兼容的摻雜注入方法，在硅層背界面引入與源漏類型相反的雜質。通過改變源漏區與埋氧層界面處的摻雜類型，使輻照導致的埋氧層界面處的寄生導電溝道無法導通，從而減少總劑量輻照引起的SOI器件背柵泄漏電流以及由于耦合引起的器件性能退化，達到提高SOI器件抗總劑量輻照能力的目的。本發明一方面提供一種可以提高器件抗總劑量輻照效應(減小總劑量輻照效應引起的器件性能退化)的新型SOI器件結構。本發明另一方面提供了這種新型抗輻照SOI 器件的制備方法。為了達到本發明的第一目的，采用的技術方案是一種新型源漏結構的抗輻照SOI器件，包括襯底硅層，埋氧化層、有源區硅層、柵氧化層及隔離氧化層，所述有源區硅層上形成源區、漏區和溝道區，其特征在于，所述源區或者漏區與埋氧化層之間有一層與源區或者漏區摻雜類型相反的摻雜層。所述源區或者漏區的摻雜濃度與所述摻雜層界面的摻雜濃度變化為突變。所述摻雜層的厚度為10 40納米。所述摻雜層的形成方法為第一次對源區或漏區進行離子注入摻雜，對于NMOS而言注入施主雜質，對于PMOS而言注入受主雜質；第二次對源區或漏區進行離子注入摻雜， 注入雜質類型與第一次相反。為了達到本發明的另一目的，采用的技術方案是一種新型源漏結構的抗輻照SOI器件制備方法，其步驟包括1)準備兩片單晶硅，一片作為有源區硅層，一片作為襯底硅片，所述襯底硅片上使用熱氧化工藝生成埋氧化層；2)采用硅片鍵合工藝將第一步制作的有源區硅層與具有埋氧化層的硅襯底制作在一起，之后對于頂層的硅膜減薄；3)使用源漏掩膜版阻擋器件溝道區部分，使用離子注入工藝使溝道兩端形成源區及漏區；4)采用同樣的離子注入工藝，使用與步驟3)相反類型的雜質離子，注入源區或漏區，使源區或漏區與埋氧層接觸處形成摻雜薄層；5)進行溝道部分摻雜，使用源漏掩膜版定義柵氧化層的長度，在溝道部分之上制作柵氧化層；6)在柵氧化層上淀積多晶硅柵，之后生成隔離氧化層實現多晶硅柵與源區、漏區之間的隔離；7)后續進行SOI器件常規加工程序，制作完畢。所述步驟4)注入濃度為1. 2 X IO2W 1. 5 X IO2W30與現有技術相比，本發明的有益效果是1、基于主流的SOI制造技術，與傳統工藝完全兼容。2、本發明所提出的基于源漏調制摻雜結構的新型抗總劑量輻照SOI器件可以降低在總劑量輻照之后出現的寄生泄漏電流，提高了器件的抗總劑量輻照能力。3、對于降低輻照引起的電流功耗升高、提高集成電路可靠性以及工作壽命具有重要意義，具有廣泛應用前景。
圖1為本發明SOI器件沿溝道方向剖面圖；圖2為常規的SOI器件沿溝道方向剖面圖；圖3為本發明SOI器件源漏區域深度方向摻雜濃度分布示意圖；圖4為常規的SOI器件源漏區域深度方向摻雜濃度分布示意圖；圖5為本發明SOI器件在總劑量輻照之后引起寄生泄漏溝道示意圖；圖6為常規的SOI器件在總劑量輻照之后引起寄生泄漏溝道示意圖；圖7(a)為硅片制備與埋氧化層生長步驟示意圖；圖7 (b)為硅片鍵合及硅層減薄步驟示意圖7(c)為源漏注入步驟示意圖；圖7(d)為源漏二次注入步驟示意圖；圖7 (e)為柵氧化層制作步驟示意圖；圖7(f)為多晶硅柵淀積及后續步驟示意圖；其中各區域及其材料如下1-硅襯底；2-埋氧化層；3-源區；4-漏區；5-柵氧化層；6_隔離氧化層；7_溝道區；8-多晶硅柵；9-光刻膠掩膜；10-總劑量輻照引起的寄生泄漏溝道；11-摻雜層；12-有源區硅層。
具體實施例方式下面結合附圖和具體實施方式
對本發明作進一步詳細描述如圖1所示，本發明的新型抗總劑量輻照工藝結構包括SOI結構中硅層中源漏區域的調制摻雜結構。使用兩次注入的方式使新結構器件的源漏區域中上部分為與溝道區相反的摻雜，下部分為與溝道區同類型摻雜，即在有源區硅層的背面形成同類型的摻雜。將圖1本發明的新型源漏調制摻雜的SOI器件與圖2的常規SOI器件結構相對比， 可以發現，圖2所示的常規結構中源區3和漏區4與埋氧化層2相接觸，而圖1所示的本發明SOI器件中源區3和漏區4并不直接與埋氧層2直接接觸，而是在源區3和漏區4與埋氧化層2之間存在一個薄層的區域。該區域為與溝道區7摻雜類型相同的區域，如圖3所示，表示了沿圖1箭頭所示方向對SOI器件的剖面中摻雜濃度的分布；如圖4表示了沿圖2 箭頭所示方向對SOI器件的剖面中摻雜濃度的分布，其中Tsi代表頂層硅膜的厚度，其數值在兩種器件中一致，Ta代表新型源漏結構器件中源漏區的深度，Nd代表源漏區域的摻雜濃度，Na代表新型源漏結構中處于源漏與埋氧化層中間部分的摻雜濃度。通過對比可以看出常規SOI (圖2所示)的有源區硅層中從上界面到埋氧層界面濃度分布為一致的且為同類型的摻雜，而本發明的SOI結構(圖1所示)的有源區硅層中在源漏區域部分為一種摻雜濃度，而源漏區域與埋氧化層之間的薄層中是不同濃度的相反類型摻雜。本發明這樣與源漏區域不同摻雜類型薄層的形成方法為(針對NMOQ在源漏注入(施主雜質磷、砷等)使源漏成為N型重摻雜之后，使用同樣的掩膜版對源漏進行二次深注入(受主雜質硼、鎵、銦等)，使源漏區在靠近上界面處為N型摻雜，而靠近下界面處為P 型摻雜。這一薄層襯底摻雜區域的作用為隔離了埋氧化層與源漏區域，從而使輻照在埋氧化層中產生的陷阱電荷引起的寄生泄漏溝道不能將源漏區域聯通。SOI器件在輻照后的退化主要由埋氧層中的氧化物陷阱電荷吸引溝道區域硅層中的電子形成背界面寄生泄漏溝道導致。對于傳統的SOI結構而言，源漏區域位于寄生泄漏溝道兩端，在源漏偏置電壓的作用下形成較大的寄生泄漏電流從而使SOI器件泄漏電流增大，從而出現性能退化。而對于本發明的結構而言，寄生泄漏溝道并沒有將源漏連連通，因此不會出現寄生泄漏電流，從而提高了器件的抗輻照性能。如圖6所示，本發明的新型SOI結構在總劑量輻照之后埋氧化層2中陷阱引起的有源區硅層下界面處的寄生導電溝道10，如圖5所示，為常規SOI器件總劑量輻照后引起的寄生溝道10。通過圖5與圖6的對比可以看出，對于圖6所示的常規源漏結構的SOI器件而言，輻照引起的寄生導電溝道10將器件的源區3和漏區4連通，這樣一來在源區3和漏區4之間就產生了較大的寄生泄漏電流；而對于圖5所示的本發明的 SOI結構而言，從圖5中可以看出，輻照引起的寄生導電溝道10并不能夠將源漏兩端連通， 從而并不會出現很大的寄生泄漏電流。這樣一來輻照并不會使器件的電流出現嚴重退化， 從而提高了集成電路芯片的可靠性。本發明的SOI結構另一重要特點在于其基于主流的SOI制造技術，與傳統工藝完全兼容，不會造成成本的重大變化。相對于傳統SOI器件工藝，制作過程僅僅加入一道二次源漏注入的工序，且不需要增加掩膜版。而且相對于目前的SOI器件結構而言，本發明的源漏調制摻雜結構的新型SOI器件在保留器件常規特性優勢的情況下提高了器件的抗輻照能力，且使用與傳統工藝完全相同的工藝流程，工藝流程簡單可行。下面以NMOS為例，詳細介紹本發明的SOI結構器件的制備方法1)硅片制備與埋氧層生長步驟如圖7(a)所示，制備兩片單晶硅片，其中一片作為有源區硅層12，另一片作為硅襯底1，在硅襯底1上使用熱氧化工藝(濕氧氧化)生成厚度為50 500納米的埋氧化層2 ；2)硅片鍵合及硅層減薄步驟如圖7(b)所示，采用硅片鍵合工藝將第一步制作的有源區硅層12及具有埋氧化層2的硅襯底1制作在一起，之后對于有源區硅層12使用等離子輔助化學腐蝕方法等進行減薄；得到厚度為50-200納米的有源區硅層12，其上形成源區、漏區、溝道區；3) SOI器件源漏掩膜注入步驟如圖7 (c)所示，使用源漏掩膜版，使光刻膠掩膜9 阻擋器件溝道區7部分，使用離子注入工藝，在溝道區7的兩端注入砷As，之后采用快速退火工藝使溝道兩端形成摻雜濃度為102°cm_3左右的源區3及漏區4 ；4) SOI器件源漏區域二次調制注入步驟如圖7(d)所示，在步驟幻后，不更換光刻膠掩膜9，采用同樣的離子注入工藝，使用相反類型的雜質離子，以鎵( 為雜質注入源區 3或漏區4，注入濃度為1. 2 X IO2W 1. 5 X IO2tlCnT3，注入深度為源漏深度上10 40納米，之后采用快速退火工藝使溝道區7下界面處形成厚度約10 40納米P型摻雜薄層11 ；5)柵氧化層生長步驟如圖7(e)所示，源漏制作好之后，給溝道區7注入( 進行摻雜，摻雜濃度為1 X IO17CnT3 5 X IO17Cm-3,用光刻膠9定義柵氧化層5的長度(50 100 納米)，使用干氧氧化工藝，制作厚度為3 5納米的二氧化硅柵氧化層6，并在氮氣氛中進行退火以減少界面態；6)多晶硅柵淀積步驟如圖7(f)所示，在上述制作完成的柵氧化層5上淀積厚度為20 100納米厚度的N型重摻雜多晶硅柵8，之后濕氧氧化生成隔離氧化層6以保護器件并實現多晶硅柵8與源區3、漏區4之間的隔離。7)后續制備工藝，器件制作完畢，后續工藝如打孔、連線、隔離區域等不再贅述。以上通過詳細實施例描述了本發明所提供的抗輻照SOI器件及其制備方法，本領域的技術人員應當理解，在不脫離本發明實質的范圍內，可以對本發明做一定的變形或修改；其具體事實方式也不限于實施例中所公開的內容。
權利要求
1.一種新型源漏結構的抗輻照SOI器件，包括襯底硅層，埋氧化層、有源區硅層、柵氧化層及隔離氧化層，所述有源區硅層上形成源區、漏區和溝道區，其特征在于，所述源區或者漏區與埋氧化層之間有一層與源區或者漏區摻雜類型相反的摻雜層。
2.如權利要求1所述的SOI器件，其特征在于，所述源區或者漏區的摻雜濃度與所述摻雜層界面的摻雜濃度變化為突變。
3.如權利要求1所述的SOI器件，其特征在于，所述摻雜層的厚度為10 40納米。
4.如權利要求1所述的SOI器件，其特征在于，所述摻雜層的形成方法為第一次對源區或漏區進行離子注入摻雜，對于NMOS而言注入施主雜質，對于PMOS而言注入受主雜質； 第二次對源區或漏區進行離子注入摻雜，注入雜質類型與第一次相反。
5.一種新型源漏結構的抗輻照SOI器件制備方法，其步驟包括1)準備兩片單晶硅，一片作為有源區硅層，一片作為襯底硅片，所述襯底硅片上使用熱氧化工藝生成埋氧化層；2)采用硅片鍵合工藝將第一步制作的有源區硅層與具有埋氧化層的硅襯底制作在一起，之后對于頂層的硅膜減薄；3)使用源漏掩膜版阻擋器件溝道區部分，使用離子注入工藝使溝道兩端形成源區及漏區；4)采用同樣的離子注入工藝，使用與步驟3)相反類型的雜質離子，注入源區或漏區， 使源區或漏區與埋氧層接觸處形成摻雜薄層；5)進行溝道部分摻雜，使用源漏掩膜版定義柵氧化層的長度，在溝道部分之上制作柵氧化層；6)在柵氧化層上淀積多晶硅柵，之后生成隔離氧化層實現多晶硅柵與源區、漏區之間的隔離；7)后續進行SOI器件常規加工程序，制作完畢。
6.如權利要求5所述的SOI器件制備方法，其特征在于，所述步驟4)注入濃度為 1. 2 X IO2W3 1. 5 X IO2W3ο
全文摘要
本發明公開了一種新型源漏結構的抗輻照SOI器件，包括襯底硅層，埋氧化層、有源區硅層、柵氧化層及隔離氧化層，所述有源區硅層上形成源區、漏區和溝道區，其特征在于，所述源區或者漏區與埋氧化層之間有一層與源區或者漏區摻雜類型相反的摻雜層。通過改變源漏區與埋氧層界面處的摻雜類型，使輻照導致的埋氧層界面處的寄生導電溝道無法導通，從而減少總劑量輻照引起的SOI器件背柵泄漏電流以及由于耦合引起的器件性能退化，達到提高SOI器件抗總劑量輻照能力的目的。
文檔編號H01L21/762GK102194828SQ201010128030
公開日2011年9月21日 申請日期2010年3月16日 優先權日2010年3月16日
發明者劉 文, 王健, 黃如, 黃德濤 申請人:北京大學