專利名稱：封裝工藝的制作方法
技術領域：
本發明涉及一種封裝結構，且特別涉及一種堆疊式半導體元件封裝結構。
背景技術：
在現今的資訊社會中，使用者均是追求高速度、高品質、多功能性的電子產品。就產品外觀而言，電子產品的設計是朝向輕、薄、短、小的趨勢邁進。因此，電子封裝技術發展出諸如堆疊式半導體元件封裝等多半導體元件封裝技術。堆疊式半導體元件封裝是利用垂直堆疊的方式將多個半導體元件封裝于同一封裝結構中，如此可提升封裝密度以使封裝體小型化，且可利用立體堆疊的方式縮短半導體元件之間的信號傳輸的路徑長度，以提升半導體元件之間信號傳輸的速度，并可將不同功能的半導體元件組合于同一封裝體中。已知一種堆疊式半導體元件封裝的制作方法是將芯片堆疊于具有直通硅晶穿孔 (Through Silicon Via,TSV)的晶片載板上，以進行晶片級的封裝，并且在完成封裝后對晶片載板連同其上的封膠進行切割，以形成多個獨立的封裝單元。每個獨立的封裝單元可以通過形成在晶片底面的焊球與外部的電路板連接。然而，已知技術是先在晶片載板底部形成焊球，之后直接將帶有焊球的晶片載板配置于載具上，并使晶片載板上的焊球埋入載具上的粘著膠層內，直到完成晶片級封裝步驟，且晶片載板與載具分離之后，才露出位于晶片載板底面的焊球。因此，當晶片載板的底面形成尺寸較大的焊球時，此大尺寸的焊球將難以與載具上的粘著膠層穩固結合，從而影響工藝可靠度。
發明內容
本發明提供一種封裝工藝，其可以避免已知堆疊式半導體元件封裝應用晶片級封裝工藝時，因為采用大尺寸焊球，而導致晶片載板與載具之間接合不良，影響工藝可靠度的問題。為具體描述本發明的內容，在此提出一種封裝工藝。首先，將一半導體基材配置于一載具上，其中半導體基材具有面向載具的一第一表面以及位于第一表面上的多個接點。 由半導體基材相對于第一表面的背側來薄化半導體基材，其中薄化后的半導體基材具有相對于第一表面的一第二表面。形成多個直通硅穿孔(Through Silicon Via,TSV)于薄化后的該半導體基材中。直通硅穿孔分別對應并連接接點。接著，形成多個第一接墊于半導體基材的第二表面上，所述第一接墊分別對應并連接直通硅穿孔。接合多個芯片至半導體基材的第二表面，其中所述芯片分別電性連接至所對應的第一接墊。形成一封裝膠體于半導體基材的第二表面上，其中封裝膠體覆蓋芯片以及第一接墊。分離半導體基材與載具，然后形成多個焊球于半導體基材的第一表面上，其中所述焊球分別電性連接至所對應的接點。之后，同時裁切封裝膠體以及半導體基材，以形成多個封裝單元。在本發明的一實施例中，所述封裝工藝還包括在將半導體基材配置于載具之前，形成一重布線層于半導體基材的第一表面上。此重布線層的表面具有多個第二接墊，且第二接墊分別電性連接至接點。此外，所述封裝工藝更可在每一第二接墊上形成一球底金屬層。在本發明的一實施例中，所述封裝工藝還包括在分離半導體基材與載具之后并且在形成焊球之前，形成一重布線層于半導體基材的第一表面上。所述重布線層的表面具有多個第二接墊，且第二接墊分別電性連接至接點。此外，所述封裝工藝還包括在每一第二接墊上形成一球底金屬層。在本發明的一實施例中，所述的封裝工藝還包括在每一第一接墊上形成一球底金屬層。在本發明的一實施例中，接合芯片至半導體基材的方法包括以倒裝片倒裝接合技術將每一芯片經由多個導電凸塊接合至所對應的第一接墊。在本發明的一實施例中，所述封裝工藝還包括在接合芯片至半導體基材之后并且在形成封裝膠體之前，形成一底膠于每一芯片與半導體基材之間，其中底膠包覆導電凸塊。基于上述，本發明是先將半導體基材配置于載具上，并待完成晶片級封裝步驟，且半導體基材與載具分離之后，才形成焊球于半導體基材的第一表面上。因此，本發明提出的封裝工藝可以避免采用大尺寸焊球可能導致的半導體基材與載具之間接合不良的問題，有助于提升工藝可靠度。為讓本發明的上述特征和優點能更明顯易懂，下文特舉實施例，并配合所附圖示作詳細說明如下。
圖IA IK依序繪示依據本發明的一實施例的一種封裝工藝。圖2A I依序繪示依據本發明的另一實施例的一種封裝工藝。圖3A 3E依序繪示依據本發明的一實施例的一種封裝工藝的部分流程。附圖標記說明102、202 封裝單元110、210、310 半導體基材110a、210a、310a 第一表面110b、210b、310b 第二表面112、212、312 接點114、214、314 保護層116、216:第一接墊116a、216a 球底金屬層119、219 半導體基材的側面120,220,320 重布線層122,222 第二接墊322 接墊12加、2223、32加球底金屬層130,230,330 載具
132、232、332 粘著層140,240,340 直通硅穿孔；342:導電孔道342a:導電孔道的一端150,250,350 芯片152、252、352 導電凸塊160,260 底膠170、270 封裝膠體370 焊料179,279 封裝膠體的側面180,280 焊球
具體實施例方式相較于已知技術先在晶片載板底部形成焊球，并將帶有焊球的晶片載板配置于載具上，使晶片載板上的焊球埋入載具上的粘著膠層內的工藝，本發明是先將半導體基材與載具接合，待完成晶片級封裝工藝且半導體基材與載具分離之后，再于半導體基材底部的第一表面上形成焊球。以下列舉多個實施例來說明本發明的工藝方法。圖IA IK依序繪示依據本發明的一實施例的一種封裝工藝。首先，如圖IA所示，提供半導體基材110，其例如是常見的硅晶片或是由其他半導體材料制成。半導體基材110具有一第一表面IlOa以及位于第一表面IlOa上的多個接點 112。半導體基材110內部可依現有技術制作內連線結構或是內埋有源或無源元件(未繪示)。此外，半導體基材110的第一表面IlOa上可覆蓋保護層114，以保護接點112。需注意的是，本實施例的半導體基材110做為晶片級封裝工藝的載板，可同時與一或多個芯片進行封裝，惟因圖面大小的限制，本實施例僅繪出局部的半導體基材110。接著，如圖IB所示，在某些情況下，本實施例可以選擇在半導體基材110的第一表面IlOa上，即保護層114上，另外制作一重布線層(RedistributionLayer) 120。重布線層120的表面具有多個第二接墊122，其通過重布線層120內部的線路分別電性連接至半導體基材110的第一表面IlOa上的接點112，用以重新調整半導體基材110的對外接點的位置。在此，第二接墊122上還可以形成球底金屬層(Under Bump Metallurgy Layer,UBM layer) 122a,由此增加后續形成的焊球與第二接墊122的接著效果。本實施例之后的步驟以半導體基材110表面形成有重布線層(Redistribution Layer) 120的情況接續說明。承上述，接著，如圖IC所示，將半導體基材110的第一表面IlOa朝向載具130而配置于載具130上。載具130表面例如涂布有粘著層132，而半導體基材110通過粘著層 132被固定于載具130上，其中位于重布線層120表面的第二接墊122直接與粘著層132接觸。同時，由半導體基材110相對于第一表面IlOa的背側來薄化半導體基材110，使得薄化后的半導體基材110具有相對于第一表面IlOa的一第二表面110b。然后，如圖ID所示，形成多個直通硅穿孔(Through Silicon Via，TSV) 140于半導體基材110中。直通硅穿孔140分別對應并連接至接點112，并且分別通過重布線層120內部的線路連接至第二接墊122。接著，如圖IE所示，形成多個第一接墊116于半導體基材110的第二表面1 IOb上。 第一接墊116分別對應并連接直通硅穿孔140。此外，本實施例可以選擇在第一接墊116上形成球底金屬層116a，由此增加后續芯片上的凸塊與第一接墊116的接著效果。之后，如圖IF所示，接合多個芯片150至半導體基材110的第二表面110b，使芯片 150電性連接至第二表面IlOb上的第一接墊116。在本實施例中，例如是以倒裝片倒裝接合技術將每一芯片150經由其底部的多個導電凸塊152接合至所對應的第一接墊116。然后，如圖IG所示，本實施例可以選擇形成一底膠160于每一芯片150與半導體基材Iio之間，使底膠160包覆導電凸塊152。然而，本實施例也可以選擇不形成底膠160 而直接進行后續工藝。如圖IH所示，在接合芯片150與半導體基材110之后，形成一封裝膠體170于半導體基材110的第二表面IlOb上，使封裝膠體170覆蓋半導體基材110上所有的芯片150、 導電凸塊152以及第一接墊116。若本實施例選擇在形成封裝膠體170之前形成底膠160 于芯片150與半導體基材110之間，則此處形成的封裝膠體170會覆蓋底膠160。反之，若本實施例選擇不進行如圖IG所示的步驟，則此處形成的封裝膠體170會取代底膠160，直接填入導電凸塊152之間的空隙。接著，如圖II所示，分離半導體基材110與載具120，以暴露出重布線層120上的第二接墊122。并且，如圖IJ在分離半導體基材110與載具120之后，形成多個焊球180于重布線層120上的第二接墊122，使焊球180經由重布線層120分別電性連接至所對應的接點 112。之后，如圖IK所示，進行一單體化工藝，即同時裁切封裝膠體170以及半導體基材 110，以形成多個封裝單元102。由于封裝膠體170以及半導體基材110是同時被裁切，因此封裝膠體170的側面179會與半導體基材110的側面119對齊，而芯片150被包覆于封裝膠體170內。基于上述，本實施例先將半導體基材110配置于載具120上，并待完成圖ID II 的晶片級封裝步驟之后，才形成焊球180于半導體基材110的第一表面IlOa上。因此，本實施例不需考慮在半導體基材110底部制作大尺寸焊球180可能導致的半導體基材110與載具120之間接合不良的問題，有助于提升工藝可靠度與選擇性。前述實施例在將半導體基材配置于載具之前，便先在半導體基材上形成重布線層，然而本發明并不限于此。舉例而言，本發明亦可以選擇在完成晶片級封裝且分離半導體基材與載具之后，再形成重布線層于半導體基材上。下文將再舉另一實施例進行說明。圖2A I依序繪示依據本發明的另一實施例的一種封裝工藝。首先，如圖2A所示，提供半導體基材210，其例如是常見的硅晶片或是由其他半導體材料制成。半導體基材210具有一第一表面210a以及位于第一表面210a上的多個接點 212。半導體基材210內部可依現有技術制作內連線結構或是內埋有源或被動元件(未繪示)。此外，半導體基材210的第一表面210a上可覆蓋保護層214，以保護接點212。需注意的是，本實施例的半導體基材210做為晶片級封裝工藝的載板，可同時與一或多個芯片進行封裝，惟因圖面大小的限制，本實施例僅繪出局部的半導體基材210。接著，如圖2B所示，將半導體基材210的第一表面210a朝向載具230而配置于載具230上。載具230表面例如涂布有粘著層232，而半導體基材210通過粘著層232被固定于載具230上，其中位于半導體基材210的第一表面210a上的接點212直接與粘著層232 接觸。同時，由半導體基材210相對于第一表面210a的背側來薄化半導體基材210，使得薄化后的半導體基材210具有相對于第一表面210a的一第二表面210b。然后，如圖2C所示，形成多個直通硅穿孔(Through Silicon Via，TSV) 240于半導體基材210中。直通硅穿孔240分別對應并連接至接點212。接著，如圖2D所示，形成多個第一接墊216于半導體基材210的第二表面210b上。 第一接墊216分別對應并連接直通硅穿孔M0。此外，本實施例可以選擇在第一接墊216上形成球底金屬層216a，由此增加后續芯片上的凸塊與第一接墊216的接著效果。之后，如圖2E所示，接合多個芯片250至半導體基材210的第二表面210b，使芯片 250電性連接至第二表面210b上的第一接墊216。在本實施例中，例如是以倒裝片倒裝接合技術將每一芯片250經由其底部的多個導電凸塊252接合至所對應的第一接墊216。然后，如圖2F所示，本實施例可以選擇形成一底膠260于每一芯片250與半導體基材210之間，使底膠260包覆導電凸塊252。然而，在其他實施例中，也可以選擇不形成底膠260而直接進行后續工藝。如圖2G所示，在接合芯片250與半導體基材210之后，形成一封裝膠體270于半導體基材210的第二表面210b上，使封裝膠體覆蓋芯片250、導電凸塊252以及第一接墊 216。若本實施例選擇在形成封裝膠體270之前形成底膠260于芯片250與半導體基材210 之間，則此處形成的封裝膠體270會覆蓋底膠沈0。反的，若本實施例選擇不進行如圖2F所示的步驟，則此處形成的封裝膠體270會取代底膠沈0，直接填入導電凸塊252之間的空隙。接著，如圖2H所示，分離半導體基材210與載具220，以暴露出半導體基材210的第一表面210a上的接點212。并且，如圖21所示，在某些情況下，本實施例可以選擇在半導體基材210的第一表面210a上，即保護層214上，另外制作一重布線層220。重布線層220 的表面具有多個第二接墊222，其通過重布線層220內部的線路分別電性連接至半導體基材210的第一表面210a上的接點212，用以重新調整半導體基材210的對外接點的位置。 在此，第二接墊222上還可以形成球底金屬層222a，由此增加后續形成的焊球與第二接墊 222的接著效果。本實施例之后的步驟以半導體基材110表面形成有重布線層(Redistribution Layer) 120的情況接續說明。之后，如圖2J所示，在分離半導體基材210與載具220之后，形成多個焊球280于重布線層220上的第二接墊222，使焊球280經由重布線層220分別電性連接至所對應的接點 212。然后，如圖I所示，進行一單體化工藝，即同時裁切封裝膠體270以及半導體基材 210，以形成多個封裝單元202。由于封裝膠體270以及半導體基材210是同時被裁切，因此封裝膠體270的側面279會與半導體基材210的側面219對齊，而芯片250被包覆于封裝膠體270內。基于上述，本實施例先將半導體基材210配置于載具220上，并待完成圖2C 21 的晶片級封裝步驟之后，才形成焊球觀0于半導體基材210的第一表面210a上。因此，本實施例不需考慮在半導體基材210底部制作大尺寸焊球280可能導致的半導體基材210與載具220之間接合不良的問題，有助于提升工藝可靠度與選擇性。另一方面，相較于前述實施例，本實施例選擇在完成晶片級封裝且分離半導體基材與載具之后，才形成重布線層于半導體基材上。前述多個實施例是選擇先對半導體基材進行薄化，再于半導體基材中制作多個直通硅穿孔。然而，在本發明其他實施例中，亦可以先在半導體基材中制作導電孔道，再對半導體基材進行薄化，使導電孔道露出半導體基材，形成多個直通硅穿孔。圖3A 3E依序繪示依據本發明的一實施例的一種封裝工藝的部分流程。首先，如圖3A所示，提供半導體基材310，其例如是常見的硅晶片或是由其他半導體材料制成。半導體基材310具有一第一表面310a以及位于第一表面310a上的多個接點 312。半導體基材310內還具有多個導電孔道342，分別對應并連接至接點312，且半導體基材310內部可依現有技術制作內連線結構或是內埋有源或被動元件(未繪示)。此外，半導體基材310的第一表面310a上可覆蓋保護層314，以保護接點312。需注意的是，本實施例的半導體基材310做為晶片級封裝工藝的載板，可同時與一或多個芯片進行封裝，惟因圖面大小的限制，本實施例僅繪出局部的半導體基材310。接著，如圖:3B所示，如同前述實施例所述，本實施例可以選擇在半導體基材310的第一表面310a上，即保護層314上，另外制作一重布線層(Redistribution Layer) 320。重布線層320的表面具有多個接墊322，其通過重布線層320內部的線路分別電性連接至半導體基材310的第一表面310a上的接點312，用以重新調整半導體基材310的對外接點的位置。在此，接墊322上還可以形成球底金屬層32 ，由此增加后續形成的焊球與接墊322 的接著效果。本實施例之后的步驟系以半導體基材310表面形成有重布線層320的情況接續說明。承上述，接著，如圖3C所示，將半導體基材310的第一表面310a朝向載具330而配置于載具330上。載具330表面例如涂布有粘著層332，而半導體基材310通過粘著層 332被固定于載具330上，其中位于重布線層320表面的接墊322直接與粘著層332接觸。并且，如圖3D所示，由半導體基材310相對于第一表面310a的背側來薄化半導體基材310，其中薄化后的半導體基材310具有相對于第一表面310a的一第二表面310b，且每一導電孔道；342的一端34 凸出第二表面310b而成為一直通硅穿孔340。直通硅穿孔 340分別通過重布線層320內部的線路連接至接墊322。然后，如圖3E所示，接合多個芯片350至露出的直通硅穿孔340。在本實施例中， 例如是以倒裝片倒裝接合技術將每一芯片350經由其底部的多個導電凸塊352接合至所對應的直通硅穿孔340。導電凸塊352與所對應的直通硅穿孔340例如通過焊料370連接。 導電凸塊352可以是如圖ID中所繪示的柱狀凸塊或是其他型態的凸塊。之后，可進行如圖IG IK的步驟，以形成如圖IK所繪示的封裝單元102。詳細技術內容可參照前述實施例的描述，此處不再贅述。另外，請參考圖2A 觀所繪示的實施例，除了在將半導體基材配置于載具之前， 便先在半導體基材上形成重布線層的技術方案之外，結合前述的直通硅穿孔的制作方法， 本發明亦可以選擇在完成晶片級封裝且分離半導體基材與載具之后，才形成重布線層于半導體基材上。
雖然本發明已以實施例披露如上，然其并非用以限定本發明，任何所屬技術領域中普通技術人員，在不脫離本發明的精神和范圍內，當可作些許的更動與潤飾，故本發明的保護范圍當視所附的權利要求所界定者為準。
權利要求
1.一種封裝工藝，包括將一半導體基材配置于一載具上，其中該半導體基材具有面向該載具的一第一表面以及位于該第一表面上的多個接點；由該半導體基材相對于該第一表面的背側來薄化該半導體基材，薄化后的該半導體基材具有相對于該第一表面的一第二表面；形成多個直通硅穿孔于該半導體基材中，該些直通硅穿孔分別對應并連接該些接點； 形成多個第一接墊于該半導體基材的該第二表面上，該些第一接墊分別對應并連接該些直通硅穿孔；接合多個芯片至該半導體基材的該第二表面，該些芯片分別電性連接至所對應的該些第一接墊；形成一封裝膠體于該半導體基材的該第二表面上，該封裝膠體覆蓋該些芯片以及該些第一接墊；分離該半導體基材與該載具，之后，形成多個焊球于該半導體基材的該第一表面上，該些焊球分別電性連接至所對應的該些接點；以及同時裁切該封裝膠體以及該半導體基材，以形成多個封裝單元。
2.如權利要求1所述的封裝工藝，還包括在將該半導體基材配置于該載具之前，形成一重布線層于該半導體基材的該第一表面上，該重布線層的表面具有多個第二接墊，該些第二接墊分別電性連接至該些接點。
3.如權利要求1所述的封裝工藝，還包括在分離該半導體基材與該載具之后并且在形成該些焊球之前，形成一重布線層于該半導體基材的該第一表面上，該重布線層的表面具有多個第二接墊，該些第二接墊分別電性連接至該些接點。
4.如權利要求1所述的封裝工藝，其中接合該些芯片至該半導體基材的方法包括以倒裝片倒裝接合技術將每一芯片經由多個導電凸塊接合至所對應的該些第一接墊。
5.如權利要求4所述的封裝工藝，還包括在接合該些芯片至該半導體基材之后并且在形成該封裝膠體之前，形成一底膠于每一芯片與該半導體基材之間，該底膠包覆該些導電凸塊。
6.一種封裝工藝，包括將一半導體基材配置于一載具上，其中該半導體基材具有面向該載具的一第一表面以及位于該第一表面上的多個接點，且該半導體基材內具有多個導電孔道，分別對應并連接至該些接點；由該半導體基材相對于該第一表面的背側來薄化該半導體基材，薄化后的該半導體基材具有相對于該第一表面的一第二表面，且每一導電孔道的一端凸出該第二表面而成為一直通硅穿孔；接合多個芯片至該半導體基材的該第二表面，該些芯片分別電性連接至所對應的該些直通硅穿孔；形成一封裝膠體于該半導體基材的該第二表面上，該封裝膠體覆蓋該些芯片； 分離該半導體基材與該載具，之后，形成多個焊球于該半導體基材的該第一表面上，該些焊球分別電性連接至所對應的該些接點；以及同時裁切該封裝膠體以及該半導體基材，以形成多個封裝單元。
7.如權利要求6所述的封裝工藝，還包括在將該半導體基材配置于該載具之前，形成一重布線層于該半導體基材的該第一表面上，該重布線層的表面具有多個接墊，該些接墊分別電性連接至該些接點。
8.如權利要求6所述的封裝工藝，還包括在分離該半導體基材與該載具之后并且在形成該些焊球之前，形成一重布線層于該半導體基材的該第一表面上，該重布線層的表面具有多個接墊，該些接墊分別電性連接至該些接點。
9.如權利要求1所述的封裝工藝，其中接合該些芯片至該半導體基材的方法包括以倒裝片倒裝接合技術將每一芯片經由多個導電凸塊接合至所對應的該些第一接墊。
10.如權利要求9所述的封裝工藝，還包括在接合該些芯片至該半導體基材之后并且在形成該封裝膠體之前，形成一底膠于每一芯片與該半導體基材之間，該底膠包覆該些導電凸塊。
全文摘要
一種封裝工藝，包括將一半導體基材配置于一載具上，其中半導體基材面向載具的一側具有多個接點；由半導體基材的背側來薄化半導體基材；形成多個直通硅穿孔于薄化后的該半導體基材中；形成多個第一接墊于半導體基材上，所述第一接墊分別連接直通硅穿孔；接合多個芯片至半導體基材，其中所述芯片分別電性連接至所對應的第一接墊；形成封裝膠體于半導體基材上，以覆蓋芯片以及第一接墊；分離半導體基材與載具，然后形成多個焊球于半導體基材上；之后，裁切封裝膠體以及半導體基材。
文檔編號H01L21/50GK102194706SQ20101012357
公開日2011年9月21日 申請日期2010年3月2日 優先權日2010年3月2日
發明者王盟仁 申請人:日月光半導體制造股份有限公司