專利名稱：一種降低相變存儲器功耗的單元結構及其制備方法
一種降低相變存儲器功耗的單元結構及其制備方法技本領域
本發明屬于微電子技術領域，具體涉及一種降低相變存儲器功耗的單元結構及其 制備方法。
背景技術：
相變存儲器(Phase Change Memory, PCM)至今已經被研究了 40年，但由于加工 技術和只有存儲單元的尺寸達到納米尺度才能充分體現出其優越性這兩個因素的制約，在 1970到1999年近30年的時間內，相變存儲器進展緩慢。隨著半導體工業的制備技術和工 藝達到深亞微米甚至是納米尺度，器件中相變材料的尺寸可以縮小到納米量級，發生相變 所需的電壓和功耗大大降低，可與現有的CMOS相匹配，相變存儲器的優勢才體現出來。在 2001 年之后，Intel、Samsung、Ovonyx、STMicroelectronics、IBM、Hitachi 等大公司對該技 術非常重視，紛紛投入大量的精力開展相變存儲器的可制造性和商業化推進的研究工作， 在最近幾年取得了很大的突破，相變存儲技術進入了快速的發展階段。相變存儲器以相變材料為存儲介質，利用電能(熱量)使材料在晶態(低阻)與非 晶態(高阻)之間相互轉換實現信息的寫入與擦除，信息的讀出靠測量電阻的變化實現。采 用傳統結構的相變存儲器，Reset過程(由低阻到高阻)的電流過大，造成功耗過高。Sadegh M. Sadeghipour等研究發現針對T型結構的相變存儲單元，真正應用于硫系材料薄膜層相 變的熱量僅僅占到外部供給熱量總額的0. 21. 4%，卻有60-72%的熱量通過底W電極擴散 回襯底方向(ITHERM' 06. TheTenth Intersociety Conference on，660，2006)。針對此， 工業界提出了各種解決方案，其中之一就是在電極和相變材料之間添加加熱電極。目前通 常采用的加熱電極材料包括 W(IEDM，897，2003)、TiN(IEDM, 901, 2003)、Ti0N(Jpn. J. Appl. Phys.，43(8A) =5243,2004)等，通過低熱導率電極或者過渡層的引入，試圖提高熱量的利 用率，降低功耗，使相變存儲器更加符合低功耗的要求，但效果有限。本發明從另一個角度 出發，提出了一種在下電極和驅動器件之間加入低熱導率過渡層的結構，達到降低相變存 儲器功耗的目的。
發明內容
本發明要解決的技術問題在于提出一種降低相變存儲器功耗的結構及其制備方 法能夠降低編程過程中經由下電極的熱散失，同時能夠對下邊的二極管加熱增大其正向導 通電流，從而達到降低相變存儲器功耗。為解決上述技術問題，本發明采用如下技術方案一種降低相變存儲器功耗的單 元結構，該單元結構包括集成電路襯底、位于集成電路襯底上的第一絕緣介質層、被第一絕 緣介質層包圍并與集成電路襯底連接的驅動二極管、被第一絕緣介質層包圍并位于驅動二 極管上的過渡層、位于第一絕緣介質層上的第二絕緣介質層、被第二絕緣介質層包圍并位 于過渡層上的下電極、位于第二絕緣介質層上的第三絕緣介質層、被第三絕緣介質層包圍 并位于下電極上的相變材料層和位于相變材料層上的上電極。
本發明還涉及一種降低相變存儲器功耗的單元結構的制備方法，該制備方法包括 以下步驟(1)利用標準工藝制備出集成電路襯底，其中包括相變存儲器單元結構所需的字 線.
一入 ，(2)在步驟(1)的基礎上用等離子化學氣相沉積PECVD方法制備第一絕緣介質層， 光刻刻蝕出所要求的第一孔洞，該第一孔洞與集成電路襯底的字線相連；(3)在步驟(2)所刻孔洞處，用固相外延方法生長N型單晶硅和P型單晶硅并形成 驅動二極管；(4)在步驟(3)形成的驅動二極管的上表面，沉積過渡層，然后采用CMP磨平或者 光刻出要求的形狀；(5)在步驟(4)的基礎上，用等離子體化學氣相沉積PECVD方式制備第二絕緣介質 層，光刻刻蝕要求的第二孔洞，直至露出過渡層；(6)在步驟(5)所刻第二孔洞內，沉積下電極，然后采用CMP磨平或者光刻出要求 的形狀；(7)在步驟(6)的基礎上，用等離子化學氣相沉積PECVD方式制備第三絕緣介質 層，光刻刻蝕要求的第三孔洞，直至露出下電極；(8)在步驟(7)所刻第三孔洞內，依次沉積相變材料層和上電極，然后光刻刻蝕或 者采用CMP磨平到要求的形狀。相變存儲器以相變材料為存儲介質，利用電能(熱量)使材料在晶態(低阻)與 非晶態(高阻)之間相互轉換實現信息的寫入與擦除，信息的讀出靠測量電阻的變化實現。 相變存儲器通過二極管的導通與否選擇操作單元。在Set (晶化)過程中，施加一個長且強 度中等的脈沖，相變材料的溫度升高到結晶溫度以上、熔化溫度以下，并保持一定時間，使 相變材料由無定形轉化為多晶。在Reset (非晶化)過程中，加一個短而強的脈沖，使相變 材料溫度升高到融化溫度以上，經快速冷卻，可以使多晶的長程有序遭到破壞，從而實現由 多晶向非晶的轉化。常規的相變存儲器器件中采用的是高熱導率的金屬電極(當前相變存 儲器使用的下電極主要是鎢材料，其熱導率為178W/m K)，無論是在set還是reset過程 中，電流產生的熱量就很容易擴散出去。在本發明中，增加了低熱導率的過渡層后，有效地阻擋了熱量從下電極的擴 散，提高了加熱效率；另外由于過渡層的存在可以使相鄰的驅動器件工作溫度升高，由
3+r q(Y 一廠)
JocT 2 exp[^V F g° ](其中J為二極管正向電流密度，T為溫度，q，K0, y為常數，VgQ
為絕對零度時半導體導帶底和價帶頂的電勢差，VF為正向偏壓)我們可知，二極管正向電流 密度隨溫度上升而增加，增大了正向導通電流。從而達到降低相變存儲器單元功耗的目的。
圖1為現有的相變存儲單元器件截面示意圖，其中，1'為集成電路襯底、2'，5'和7'為氧化硅絕緣介質層、3'為驅動二極 管、6'為下電極、8'為相變材料層、9'為上電極。圖2為本發明實施例相變存儲器單元制備過程示意5
(a)為標準工藝制備出的集成電路襯底；(b)為沉積氧化硅，并光刻刻蝕第一孔洞；(c)為外延形成驅動二極管；(d)為沉積過渡層；(e)為沉積氧化硅，并光刻刻蝕第二孔洞；(f)為沉積下電極；(g)為沉積氧化硅，并光刻刻蝕第三孔洞；(h)為沉積相變材料和上電極。其中，1為集成電路襯底、2為第一氧化硅絕緣介質層、5為第二氧化硅絕緣介質 層、7為第三氧化硅絕緣介質層、3為驅動二極管、4為過渡層、6為下電極、8為相變材料層、 9為上電極。圖3為相變存儲器器件在相同reset脈沖情況下熱學模擬比較， 其中3a為現有的相變存儲器器件在相同reset脈沖情況下熱學模擬示意圖，3b為 本發明實施例在相同reset脈沖情況下熱學模擬示意圖。其中白色線所包圍范圍為相變材 料融化面積(溫度高于900K)。圖4為圖3所示模擬的溫度輪廓曲線，其中4a為現有相變存儲器器件模擬 的溫度輪廓曲線，4b為本發明實施例結構模擬的溫度輪廓曲線。其中位移-6X10-7m 到-4. 5X10-7m之間為驅動二極管位置。
具體實施例方式下面通過結合附圖闡述具有過渡層的相變存儲器單元的結構，但本發明絕非局限 于實施例。如圖2所示，一種降低相變存儲器功耗的單元結構，該單元結構包括集成電路襯 底1、位于集成電路襯底1上的第一絕緣介質層2、被第一絕緣介質層2包圍并與集成電路 襯底1連接的驅動二極管3、被第一絕緣介質層2包圍并位于驅動二極管3上的過渡層4、 位于第一絕緣介質層2上的第二絕緣介質層5、被第二絕緣介質層5包圍并位于過渡層(4) 上的下電極6、位于第二絕緣介質層5上的第三絕緣介質層7、被第三絕緣介質層7包圍并 位于下電極6上的相變材料層8和位于相變材料層8上的上電極9 ；所述的過渡層4的熱 導率在 0. 01ff/m k 至lj 20ff/m k 之間。所述的過渡層4的厚度(下電極6的下表面到驅動二極管3的上表面的距離)為 5 30nmo所述的過渡層4為單層或多層結構；其材料一般為半導體材料、金屬合金或介質 材料。半導體材料比如多晶硅、多晶鍺等。金屬合金材料比如氮化鈦TiN、氮化鎢WN、氮化鈦硅TiSiN、氮化鎢硅WsiN等。介質材料比如氧化硅Si02、氧化鉿Hf02或氧化鉭Ta205等。該過渡層4可以選用上述任意一種材料做成單層的，或者選取上述任意兩種以上 的材料做成多層的，但是其厚度應該控制在5 30nm之間效果最好。所述的過渡層4與下電極6和驅動二極管3間具有較好黏附力。
6
所述第一、第二、第三絕緣介質層材料優選為氧化硅。下面通過結合附圖闡述具有過渡層的相變存儲器單元的結構，但本發明絕非局限 于實施例。其簡單單元器件制備步驟如下如圖2a所示，利用標準工藝制備出集成電路襯底1，其中包括相變存儲器單元所
需字線。如圖2b所示，在步驟(1)的基礎上用等離子化學氣相沉積(PECVD)方法制備氧化 硅絕緣介質層2，光刻刻蝕出所要求的孔，與集成電路襯底字線相聯。如圖2c所示，在步驟(2)所刻孔洞處，用固相外延方法生長N型單晶硅和P型單 晶硅形成驅動二極管3。如圖2d所示，在步驟(3)形成的驅動二極管表面，沉積熱導率為0. 44ff/m-K的氮 化鈦TiN過渡層4，CMP磨平或者光刻出要求的形狀。如圖2e所示，在步驟(4)的基礎上，用等離子體化學氣相沉積(PECVD)制備氧化 硅絕緣介質層5，光刻刻蝕要求的孔，露出氮化鈦TiN過渡層4。如圖2f所示，在步驟(5)所刻孔洞內，沉積金屬下電極6，化學機械拋光(CMP)磨 平或者光刻出要求的形狀。如圖2g所示，在步驟(6)的基礎上，用等離子化學氣相沉積(PECVD)制備氧化硅 絕緣介質層7，光刻刻蝕要求的孔，露出下電極6。如圖2h所示，在步驟(7)所刻孔洞內，沉積相變材料8和上電極9，然后光刻刻蝕 或者CMP磨平到要求的形狀。通過對實施例中結構進行熱學模擬，發現過渡層的加入對降低器件的功耗有很大 作用。通過對傳統結構(如圖1所示)和本發明結構(圖2h所示)在相同reset脈沖情 況下熱學模擬比較(如圖3所示)發現本發明結構中相變材料融化面積遠高于傳統結構， 說明具有過渡層的器件具有更高的熱效率。圖4為圖3所示模擬的溫度輪廓曲線，發現本 發明結構中驅動二極管處的溫度更高，因而導致二極管的正向電流密度上升。上述實施例僅列示性說明本發明的原理及功效，而非用于限制本發明。任何熟悉 此項技術的人員均可在不違背本發明的精神及范圍下，對上述實施例進行修改。因此，本發 明的權利保護范圍，應如權利要求書所列。
權利要求
一種降低相變存儲器功耗的單元結構，其特征在于該單元結構包括集成電路襯底(1)、位于集成電路襯底(1)上的第一絕緣介質層(2)、被第一絕緣介質層(2)包圍并與集成電路襯底(1)連接的驅動二極管(3)、被第一絕緣介質層(2)包圍并位于驅動二極管(3)上的過渡層(4)、位于第一絕緣介質層(2)上的第二絕緣介質層(5)、被第二絕緣介質層(5)包圍并位于過渡層(4)上的下電極(6)、位于第二絕緣介質層(5)上的第三絕緣介質層(7)、被第三絕緣介質層(7)包圍并位于下電極(6)上的相變材料層(8)和位于相變材料層(8)上的上電極(9)；所述的過渡層(4)的熱導率為0.01W/m·K～20W/m·K。
2.按照權利要求1所述的降低相變存儲器功耗的單元結構，其特征在于所述的過渡 層(4)的的熱導率為0. 44ff/m K。
3.按照權利要求1或2所述的降低相變存儲器功耗的單元結構，其特征在于所述的 過渡層⑷的厚度為5 30nm。
4.按照權利要求3所述的降低相變存儲器功耗的單元結構，其特征在于所述的過渡 層(4)為半導體材料、金屬合金或介質材料中的一種。
5.按照權利要求1所述的降低相變存儲器功耗的單元結構，其特征是，所述的過渡層(4)的材料為多晶硅、多晶鍺、氮化鈦TiN、氮化鎢WN、氮化鈦硅TiSiN、氮化鎢硅WSiN、氧化 硅Si02、氧化鉿Hf02或氧化鉭Ta205中的一種或幾種的組合。
6.按照權利要求5所述的降低相變存儲器功耗的單元結構，其特征在于所述的過渡 層(4)為單層或多層結構。
7.按照權利要求1所述的降低相變存儲器功耗的單元結構，其特征在于所述第一、第 二、第三絕緣介質層材料為氧化硅。
8.—種如權利要求1或2所述的降低相變存儲器功耗的單元結構的制備方法，其特征 在于該制備方法包括以下步驟(1)利用標準工藝制備出集成電路襯底(1)，其中包括相變存儲器單元結構所需的字線.(2)在步驟(1)的基礎上用等離子化學氣相沉積PECVD方法制備第一絕緣介質層(2)， 光刻刻蝕出所要求的第一孔洞，該第一孔洞與集成電路襯底(1)的字線相連；(3)在步驟(2)所刻孔洞處，用固相外延方法生長N型單晶硅和P型單晶硅并形成驅動 二極管⑶；(4)在步驟(3)形成的驅動二極管(3)的上表面，沉積熱導率為0.01ff/m K 20W/ m K的氮化鈦TiN過渡層(4)，然后采用CMP磨平或者光刻出要求的形狀；(5)在步驟(4)的基礎上，用等離子體化學氣相沉積PECVD方式制備第二絕緣介質層(5)，光刻刻蝕要求的第二孔洞，直至露出氮化鈦TiN過渡層(4)；(6)在步驟(5)所刻第二孔洞內，沉積下電極(6)，然后采用CMP磨平或者光刻出要求 的形狀；(7)在步驟(6)的基礎上，用等離子化學氣相沉積PECVD方式制備第三絕緣介質層 (7)，光刻刻蝕要求的第三孔洞，直至露出下電極(6)；(8)在步驟(7)所刻第三孔洞內，依次沉積相變材料層⑶和上電極(9)，然后光刻刻 蝕或者采用CMP磨平到要求的形狀。
9.如權利要求9所述的降低相變存儲器功耗的單元結構的制備方法，其特征在于所述第一、第二、第三絕緣介質層材料為氧化硅。
全文摘要
本發明涉及一種降低相變存儲器功耗的單元結構及其制備方法，該單元結構包括集成電路襯底、位于集成電路襯底上的第一絕緣介質層、被第一絕緣介質層包圍并與集成電路襯底連接的驅動二極管、被第一絕緣介質層包圍并位于驅動二極管上的過渡層、位于第一絕緣介質層上的第二絕緣介質層、被第二絕緣介質層包圍并位于過渡層上的下電極、位于第二絕緣介質層上的第三絕緣介質層、被第三絕緣介質層包圍并位于下電極上的相變材料層和位于相變材料層上的上電極；所述的過渡層的熱導率為0.01W/m·K～20W/m·K。該結構可有效地減少從下電極的熱損耗，提高加熱效率，并通過對驅動二極管的加熱提高其正向導通電流，從而達到降低相變存儲器功耗的目的。
文檔編號H01L45/00GK101834273SQ20101010221
公開日2010年9月15日 申請日期2010年1月28日 優先權日2010年1月28日
發明者劉衛麗, 宋志棠, 杜小鋒, 馬小波 申請人:中國科學院上海微系統與信息技術研究所