專利名稱：Sram的版圖結構及其制造方法
技術領域：
本發明涉及一種半導體集成電路器件，特別是涉及一種SRAM (Mat i cRandom Access Memory，靜態隨機存取存儲器)器件。
背景技術：
目前的SRAM器件在形成后，都是通過化學氣相淀積(CVD)工藝淀積一層介質材料 作為層間介質(ILD)，再通過光刻和刻蝕工藝形成通孔，最后通過物理氣相淀積(PVD)工藝 在通孔中填入金屬將SRAM器件連出來。請參閱圖1，這是現有的SRAM器件的版圖示意圖，其中其中稀疏的點填充區域表 示多晶硅，斜線填充區域表示金屬連線，橫線填充區域表示有源區(硅)，密集的點填充區 域表示接觸孔電極。圖1中的匪OSl和PMOSl形成CM0S1，匪0S2和PM0S2形成CM0S2。 CMOSl的柵極(如果將電極分為6行，這是第4行的電極)通過金屬線與CM0S2的漏極相 連。CM0S2的柵極(如果將電極分為6行，這是第2行的電極)通過金屬線與CMOSl的漏極 相連。CMOSl與CM0S2之間形成閂鎖(latch)。而PMOSl的漏極與NMOSl的漏極之間是通過接觸孔電極和金屬連線實現的；PM0S2 的漏極與NM0S2的漏極之間也是通過接觸孔電極和金屬連線實現的。隨著SRAM器件尺寸 的縮小，對生產工藝的要求越來越高，特別是要求接觸孔的尺寸隨之縮小，這給接觸孔的刻 蝕工藝帶來很大的挑戰。
發明內容
本發明所要解決的技術問題是提供一種SRAM的版圖結構，與現有SRAM的版圖結 構相比更簡單、更易于制造。為此，本發明還要提供所述SRAM的版圖結構的制造方法。為解決上述技術問題，本發明SRAM的版圖結構包括有源區、第一層多晶硅、第二 層多晶硅、接觸孔電極和金屬連線；所述SRAM單元劃分為CMOSl和CM0S2 ；其中CMOSl由晶體管PMOSl和匪OSl組成， CM0S2由晶體管PM0S2和匪0S2組成；晶體管PMOSl的漏極和NMOSl的漏極通過第二層多晶硅相連接，晶體管PM0S2的 漏極和NM0S2的漏極也通過第二層多晶硅相連接；CMOS 1的柵極、PM0S2的漏極、NM0S2的漏極通過金屬連線相連接；CM0S2的柵極、 PMOSl的漏極、NMOSl的漏極通過金屬連線相連接。所述SRAM的版圖結構的制造方法包括如下步驟初始狀態硅襯底上具有多晶硅柵極，多晶硅柵極上覆蓋有氮化硅阻擋層，多晶硅 柵極兩側具有氮化硅側墻；所述多晶硅柵極為第一層多晶硅；第1步，在硅片表面淀積一層多晶硅，該層多晶硅為第二層多晶硅；刻蝕該第二層 多晶硅，使該第二層多晶硅連接晶體管PMOSl的漏極和NMOSl的漏極，還使該第二層多晶硅連接晶體管PM0S2的漏極和NM0S2的漏極；第2步，在硅片表面淀積一層層間介質，在該層間介質和/或氮化硅阻擋層中刻蝕 通孔，并在所述通孔中填充金屬形成接觸孔電極；第3步，在層間介質之上淀積一層金屬薄膜，并刻蝕成金屬連線，金屬連線連接 CMOSl的柵極、PM0S2的漏極和NM0S2的漏極，還連接CM0S2的柵極、PMOSl的漏極和NMOSl 的漏極。本發明具有版圖結構簡單、制造方便的優點。
圖1是現有的SRAM器件的版圖示意圖；圖2是本發明SRAM器件的版圖示意圖；圖3a 圖池是本發明SRAM器件的版圖結構的制造方法的各步驟示意圖。圖中附圖標記說明10為硅襯底；11為第一層多晶硅；12為氮化硅；13為第二層多晶硅；14為層間介 質；15為接觸孔電極；16為金屬連線。
具體實施例方式請參閱圖2，這是本發明SRAM的版圖結構的示意圖。其中面積最大的點劃線矩形 方框表示一個SRAM單元，其中包括CMOSl和CM0S2。CMOSl由晶體管PMOSl和匪OSl組成， CM0S2由晶體管PM0S2和NM0S2組成。圖中橫線填充區域表示有源區10，最稀疏點填充區 域表示第一層多晶硅11，較密集點填充區域表示第二層多晶硅13，最密集點填充區域表示 接觸孔電極15，斜線填充區域表示金屬連線16。晶體管PMOSl的漏極和NMOSl的漏極通過 第二層多晶硅13相連接。晶體管PM0S2的漏極和NM0S2的漏極也通過第二層多晶硅13相 連接。CMOSl的柵極、PM0S2的漏極、NM0S2的漏極通過金屬連線16相連接。CM0S2的柵極、 PMOSl的漏極、PM0S2的漏極也通過金屬連線16相連接。圖2中，PMOSl的柵極和匪OSl的柵極為同一條多晶硅，作為CMOSl的柵極。PM0S2 的柵極和NM0S2的柵極也是同一條多晶硅，作為CM0S2的柵極。圖2中有四個接觸孔電極15分別接編程端BL、BL#、接入電壓Vrc和地線Vss，其中， 編程端BL和BL#都是SRAM器件的位線(有兩個位線嗎？)。本發明SRAM的版圖結構中，連接到有源區10的功能由第二層多晶硅13來實現， 不需要接觸孔電極。這樣刻蝕接觸孔時，只需要停在第一層多晶硅11或第二層多晶硅13 的上表面即可，減少了通孔刻蝕的難度。并且由于第二層多晶硅13淀積在第一層多晶硅11 的側墻結構之間，具有自對準的功效，避免了光刻工藝帶來的對準(overlay)偏差。本發明SRAM的版圖結構的制造方法包括如下步驟初始狀態請參閱圖3a，硅襯底10上具有多晶硅柵極11，多晶硅柵極11上覆蓋有 氮化硅阻擋層12，多晶硅柵極11的兩側具有氮化硅側墻結構12。此時的版圖結構如圖北所示，其中省略了氮化硅12。圖中橫線填充區域表示有源 區(即硅襯底10)，最稀疏的點填充區域表示第一層多晶硅(即多晶硅柵極11)。第1步，請參閱圖3c，在硅片表面淀積一層多晶硅13，相對于多晶硅柵極11而言，這是第二層多晶硅。然后使用干法反刻工藝將該第二層多晶硅13刻蝕得與氮化硅阻擋層 12的上表面齊平。接著使用光刻和刻蝕工藝對該第二層多晶硅13進行刻蝕。晶體管PMOSl 和NMOSl的漏極通過該第二層多晶硅13相連接。晶體管PM0S2和NM0S2的漏極也通過該 第二層多晶硅13相連接。此時的版圖結構如圖3d所示，圖中稍密集的點填充區域表示第二層多晶硅(即多 晶硅13)。第二層多晶硅13在第一層多晶硅11的間隔中。第2步，請參閱圖3e，在硅片表面淀積一層介質14如二氧化硅，作為層間介質 (ILD)。然后通過光刻和刻蝕工藝在介質14和/或氮化硅阻擋層12中刻蝕通孔。接著在 所述通孔中通過物理氣相淀積工藝填充金屬如鎢塞，形成接觸孔電極15。此時的版圖結構如圖3f所示，其中還省略了層間介質14。圖中最密集點填充區域 表示接觸孔電極(即金屬電極15)。第3步，請參閱圖3g，在層間介質14之上先通過物理氣相淀積工藝淀積一層金屬， 然后通過光刻和刻蝕工藝將該層金屬刻蝕成金屬連線16，金屬連線16連接CMOSl的柵極、 PM0S2的漏極和匪0S2的漏極，還連接CM0S2的柵極、PMOSl的漏極和匪OSl的漏極。此時的版圖結構如圖池所示，圖中斜線填充區域表示金屬(即金屬連線16)。本發明通過新設計的SRAM版圖結構，使得金屬連線16的布線更簡單，僅有橫向和 數豎向走線，取消了斜向走線，這簡化了金屬連線16的設計，并降低了制造難度和制造成 本。同時本發明還簡化了通孔刻蝕的難度。上述實施例僅為示意，本領域的一般技術人員可對其中的結構、工藝等進行等同 替換，仍應屬于本發明的保護范圍之內。
權利要求
1.一種SRAM的版圖結構，其特征是，包括有源區、第一層多晶硅、第二層多晶硅、接觸 孔電極和金屬連線；所述SRAM單元劃分為CMOSl和CM0S2 ；其中CMOSl由晶體管PMOSl和NMOSl組成，CM0S2 由晶體管PM0S2和NM0S2組成；晶體管PMOSl的漏極和NMOSl的漏極通過第二層多晶硅相連接，晶體管PM0S2的漏極 和NM0S2的漏極也通過第二層多晶硅相連接；CMOSl的柵極、PM0S2的漏極、NM0S2的漏極通過金屬連線相連接；CM0S2的柵極、PMOSl 的漏極、NMOSl的漏極通過金屬連線相連接。
2.如權利要求1所述的SRAM的版圖結構的制造方法，其特征是，包括如下步驟 初始狀態硅襯底上具有多晶硅柵極，多晶硅柵極上覆蓋有氮化硅阻擋層，多晶硅柵極兩側具有氮化硅側墻；所述多晶硅柵極為第一層多晶硅；第1步，在硅片表面淀積一層多晶硅，該層多晶硅為第二層多晶硅；刻蝕該第二層多晶 硅，使該第二層多晶硅連接晶體管PMOSl的漏極和NMOSl的漏極，還使該第二層多晶硅連接 晶體管PM0S2的漏極和NM0S2的漏極；第2步，在硅片表面淀積一層層間介質，在該層間介質和/或氮化硅阻擋層中刻蝕通 孔，并在所述通孔中填充金屬形成接觸孔電極；第3步，在層間介質之上淀積一層金屬薄膜，并刻蝕成金屬連線，金屬連線連接CMOSl 的柵極、PM0S2的漏極和匪0S2的漏極，還連接CM0S2的柵極、PMOSl的漏極和匪OSl的漏 極。
全文摘要
本發明公開了一種SRAM的版圖結構，包括有源區、第一層多晶硅、第二層多晶硅、接觸孔電極和金屬連線；所述SRAM單元劃分為CMOS1和CMOS2；其中CMOS1由晶體管PMOS1和NMOS1組成，CMOS2由晶體管PMOS2和NMOS2組成；晶體管PMOS1的漏極和NMOS1的漏極通過第二層多晶硅相連接，晶體管PMOS2的漏極和NMOS2的漏極也通過第二層多晶硅相連接；CMOS1的柵極、PMOS2的漏極、NMOS2的漏極通過金屬連線相連接；CMOS2的柵極、PMOS1的漏極、NMOS1的漏極通過金屬連線相連接。本發明具有版圖結構簡單、制造方便的優點。
文檔編號H01L27/11GK102130129SQ201010027328
公開日2011年7月20日 申請日期2010年1月20日 優先權日2010年1月20日
發明者譚穎, 陳廣龍 申請人:上海華虹Nec電子有限公司