專利名稱：場效應晶體管、場效應晶體管的制造方法以及生物傳感器的制作方法
技術領域：
本發明涉及將碳納米管作為溝道的場效應晶體管及其制造方法。而且，本發明涉及具有所述場效應晶體管的生物傳感器。
背景技術：
碳納米管(以下稱為“CNT”(Carbon Nanotube))是根據手性(Chirality)表現出半導性或金屬性特性的由碳原子組成的管狀物質。CNT具有數納米的直徑，且其電流密度較高，因此，可形成一維傳導的極細配線，故期待應用于高速運行的量子器件。例如，將表現半導體特性的CNT作為場效應晶體管(以下稱為“FET”(Field Effect Transistor))的溝道的研究近年來較為盛行。將CNT作為溝道的場效應晶體管(以下稱為“CNT-FET”)是通過如下等方法制造使CNT從形成在基板上的催化劑生長后，在CNT的兩端形成源電極及漏電極(直接生長法)；或者，使CNT分散在基板上后，在CNT的兩端形成源電極及漏電極(分散法)。例如，在專利文獻1中，公開了將CNT作為溝道的η型CNT-FET。該技術，是通過在從催化劑中生長出的CNT的兩端，形成源電極及漏電極后，在CNT上形成氮化合物(例如氮化硅)膜，由此，制作具有η型溝道的CNT-FET。專利文獻1 日本專利特開2006-222279號公報
發明內容
發明需要解決的問題但是，在所述以往的制造方法中，存在無法再現性良好地制造穩定地表現出優異導電特性的CNT-FET的問題。所述以往的制造方法中，在形成源電極及漏電極時，CNT被曝露在清洗用化學藥品或用于圖形化的光刻膠等中，所以，在CNT中會形成缺陷，或者CNT受到光刻膠殘渣污染。如此形成的缺陷成為使CNT-FET的導電特性劣化的原因。而且，由于缺陷多的CNT容易吸附大氣中的氧和水分子等，所以，形成的缺陷也與制造工序中未完全去除的污染物質一起成為CNT-FET相對于柵極偏壓的遲滯特性的原因。作為解決所述問題的一個手段，考慮在形成源電極及漏電極之前，形成包覆CNT 的保護膜。此時，如圖1所示，有時源電極40及漏電極50經由形成在保護膜60上的連接孔，而連接到CNT30。但是，該方法中，連接孔貫通柵極氧化膜20 (包覆硅基板10的單面的氧化硅膜)之可能性變高，因此，以提高CNT-FET的特性為目的之柵極氧化膜20的薄膜化存在極限。本發明的目的在于提供可再現性良好地制造穩定地表現出優異特性的CNT-FET 的方法、及利用該方法制造出的CNT-FET、以及具有所述CNT-FET的生物傳感器。解決問題的方案本發明人發現，通過在形成源電極及漏電極之前，形成包覆CNT的保護膜，并且使源電極及漏電極正下方的絕緣膜厚度厚于CNT正下方的絕緣膜厚度，則能夠解決上述問題，并進一步進行研究，從而完成了本發明。也就是說，本發明的第一方式是涉及以下所示的CNT-FET。[1] 一種FET，包括硅基板、包覆所述硅基板的一面的絕緣膜、配置在所述絕緣膜上的源電極及漏電極、連接所述源電極和所述漏電極的由CNT組成的溝道、以及包覆所述 CNT的保護膜，其中，配置有所述CNT的區域的所述絕緣膜的厚度，比配置有所述源電極及所述漏電極的區域的所述絕緣膜的厚度薄。[2]根據[1]所述的FET，配置有所述CNT的區域的所述絕緣膜及所述保護膜是由高介電常數材料構成。另外，本發明的第二方式涉及以下所示的CNT-FET的制造方法。[3] 一種FET的制造方法，其是具有由CNT組成的溝道的FET的制造方法，所述制造方法包括以下步驟準備硅基板；在所述硅基板上的源電極及漏電極的形成預定區域， 使用L0C0S(LOcal Oxidation Of Silicon，硅局部氧化)法形成氧化硅膜；在所述硅基板上的CNT的配置預定區域，形成比所述氧化硅膜薄的絕緣膜；在所述絕緣膜上配置CNT ；在所述CNT上形成保護膜；以及以可與所述CNT電連接的方式，在所述氧化硅膜上形成源電極及漏電極。[4]根據[3]所述的FET的制造方法，形成所述源電極及所述漏電極的步驟包括以下步驟在所述保護膜上的源電極及漏電極的形成預定區域，分別形成連接孔，并且使所述 CNT的一部分露出；以可經由所述連接孔而與所述CNT電連接的方式，在所述保護膜的源電極的形成預定區域上形成源電極；以及，以可經由所述連接孔而與所述CNT電連接的方式， 在所述保護膜的漏電極的形成預定區域上形成漏電極。另外，本發明的第三方式涉及以下所示的生物傳感器。[5] 一種生物傳感器，其具有根據[1]或[2]所述的FET以及被檢測物質識別分子，其中，所述被檢測物質識別分子被固定在包覆所述硅基板的一面的所述絕緣膜或包覆另一面的第2絕緣膜上，所述被檢測物質識別分子被固定的區域的絕緣膜的厚度比周圍區域的絕緣膜的厚度薄。發明的效果根據本發明，即使不使用特殊裝置，也能夠再現性良好地制造穩定地表現出優異特性的CNT-FET。因此，根據本發明，能夠使用現有的普通制造裝置，大量且成品率良好地制造 CNT-FET。
圖1是表示CNT-FET的構成的剖面圖。圖2是表示實施方式1的CNT-FET的構成的剖面圖。圖3A、圖;3B以及圖3C是表示實施方式1的CNT-FET的3個方式的剖面圖。圖4A 圖4G是表示實施方式1的CNT-FET的制造方法的示意圖。圖5A 圖5E是用于說明LOCOS法的示意圖。圖6A和圖6B是表示實施方式2的CNT-FET的構成的剖面圖。圖7A 圖7G是表示實施方式2的CNT-FET的制造方法的示意圖。
圖8A和圖8B是表示實施方式3的CNT-FET的構成的剖面圖。圖9A 圖9G是表示實施方式3的CNT-FET的制造方法的示意圖。圖IOA和圖IOB是表示實施方式4的CNT-FET的構成的剖面圖。圖IlA 圖IlG是表示實施方式4的CNT-FET的制造方法的示意圖。圖12是表示實施方式5的生物傳感器的構成的剖面圖。圖13是表示實施方式6的生物傳感器的構成的剖面圖。圖14是表示實施方式7的生物傳感器的構成的剖面圖。圖15A和圖15B是表示實施例中制作的CNT-FET的構成的剖面圖。圖16是表示本發明的CNT-FET及比較例的CNT-FET的Ids-Vg特性的圖表。標號的說明10硅基板20柵極氧化膜30CNT40源電極50漏電極60保護膜70柵電極100、300、300a、300b、400、400a、400b、500、500a、500b CNT-FET110、810 硅基板120、310、710 絕緣膜122溝道區域的氧化硅膜124接觸區域的氧化硅膜130催化劑層140CNT150保護膜160、410 源電極170、420 漏電極180柵電極210氧化硅膜220氮化硅膜312高介電常數絕緣膜430連接孔600、700、800 生物傳感器610第2絕緣膜620被檢測物質識別分子820η型擴散層830頂柵部件
具體實施方式
1.本發明的 CNT-FET本發明的CNT-FET包括具有絕緣膜的硅基板、配置在所述絕緣膜上的源電極及漏電極、連接所述源電極和所述漏電極的CNT、包覆所述CNT的保護膜、以及柵電極。本發明的CNT-FET的主要特征在于(1)配置有作為溝道發揮作用的CNT的區域(以下也稱為“溝道區域”)的絕緣膜的厚度，比配置有源電極及漏電極的區域(以下也稱為“接觸區域”)的絕緣膜的厚度薄、以及(2)作為溝道發揮作用的CNT由保護膜所包覆。[關于基板]本發明的CNT-FET所含有的基板為硅基板，而且至少配置有源電極、漏電極及CNT 的面由絕緣膜所包覆。硅基板的大小及厚度并不特別限定。絕緣膜的材料只要具有絕緣性及高介電常數，則并不特別限定。作為絕緣膜材料的例子包括氧化硅、氮化硅、氧化鋁、氧化鉿、氧化鋯、氧化鈦等無機化合物；丙烯酸類樹脂、聚酰亞胺等有機化合物。在本發明的CNT-FET為背柵型FET的情況下，從降低柵極電壓的觀點出發，溝道區域的絕緣膜(柵極絕緣膜)的材料，優選氮化硅、氧化鋁、氧化鉿、氧化鋯、氧化鈦等高介電常數材料。絕緣膜可以是單層結構(參照圖2)，也可以是多層結構(參照圖6B)，也可以是局部性多層結構(參照圖6A)。本發明的CNT-FET的特征之一在于溝道區域的絕緣膜的厚度比接觸區域的絕緣膜的厚度薄。溝道區域的絕緣膜的厚度在可確保絕緣性的范圍內越薄越好，根據絕緣膜的材料適當設定即可。例如，在溝道區域的絕緣膜為1層氧化硅膜的情況下，氧化硅膜的厚度為2nm 500nm左右即可。而且，在溝道區域的絕緣膜為1層高介電常數絕緣膜(由高介電常數材料構成的膜)的情況下，高介電常數絕緣膜的厚度為2nm IOOnm左右即可。接觸區域的絕緣膜的厚度，優選充分厚于溝道區域的絕緣膜的厚度。這是為了，在作為溝道發揮作用的CNT，有效地形成電場，并使跨導提高。例如，接觸區域的絕緣膜的厚度為200nm IOOOnm左右即可。硅基板可以由絕緣膜僅包覆單面(配置有源電極及漏電極的面)，也可由絕緣膜包覆兩面。[關于溝道]連接源電極和漏電極的溝道是由CNT構成。CNT的種類可以是單層CNT或多層CNT 中的任一種，但優選單層CNT。而且，源電極和漏電極之間可由1根CNT連接，也可由多根 CNT連接。例如，可以在源電極和漏電極之間疊加多根CNT而將源電極和漏電極連接，或者， 通過CNT管束使源電極和漏電極之間連接。[關于保護膜]本發明的CNT-FET的特征之一在于作為溝道發揮作用的CNT是由保護膜所包覆。 保護膜的材料只要具有絕緣性，則并不特別限定。作為保護膜材料的例子包括氧化硅、氮化硅、氧化鋁、氧化鉿、氧化鋯、氧化鈦等。在本發明的CNT-FET為頂柵型FET的情況下，從降低柵極電壓的觀點出發，保護膜(柵極絕緣膜)的材料優選氮化硅、氧化鋁、氧化鉿、氧化鋯、氧化鈦等高介電常數材料。保護膜可以僅形成在CNT的周圍，也可以形成為包覆基板的配置有CNT的面的整個面或一部分面。保護膜的厚度只要能夠完全地包覆(保護)成為溝道的CNT，則并不特別限定，但為5nm 100nm(例如20歷)左右即可。[關于源電極及漏電極]
源電極及漏電極配置在硅基板的絕緣膜上。源電極及漏電極既可以直接形成在絕緣膜上，也可以形成在絕緣膜上所形成的保護膜上。在源電極及漏電極形成在保護膜上的情況下，源電極及漏電極經由形成在保護膜上的連接孔而與CNT連接(參照圖8)。源電極及漏電極的材料只要具有導電性，則并不特別限定。作為源電極及漏電極的材料的例子包括金、鉬、鉻、鈦、鋁、鈀、鉬等金屬、及多晶硅等半導體。源電極及漏電極既可以利用2種以上金屬而制成多層結構，也可以例如將金薄膜疊合在鈦薄膜上而獲得。源電極及漏電極的形狀以及電極間的間隔并不特別限定。源電極及漏電極是與作為溝道發揮作用的CNT電連接。源電極及漏電極既可以僅與CNT的側面連接(側面接觸結構，參照圖2)，也可僅與CNT的端面(截斷面)連接(端部接觸結構，參照圖8A)，也可以與CNT的端面及其周圍側面連接(參照圖8B)。[關于柵電極]本發明的CNT-FET是具有柵電極。柵電極的材料只要具有導電性，則并不特別限定。作為柵電極材料的例子包括金、鉬、鉻、鈦、黃銅、鋁等金屬。柵電極例如是在任意位置蒸鍍這些金屬而形成。而且，也可以在任意位置配置單獨準備的電極(例如，金薄膜)，作為柵電極。配置柵電極的位置，只要能夠通過其電壓控制配置在基板上的源電極和漏電極之間流通的電流(源極-漏極電流)，則并不特別限定。例如，本發明的CNT-FET可以根據柵電極的位置，采用背柵型(參照圖3A)、側柵型(參照圖3B)、頂柵型(參照圖3C)的各方式。如上所述，本發明的CNT-FET是通過保護膜保護CNT免受水分子等吸附的影響，因此，能夠降低遲滯特性。而且，本發明的CNT-FET是溝道區域的絕緣膜的厚度較薄，因此，尤其在背柵型FET的情況下，能夠提高跨導。本發明的CNT-FET，優選利用以下說明的本發明的制造方法而制造。這是因為本發明的制造方法通過不使CNT曝露于清洗用化學藥品或光刻膠等而制作源電極及漏電極， 能夠制造導電特性優異的CNT-FET。2.本發明的CNT-FET的制造方法本發明的CNT-FET的制造方法的特征在于(1)在硅基板的接觸區域，使用LOCOS 法形成氧化硅膜，且在所述硅基板的溝道區域，形成比所述氧化硅膜薄的絕緣膜；以及(2) 在溝道區域的絕緣膜上配置CNT后，且在接觸區域內形成源電極及漏電極之前，形成包覆所述CNT的保護膜。“CNT的配置”或“柵電極的形成”等步驟可以適當應用以往技術來進行。[基板的準備]首先，準備硅基板。硅基板的大小及厚度并無特別限定。在準備的硅基板上的接觸區域(源電極及漏電極的形成預定區域)，使用LOCOS法形成氧化硅膜。氧化硅膜的厚度優選充分厚于形成在溝道區域的絕緣膜的厚度。例如，接觸區域的氧化硅膜的厚度為200nm IOOOnm左右即可。在接觸區域內形成氧化硅膜后，在硅基板上的溝道區域(CNT的配置預定區域)， 形成絕緣膜。在背柵型FET及側柵型FET的情況下，該絕緣膜是作為柵極絕緣膜發揮作用。 絕緣膜的材料只要具有絕緣性及高介電常數，則并不特別限定。絕緣膜既可以為單層結構，也可以為多層結構，也可以為局部多層結構。另外，當在溝道區域形成絕緣膜時，也可以在接觸區域，形成絕緣膜(參照圖7)。溝道區域的絕緣膜的厚度只要比接觸區域內的氧化硅膜的厚度薄，則并不特別限定，但在可以確保絕緣性的范圍內越薄越好，根據絕緣膜的材料適當設定即可。例如，在溝道區域的絕緣膜為1層氧化硅膜的情況下，氧化硅膜的厚度為2nm 500nm左右即可。另外，在溝道區域的絕緣膜為1 層高介電常數絕緣膜(由高介電常數材料構成的膜)的情況下，高介電常數絕緣膜的厚度為aim IOOnm左右即可。[CNT 的配置]在溝道區域的絕緣膜上配置成為溝道的CNT。配置CNT的方法為從直接生長法或分散法等以往所知的方法中適當選擇即可。例如，也可以用以下方式形成(配置)CNT:在接觸區域的氧化硅膜(或形成在其上的絕緣膜)上形成多層用來使CNT生長的催化劑層， 并利用化學氣相沉積法使CNT生長，從而使接觸區域間連接。[保護膜的形成]在配置CNT之后且形成源電極及漏電極之前，通過保護膜包覆CNT。形成保護膜的方法并不特別限定，但優選CNT的熱損傷及化學損傷少的方法。作為這種方法的例子，可以列舉不使用等離子體且反應溫度低的催化劑CVD (Chemical Vapor D印osition，化學氣相沉積)法或ALD (Atomic LayerD印osition，原子層沉積)法等。ALD法中能夠在成膜過程中去除吸附在CNT上的水分子，因此，能夠降低CNT-FET的遲滯特性。另外，ALD法中，對每一層單原子層層疊保護膜，因此，膜的均一性及階梯覆蓋性(st印coverage)較高，從而能夠以不僅環繞CNT的上部側面，而且環繞至下部側面的方式形成保護膜。保護膜的材料只要具有絕緣性，則并不特別限定。保護膜的厚度只要能夠完全地包覆(保護)成為溝道的CNT，則并不特別限定，但為5nm IOOnm(例如20nm)左右即可。如上所述，本發明的制造方法的特征在于在轉移到用于形成源電極及漏電極的工序之前，通過保護膜來包覆成為溝道的CNT。因此，成為溝道的CNT在以后的制造工序中得到物理性及化學性保護。此保護膜也能夠作為最終的FET器件的保護膜發揮作用。[源電極及漏電極的形成]在形成包覆CNT的保護膜之后，在接觸區域，形成源電極及漏電極。此時，以源電極及漏電極能夠與CNT電連接的方式，形成源電極及漏電極。例如，在去除接觸區域的全部或一部分保護膜而使CNT露出之后，以與CNT的露出了的區域接觸的方式，形成源電極及漏電極即可。此時，能夠通過利用濕式蝕刻等僅去除電極形成區域的保護膜，使CNT的側面露出，而使源電極及漏電極僅與CNT的側面連接(側面接觸結構，參照圖2)。另外，能夠通過利用干式蝕刻等去除一部分保護膜及一部分CNT，使CNT的端面(截斷面)露出，而使源電極及漏電極僅與CNT的端面連接(端部接觸結構，參照圖8A)。另外，在使CNT的端面(截斷面)露出之后，進而可通過利用濕式蝕刻等去除CNT的端面周圍的保護膜，使CNT的端面及其周圍的側面露出，而使源電極及漏電極連接到CNT的端面及其周圍的側面(參照圖 8B)。配置源電極及漏電極的方法并不特別限定，從以往已知的方法中適當選擇即可。 例如，使用光刻對金屬等進行圖形化即可。源電極及漏電極的材料只要具有導電性，則并不特別限定。另外，源電極及漏電極既可以利用2種以上金屬制成多層結構，也可以例如將金薄膜疊合在鈦薄膜而獲得。[柵電極的配置]配置柵電極的方法并不特別限定，從以往已知的方法中適當選擇即可。例如，與源電極及漏電極同樣地使用光刻，對金屬等進行圖形化即可。另外，在將單獨準備的電極作為柵電極的情況下，將該電極配置在期望的位置上即可。本發明的制造方法是在基板上形成源電極及漏電極之前，形成包覆CNT的保護膜，因此，能夠抑制在制造工序中形成CNT缺陷、或光刻膠對CNT的污染。以此方式獲得的清潔的CNT溝道最大限度地利用CNT的一維性導電，表現出比以往的CNT-FET更優異的FET 特性。另外，以此方式制造的本發明的CNT-FET是通過保護膜來保護CNT免受水分子等吸附的影響，因此能夠降低遲滯特性。另外，本發明的制造方法還具有下述優點，即，即使在保護膜上形成連接孔的情況下，也由于接觸區域的絕緣膜(氧化硅膜)的厚度較厚，連接孔貫通絕緣膜的可能性較低。 進而，本發明的制造方法僅使接觸區域的絕緣膜形成得較厚，因此，能夠使溝道區域內的絕緣膜的厚度變薄。如上所述，根據本發明的制造方法，即使不使用特殊裝置，也能夠再現性良好地制造穩定地表現出優異導電特性的本發明的CNT-FET。3.本發明的生物傳感器本發明的生物傳感器的特征在于具有本發明的CNT-FET及被檢測物質識別分子。被檢測物質識別分子只要是能夠對檢測對象的物質(被檢測物質)產生特異質反應的物質，則并不特別限定。作為被檢測物質識別分子的例子包括抗體或酶、凝集素等蛋白質、核酸、寡糖或多糖、或者具有這些結構的物質。優選使被檢測物質識別分子在覆蓋本發明的CNT-FET的硅基板的絕緣膜上被固定。以下，將被檢測物質識別分子被固定的區域稱為“反應區域”。反應區域的絕緣膜可以是與配置有CNT以及源電極和漏電極的絕緣膜相同的絕緣膜，也可以是不同的絕緣膜(例如，覆蓋硅基板的相反側的面的第2絕緣膜)。反應區域的絕緣膜的厚度，優選比其周圍的絕緣膜的厚度薄。也就是說，反應區域的形狀優選凹型形狀(參照圖12)。由此，不僅能夠使試樣溶液高效率地滯留在反應區域內，而且能夠使從柵電極向基板面方向漏出的電力線高效率地穿過反應區域。另外，即使柵電極與被檢測物質識別分子被固定的反應區域重疊，也能夠防止柵電極和被檢測物質識別分子直接接觸。例如，通過利用LOCOS法在反應區域的周圍形成較厚的氧化硅膜，從而能夠控制柵電極和被檢測物質識別分子之間的接觸狀態、或柵電極與被檢測物質識別分子之間的間隔。反應區域的絕緣膜的厚度并不特別限定，為1 200nm左右即可。反應區域的絕緣膜對于使被檢測物質識別分子固定是必須的，但絕緣性并非必須。因此，反應區域的絕緣膜可以是厚度Inm左右的化學氧化膜或自然氧化膜。反應區域的形狀或大小(面積)并不特別限定，根據提供的試樣溶液的量及柵電極的形狀來適當設定即可。例如，在反應區域的形狀為正方形的情況下，1邊的長度為數mm 左右(例如5mm)即可。
使用本發明的生物傳感器檢測被檢測物質時，將含有被檢測物質的試樣溶液提供給反應區域后，對柵電極施加電壓，測定源電極-漏電極間的電氣特性的變化(例如Isd-Vg 特性的變化)即可。而且，即便使試樣溶液干燥之后，測量源電極-漏電極間的電氣特性的變化，也能夠檢測出被檢測物質。本發明的生物傳感器利用穩定地表現出優異導電特性的本發明的CNT-FET，因此能夠進行穩定的高精度檢測。以下，參照附圖對本發明的實施方式進行說明，但本發明并不限定于這些實施方式。(實施方式1)實施方式1是表示溝道區域的絕緣膜為1層氧化硅膜，且為側面接觸結構的 CNT-FET的例子。圖2是表示本發明實施方式1的CNT-FET的構成的剖面圖。在圖2中，CNT-FET100 具有硅基板110、絕緣膜120、催化劑層130、CNT140、保護膜150、源電極160、漏電極170及柵電極180(未圖示)。絕緣膜120包含溝道區域的較薄的絕緣膜(柵極絕緣膜)及接觸區域的較厚的絕緣膜。在該CNT-FET100中，通過對柵電極180(未圖示)施加的電壓，來控制流入到源電極160與漏電極170之間的電流。硅基板110是至少一面由絕緣膜120所包覆。溝道區域的絕緣膜是由1層較薄的氧化硅膜122(膜厚2 500nm)組成，接觸區域的絕緣膜是由1層較厚的氧化硅膜124 (膜厚200 IOOOnm)組成。CNT140是配置在絕緣膜120上。另外，CNT140是與源電極160及漏電極170電連接，且作為溝道發揮作用。如下所述，本實施方式的CNT140是利用化學氣相沉積法形成的， 因此，和配置在絕緣膜120上的催化劑層130接觸。源電極160和漏電極170之間可以如圖2所示，通過1根CNT140而連接，也可通過多根CNT而連接。保護膜150是除了源電極160及漏電極170與CNT140接觸的區域以外，包覆 CNT140的絕緣膜。保護膜150例如為氧化鉿膜(膜厚2 IOOnm)。源電極160及漏電極170分別配置在接觸區域的氧化硅膜124上。源電極160及漏電極170與CNT140的側面連接(側面接觸結構)。柵電極180是配置在能夠控制流入源電極160與漏電極170之間的電流(源極-漏極電流)的位置上。如圖3所示，本實施方式的CNT-FET100能夠根據柵電極180的位置而采用背柵型(圖3A)、側柵型(圖3B)、頂柵型(圖3C)的各方式。如上所述，本實施方式的CNT-FET由于溝道區域的絕緣膜較薄，且接觸區域的絕緣膜較厚，所以能夠僅在溝道(CNT)有效地形成電場。因此，本實施方式的CNT-FET的跨導優異。另外，本實施方式的CNT-FET通過保護膜來保護CNT免受水分子等吸附的影響，因此，能夠降低遲滯特性。接著，參照圖4及圖5的示意圖，對制造本實施方式的CNT-FET100的方法進行說明。首先，如圖4A所示，使硅基板110的表面局部氧化，從而在硅基板110的接觸區域，形成較厚的氧化硅膜1 (L0C0S法)。
這里，參照圖5的示意圖，對LOCOS法的順序的一例進行說明。首先，在硅基板110上，利用熱氧化法等形成氧化硅膜210(參照圖5A)，進而在氧化硅膜210上，利用CVD法等形成氮化硅膜220(參照圖5B)。該氧化硅膜210是用于保護硅基板110。接著，通過蝕刻，去除接觸區域的氮化硅膜220(參照圖5C)。去除了氮化硅膜的區域是形成較厚的氧化硅膜124的區域。接著，在1000°C左右下進行濕式氧化處理。由于氮化硅膜220未被氧化，因此，僅選擇性地使露出氧化硅膜的區域(氮化硅膜220被去除的區域)氧化(參照圖5D)。此時， 形成得較厚的氧化硅膜1 的一部分潛入到氮化硅膜220的下方，形成所謂的鳥嘴。完成氧化處理后，將溝道區域的氮化硅膜220及氧化硅膜210去除，結束接觸區域的氧化硅膜IM 的形成(參照圖5E)。返回制造CNT-FET100的方法的說明。如圖4B所示，在溝道區域內形成較薄的氧化硅膜122。例如，在大氣環境中加熱硅基板110，使溝道區域內形成較薄的氧化硅膜122 即可。接著，如圖4C所示，在接觸區域的氧化硅膜IM上，形成用于使CNT140生長的催化劑層130。例如，可以在接觸區域的氧化硅膜IM上，利用濺鍍法依序形成硅薄膜、鋁薄膜、鐵薄膜及鉬薄膜之后，通過蝕刻形成催化劑層130。接著，如圖4D所示，使CNT140從催化劑層130中進行生長。使CNT140生長的方法并不特別限定，例如使用低壓CVD法即可。此時，優選使用1根或多根CNT140使催化劑層130間交聯。接著，如圖4E所示，以包覆生長后的CNT140的方式，形成保護膜150。例如，在使 CNT140生長的硅基板110上，利用催化劑CVD法形成由氧化鉿或氮化硅等組成的保護膜 150即可。接著，如圖4F所示，將源電極160及漏電極170的形成預定區域的保護膜150去除，使CNT140的側面露出。例如，在使用光刻膠膜，掩蔽源電極160及漏電極170的形成預定區域以外的區域的保護膜150的表面之后，使用含有氫氟酸的蝕刻液進行濕式蝕刻即可。這樣，通過進行濕式蝕刻，將未被光刻膠膜掩蔽的區域的保護膜150去除，使存在于該區域正下方的CNT140的側面及氧化硅膜IM露出。接著，如圖4G所示，以分別與CNT140電連接的方式，在接觸區域的絕緣膜124上形成源電極160及漏電極170。例如，使用濺鍍法在接觸區域的絕緣膜IM及保護膜150上形成鋁薄膜之后，能夠通過對保護膜150上的鋁薄膜進行蝕刻，而形成源電極160及漏電極 170。圖4G所示的例子中，在CNT140的側面露出的狀態(參照圖4F)下，形成源電極160 及漏電極170，因此，源電極160及漏電極170僅與CNT140的側面連接(側面接觸結構)。最后，在任意位置上形成柵電極180(參照圖幻。例如，使用濺鍍法在任意位置上形成鋁薄膜之后，可以根據需要通過蝕刻，而形成柵電極180。如上所述，本實施方式的制造方法是在轉移到形成源電極160及漏電極170的步驟之前形成保護膜150，因此，在形成源電極160及漏電極170的步驟中，能夠物理性及化學性保護CNT140。結果，本實施方式的制造方法能夠制造最大限度利用CNT的一維性導電且具有清潔的CNT溝道的CNT-FET。(實施方式2)
實施方式2是表示溝道區域的絕緣膜包含高介電常數絕緣膜且為側面接觸結構的CNT-FET的例子。對與實施方式1的CNT-FET相同的構成要素附加相同標號，并省略重復部位的說明。圖6是表示本發明實施方式2的CNT-FET的構成的剖面圖。在圖6中，CNT-FET300 具有硅基板110、絕緣膜310、催化劑層130、CNT140、保護膜150、源電極160、漏電極170以及柵電極180 (未圖示)。絕緣膜310以外的各構成要素與實施方式1的CNT-FET的各構成要素相同。絕緣膜310包含溝道區域的較薄的絕緣膜及接觸區域的較厚的絕緣膜。溝道區域的絕緣膜是由1層較薄的高介電常數絕緣膜312構成(參照圖6A)，或者由1層較薄的高介電常數絕緣膜312及1層較薄的氧化硅膜122構成(參照圖6B)。接觸區域的絕緣膜是由 1層較厚的氧化硅膜1 及1層較薄的高介電常數絕緣膜312構成。接著，參照圖7示意圖，對制造本實施方式的CNT_FET300a(溝道區域的絕緣膜由 1層較薄的高介電常數絕緣膜構成的CNT-FET，參照圖6A)的方法進行說明。形成高介電常數絕緣膜312的步驟以外的步驟，與實施方式1的CNT-FET100的制造方法的各步驟相同。首先，在硅基板110的接觸區域內，形成較厚的氧化硅膜124(參照圖7A)。接著， 在硅基板110上形成高介電常數絕緣膜312 (參照圖7B)。例如，通過催化劑CVD法，在硅基板110上形成由氧化鉿等構成的高介電常數絕緣膜312即可。接著，在接觸區域的高介電常數絕緣膜312上，形成用于使CNT140生長的催化劑層130 (參照圖7C)。接著，使CNT140 從催化劑層130中生長(參照圖7D)。接著，以包覆生長出的CNT140的方式，形成保護膜 150(參照圖7E)。接著，將源電極160及漏電極170的形成預定區域的保護膜150去除，使 CNT140的側面露出(參照圖7F)。接著，以分別與CNT140電連接的方式，在接觸區域的絕緣膜IM上形成源電極160及漏電極170(參照圖7G)。最后，在任意位置上形成柵電極180。進而，在所述的順序中，如果在形成高介電常數絕緣膜312的步驟(參照圖7B)之前，在溝道區域內形成較薄的氧化硅膜122，則能夠制造本實施方式的CNT-FET300b (溝道區域的絕緣膜由1層較薄的高介電常數絕緣膜及1層較薄的氧化硅膜構成的CNT-FET，參照圖 6B)。如上所述，本實施方式的CNT-FET是溝道區域的絕緣膜包含高介電常數絕緣膜， 因此，除了實施方式1的CNT-FET的效果以外，還可以使溝道區域的絕緣膜變得更薄。因此， 本實施方式的CNT-FET的跨導優異。(實施方式3)實施方式3是表示溝道區域的絕緣膜為1層氧化硅膜且為端部接觸結構的 CNT-FET的例子。對與實施方式1的CNT-FET相同的構成要素附加相同標號，并省略重復部位的說明。圖8是表示本發明實施方式3的CNT-FET的構成的剖面圖。在圖8中，CNT-FET400 具有硅基板110、絕緣膜120、催化劑層130、CNT140、保護膜150、源電極410、漏電極420 以及柵電極180(未圖示)。源電極410及漏電極420以外的各構成要素與實施方式1的 CNT-FET的各構成要素相同。源電極410及漏電極420分別配置在接觸區域的保護膜150上。源電極410及漏電極420經由形成在保護膜150上的連接孔而與CNT140的端面連接。源電極410及漏電極420既可以僅與CNT140的端面連接(參照圖8A，端部接觸結構)，也可以與CNT140的端面及其周圍的側面連接(參照圖8B)。接著，參照圖9示意圖，對制造本實施方式的CNT_FET400a (端部接觸結構的 CNT-FET)的方法進行說明。形成連接孔的步驟以及形成源電極410及漏電極420的步驟以外的步驟與實施方式1的CNT-FET100的制造方法的各步驟相同。首先，在硅基板110的接觸區域，形成較厚的氧化硅膜124(參照圖9A)。接著，在溝道區域，形成較薄的氧化硅膜122(參照圖9B)。接著，在接觸區域的氧化硅膜IM上，形成用于使CNT140生長的催化劑層130(參照圖9C)。接著，使CNT140從催化劑層130中生長(參照圖9D)。接著，以包覆生長出的CNT140的方式，形成保護膜150(參照圖9E)。接著，在接觸區域的保護膜150上，形成與基板面大致垂直方向的連接孔430，使 CNT140的端面露出(參照圖9F)。例如，在使用光刻膠膜掩蔽保護膜150表面的連接孔430 的形成預定區域以外的區域之后，進行干式蝕刻即可。此時，由于接觸區域的氧化硅膜1 較厚，因此能夠防止連接孔430到達硅基板110。通過這樣進行干式蝕刻，將未被光刻膠膜掩蔽的區域的保護膜150及存在于其正下方的CNT140去除，使CNT140的端面(截斷面) 露出。接著，以經由連接孔430分別與CNT140的端面電連接的方式，在接觸區域的保護膜150上形成源電極410及漏電極420 (參照圖9G)。最后，在任意位置上形成柵電極180。進而，在上述的順序中，只要在形成源電極410及漏電極420的步驟(參照圖9G) 之前進行濕式蝕刻，就能夠制造本實施方式的CNT-FET400b (源電極及漏電極與CNT的端面及其周圍的側面連接的CNT-FET，參照圖8B)。如上所述，本實施方式的CNT-FET是源電極-CNT的接觸面積和漏電極-CNT的接觸面積大致相同，因此，除了實施方式1的CNT-FET的效果以外，還表現出對稱性優異的電氣特性。也就是說，本實施方式的CNT-FET表現出不取決于對源電極及漏電極施加的電壓符號的電氣特性。(實施方式4)實施方式4是表示溝道區域的絕緣膜包含高介電常數絕緣膜且為端部接觸結構的CNT-FET的例子。對與實施方式1 3的CNT-FET相同的構成要素附加相同標號，并省略重復部位的說明。圖10是表示本發明實施方式4的CNT-FET的構成的剖面圖。在圖10中， CNT-FET500具有硅基板110、絕緣膜310、催化劑層130、CNT140、保護膜150、源電極410、漏電極420以及柵電極180(未圖示)。絕緣膜310包含溝道區域的較薄的絕緣膜及接觸區域的較厚的絕緣膜。溝道區域的絕緣膜是由1層較薄的高介電常數絕緣膜312構成(參照圖10A)，或者由1層較薄的高介電常數絕緣膜312及1層較薄的氧化硅膜122構成(參照圖10B)。接觸區域的絕緣膜由 1層較厚的氧化硅膜1 及1層較薄的高介電常數絕緣膜312構成。源電極410及漏電極420分別配置在接觸區域的保護膜150上。源電極410及漏電極420是經由形成在保護膜150上的連接孔而與CNT140的端面連接(端部接觸結構)。接著，參照圖11的示意圖，對制造本實施方式的CNT-FET500的方法進行說明。形成高介電常數絕緣膜312的步驟、形成連接孔的步驟以及形成源電極410及漏電極420的步驟以外的步驟與實施方式1的CNT-FET100的制造方法的各步驟相同。首先，在硅基板110的接觸區域內，形成較厚的氧化硅膜124(參照圖11A)。接著， 在硅基板110上形成高介電常數絕緣膜312(參照圖11B)。接著，在接觸區域的高介電常數絕緣膜312上，形成用于使CNT140生長的催化劑層130 (參照圖11C)。接著，使CNT140 從催化劑層130中生長(參照圖11D)。接著，以包覆生長出的CNT140的方式，形成保護膜 150(參照圖11E)。接著，在接觸區域的保護膜150上，形成與基板面大致垂直方向的連接孔430，使CNT140的端面露出(參照圖11F)。接著，以經由連接孔430分別與CNT140的端面電連接的方式，在接觸區域的保護膜150上形成源電極410及漏電極420 (參照圖11G)。 最后，在任意位置上形成柵電極180。進而，在所述的順序中，只要在形成高介電常數絕緣膜312的步驟(參照圖11B) 之前，在溝道區域內形成較薄的氧化硅膜，就能夠制造本實施方式的CNT-FET500b(溝道區域的絕緣膜由1層較薄的高介電常數絕緣膜及1層較薄的氧化硅膜構成的CNT-FET，參照圖 10B)。另外，在上述的順序中，在形成源電極410及漏電極420的步驟(參照圖11G)之前，能夠通過進行濕式蝕刻，而制造源電極及漏電極與CNT的端面及其周圍的側面連接的 CNT-FET。如上所述，本實施方式的CNT-FET是溝道區域的絕緣膜包含高介電常數絕緣膜， 因此，除了實施方式3的CNT-FET的效果以外，還能夠使溝道區域的絕緣膜變得更薄。因此， 本實施方式的CNT-FET的跨導優異。(實施方式5)實施方式5是表示包含實施方式4的CNT-FET (背柵型)的生物傳感器的例子。對與實施方式1 4的CNT-FET相同的構成要素附加相同標號，并省略重復部位的說明。圖12是表示本發明實施方式5的生物傳感器的構成的剖面圖。在圖12中，生物傳感器600具有硅基板110、絕緣膜310、第2絕緣膜610、催化劑層130、CNT140、保護膜150、 源電極410、漏電極420、柵電極180以及被檢測物質識別分子620。第2絕緣膜610及被檢測物質識別分子620以外的各構成要素與實施方式4的CNT-FET的各構成要素相同。第2絕緣膜610包覆硅基板110的背面(未配置CNT140的面)。反應區域的第2 絕緣膜610由1層較薄的氧化硅膜組成，反應區域周圍的第2絕緣膜610由1層較厚的氧化硅膜組成。結果，反應區域的形狀為凹型形狀。被檢測物質識別分子620是與被檢測物質特異質鍵結的分子。被檢測物質識別分子620例如為抗體。被檢測物質識別分子620在反應區域的第2絕緣膜610上被固定。柵電極180是以覆蓋在硅基板110的背面所形成的反應區域的方式配置。使用本實施方式的生物傳感器600，檢測被檢測物質時，只要將試樣溶液提供到被檢測物質識別分子620被固定的反應區域之后，以覆蓋反應區域的方式配置柵電極180，且對柵電極180施加電壓，并測量源電極410-漏電極420間的電氣特性的變化(例如Isd-Vg 特性的變化)即可。如上所述，本實施方式的生物傳感器由于CNT受到保護，且溝道區域的絕緣膜(高介電常數絕緣膜)較薄，因此能夠穩定且高精度地進行檢測。(實施方式6)
實施方式6是表示包含實施方式4的CNT-FET (側柵型)的生物傳感器的例子。對與實施方式5的生物傳感器相同的構成要素附加相同標號，并省略重復部位的說明。圖13是表示本發明實施方式6的生物傳感器的構成的剖面圖。在圖13中，生物傳感器700具有硅基板110、絕緣膜710、催化劑層130、CNT140、保護膜150、源電極410、漏電極420、柵電極180以及被檢測物質識別分子620。實施方式6的生物傳感器與實施方式 5的生物傳感器不同之處在于，柵電極180及被檢測物質識別分子620的位置。絕緣膜710包覆硅基板110的表面(配置有CNT140的面)。溝道區域的絕緣膜 710由1層較薄的高介電常數絕緣膜構成，接觸區域的絕緣膜710由1層較厚的氧化硅膜及 1層較薄的高介電常數絕緣膜構成。反應區域的絕緣膜710由1層較薄的氧化硅膜構成，反應區域周圍的絕緣膜710由1層較厚的氧化硅膜構成。結果，反應區域的形狀為凹型形狀。被檢測物質識別分子620被固定在反應區域的絕緣膜710上。柵電極180是以覆蓋在硅基板110的表面上所形成的反應區域的方式配置。使用本實施方式的生物傳感器700，檢測被檢測物質時，只要將試樣溶液提供到被檢測物質識別分子620被固定的反應區域之后，以覆蓋反應區域的方式配置柵電極180，且對柵電極180施加電壓，并測量源電極410-漏電極420間的電氣特性的變化(例如Isd-Vg 特性的變化)即可。本實施方式的生物傳感器與實施方式5的生物傳感器同樣，能夠穩定且高精度地進行檢測。(實施方式7)實施方式7是表示包含實施方式2的CNT-FET (頂柵型)的生物傳感器的例子。對與實施方式5、6的生物傳感器相同的構成要素附加相同標號，并省略重復部位的說明。圖14是表示本發明實施方式7的生物傳感器的構成的剖面圖。在圖14中，生物傳感器800具有ρ型硅基板810、絕緣膜710、催化劑層130、CNT140、保護膜150、源電極410、 漏電極420、柵電極180、被檢測物質識別分子620以及頂柵部件830。硅基板810是由ρ型硅構成的基板，且在其表面具有絕緣膜710。另外，ρ型硅基板810在溝道區域內具有η型擴散層820。具有η型擴散層的半導體基板的制作方法，從離子注入法等以往已知的方法中適當選擇即可。頂柵部件830是配置在溝道區域的保護膜150上，且與ρ型硅基板810連接。使用本實施方式的生物傳感器800，檢測被檢測物質時，只要將試樣溶液提供到被檢測物質識別分子620被固定的反應區域之后，以覆蓋反應區域的方式配置柵電極180，且對柵電極180施加電壓，并測量源電極410-漏電極420間的電氣特性的變化(例如Isd-Vg 特性的變化)即可。本實施方式的生物傳感器與實施方式5、6的生物傳感器同樣，能夠穩定且高精度地進行檢測。以下，對本發明的實施例進行說明，但本發明并不限定于這些實施例。[實施例]1.本發明的CNT-FET的制作首先，通過LOCOS法，在硅基板(大小20mmX20mm、厚度0. 55mm)的接觸區域形成膜厚500nm的氧化硅膜(參照圖11A)。使用含有氫氟酸的蝕刻液，去除溝道區域的氧化硅膜。接著，通過ALD法，在硅基板上形成膜厚50nm的氧化鉿膜(高介電常數絕緣膜)(參照圖11B)。成膜溫度設為175°C。形成氧化鉿膜后，在氧化鉿膜上使用光刻使圖形顯影，并使用光刻膠膜(0FPR800， 東京應化工業)保護催化劑的形成預定部位以外的基板面。在形成有光刻膠膜的基板上， 以20nm的厚度蒸鍍硅，并在該硅上以5nm的厚度蒸鍍鋁，在該鋁上以2nm的厚度蒸鍍鐵，在該鐵上以0. 3nm的厚度蒸鍍鉬。接著，進行剝離，在基板上配置3 μ mX 10 μ m大小的催化劑 (參照圖11C)。催化劑間的間隔設為ΙΟμπι。在甲烷和氫的混合氣體環境下，將配置有該催化劑的基板加熱到900°C (熱CVD法)，使CNT從催化劑中生長(參照圖11D)。使CNT生長后，通過ALD法在硅基板及CNT上形成膜厚20nm的氧化鉿膜(保護膜)(參照圖11E)。成膜溫度設為175°C。形成保護膜后，在硅基板上，通過光刻對圖案進行顯影，并使用前述的光刻膠膜， 保護源電極及漏電極的形成預定部位以外的基板面。其后，利用干式蝕刻，將源電極及漏電極的形成預定部位的保護膜去除，并且切斷CNT(參照圖11F)。此時，對CNT正下方的一部分氧化鉿膜(高介電常數絕緣膜)進行過度蝕刻。干式蝕刻之后，在基板上以30nm的厚度蒸鍍鈦，在該鈦上以60nm的厚度蒸鍍金。接著，進行剝離，將源電極及漏電極配置在基板上 (參照圖11G)。進而，通過濕式蝕刻，將硅基板背面的氧化硅膜去除后，形成膜厚IOOnm的鋁膜， 而形成柵電極。圖15A是表示制作的本發明的CNT-FET的構成的剖面圖。2.比較例的CNT-FET的制作首先，在硅基板(大小20mmX 20mm、厚度0. 55mm)的單面上，形成膜厚300nm的氧
化硅膜。接著，與本發明的CNT-FET的制作方法同樣，在氧化硅膜上形成催化劑，使CNT從該催化劑中生長。接著，與本發明的CNT-FET的制作方法同樣，在形成膜厚20nm的氧化鉿膜 (保護膜)之后，進行源電極及漏電極的圖案化，并利用干式蝕刻切斷CNT。形成源極及漏電極并進行剝離。最后，在硅基板的背面形成柵電極。圖15B是表示制作的比較例的CNT-FET 的構成的剖面圖。3.電氣特性的比較結果圖16是表示本發明的CNT-FET及比較例的CNT-FET的電氣特性的圖表。圖中，“A” 是表示本發明的CNT-FET的電氣特性的曲線，“ B ”是表示比較例的CNT-FET的電氣特性的曲線。該圖表是表示對源電極-漏電極間施加IV電壓時，柵極電壓的變化與流入源電極-漏電極間的電流(源極-漏極電流)的關系(Ids-Vg)。對柵極電壓的掃描寬度進行比較后，可知為使比較例的CNT-FET充分運行，必須將柵極電壓的掃描寬度增加到士 20V左右為止(曲線B)。這是因為溝道區域的絕緣膜為氧化硅膜，且其厚度厚達300nm。另一方面，可知本發明的CNT-FET即使將柵極電壓的掃描寬度設為士2V左右也可以充分地運行(曲線A)。這是因為膜厚50nm的氧化鉿膜(相對介電常數21)相當于膜厚9nm的氧化硅膜(相對介電常數3. 9)，遠薄于比較例的膜厚300nm 的氧化硅膜。對遲滯寬度進行比較后，可知比較例的CNT-FET的遲滯寬度AVh約為2V。另一方面，可知本發明的CNT-FET的遲滯寬度AVh約為0. 2V，與比較例的CNT-FET相比極小。本發明的CNT-FET因遲滯寬度較小，因此可認為器件穩定性優異。對表示亞閾值特性的S值(S = (dloglOIsd/dVg)-l)進行比較后可知，比較例的 CNT-FET的S值為1200mV/dec。另一方面，本發明的CNT-FET的S值為500mV/dec。該S值表示FET的轉換效率，值越小越好。另外，對在源電極-漏電極間施加IV電壓的條件中的跨導gm進行比較后可知，比較例的CNT-FET的gm約為0. 2 μ S。另一方面，本發明的CNT-FET的gm約為0. 6 μ S。若考慮兩器件的CNT的直徑相同，則可知即使將這些gm以CNT的直徑標準化，本發明的CNT-FET 的gm也優于比較例的CNT-FET。本申請主張基于2009年1月9日提交的日本專利申請特愿2009-003628的優先權。該申請說明書及說明書附圖中記載的內容全部引用在本申請說明書中。工業實用性本發明能夠再現性良好地制造穩定地表現出優異導電特性的CNT-FET，因此，在包含CNT-FET的集成器件或生物傳感器等的制造中極為有效。
權利要求
1.一種場效應晶體管，包括 硅基板；絕緣膜，其包覆所述硅基板中的一面；源電極及漏電極，其配置在所述絕緣膜上；溝道，其由將所述源電極和所述漏電極連接的碳納米管構成；以及保護膜，其包覆所述碳納米管；配置有所述碳納米管的區域的所述絕緣膜的厚度，比配置有所述源電極及所述漏電極的區域的所述絕緣膜的厚度薄。
2.如權利要求1所述的場效應晶體管，配置有所述碳納米管的區域的所述絕緣膜及所述保護膜由高介電常數材料構成。
3.如權利要求1所述的場效應晶體管，所述源電極及所述漏電極與所述碳納米管的側面連接。
4.如權利要求1所述的場效應晶體管，所述源電極及所述漏電極被配置在所述保護膜上，所述源電極經由形成在所述保護膜上的連接孔，與所述碳納米管的第1端面連接， 所述漏電極經由形成在所述保護膜上的連接孔，與所述碳納米管的第2端面連接。
5.如權利要求1所述的場效應晶體管，所述源電極及所述漏電極被配置在所述保護膜上，所述源電極經由形成在所述保護膜上的連接孔，與所述碳納米管的第1端面及所述第 1端面附近的側面連接，所述漏電極經由形成在所述保護膜上的連接孔，與所述碳納米管的第2端面及所述第 2端面附近的側面連接。
6.一種場效應晶體管的制造方法，該場效應晶體管具有由碳納米管構成的溝道，所述場效應晶體管的制造方法包括以下步驟準備硅基板；在所述硅基板上的源電極及漏電極的形成預定區域，利用硅局部氧化法形成氧化硅膜；在所述硅基板上的碳納米管的配置預定區域，形成比所述氧化硅膜薄的絕緣膜； 在所述絕緣膜上配置碳納米管； 在所述碳納米管上形成保護膜；以及以能夠與所述碳納米管電連接的方式，在所述氧化硅膜上形成源電極及漏電極。
7.如權利要求6所述的場效應晶體管的制造方法， 形成所述源電極及所述漏電極的步驟包括以下步驟在所述保護膜上的源電極及漏電極的形成預定區域，分別形成連接孔，而且使所述碳納米管的一部分露出；以能夠經由所述連接孔而與所述碳納米管電連接的方式，在所述保護膜的源電極的形成預定區域上，形成源電極；以能夠經由所述連接孔而與所述碳納米管電連接的方式，在所述保護膜的漏電極的形成預定區域上，形成漏電極。
8. —種生物傳感器，具有權利要求1所述的場效應晶體管，以及被檢測物質識別分子， 所述被檢測物質識別分子被固定在包覆所述硅基板中的一面的所述絕緣膜或包覆另一面的第2絕緣膜上，所述被檢測物質識別分子被固定的區域的絕緣膜的厚度比周圍區域的絕緣膜的厚度薄。
全文摘要
本發明公開了穩定地表現出優異的導電特性的碳納米管場效應晶體管、場效應晶體管的制造方法以及具有所述場效應晶體管的生物傳感器。首先，利用LOCOS法在硅基板的接觸區域內形成氧化硅膜。接著，在硅基板的溝道區域內形成比接觸區域的氧化硅膜薄的絕緣膜。接著，在硅基板上配置成為溝道的碳納米管之后，利用保護膜包覆碳納米管。最后，分別形成源電極及漏電極，且使源電極及漏電極分別與碳納米管電連接。這樣制造出的場效應晶體管由于成為溝道的碳納米管未被污染，因此，穩定地表現出優異的導電特性。
文檔編號H01L29/06GK102272934SQ200980154160
公開日2011年12月7日 申請日期2009年12月25日 優先權日2009年1月9日
發明者中村基訓, 山林智明, 菊地洋明, 近藤勝則, 須芭行稱守, 高橋理 申請人:三美電機株式會社, 愛科來株式會社