專利名稱：場效應晶體管的制作方法
技術領域：
本發明涉及場效應晶體管，尤其涉及由III族氮化物半導體構成的場效應晶體管。
背景技術：
以氮化鎵(GaN)為代表的III族氮化物半導體具有，超過硅和鎵砷的大的帶隙、 高的擊穿電場、以及高的飽和電子速度。對于利用了 III族氮化物半導體的場效應晶體管 (FET)，由于具有這些物理上的優勢性，因此有希望成為下一代的高頻器件和大功率開關器件，且積極進行研究開發。對于上述的FET，需要同時實現高耐壓和高導通電阻，但是，一般而言，在同一材料中，兩者處于權衡的關系。進而，對于大功率開關器件，需要常閉型的FET，傾向于柵極與源極間、以及柵極與漏極間的寄生電阻變得更大。并且周知的是，在III族氮化物半導體的表面存在高密度的陷阱能級，在開關高速工作時捕獲了的陷阱能級不能追隨開關工作，而發生像漏電流減少那樣的電流崩塌。對于利用了以往的氮化物半導體的FET，周知的是，例如，專利文獻1以及2所記載的FET。圖8是示出專利文獻1所記載的FET的結構的截面圖。如圖8示出，在專利文獻1的FET中，在襯底801上設置有載流子導電層802以及載流子供應層803，還在載流子供應層803的上面設置有GaN系保護層804。而且，在GaN 系保護層804的表面中的柵極電極806與源極電極808間、以及柵極電極806與漏極電極 807間，由保護層805覆蓋，該保護層805由氮化硅(SiN)構成。據此，能夠降低III族氮化物半導體的表面能級，能夠降低因柵極電極806旁的表面陷阱能級而引起的電流崩塌。(現有技術文獻)(專利文獻)專利文獻1 (日本)特開2002-359256號公報專利文獻2:(日本)特開2008-211172號公報發明概要發明所解決的技術問題然而，對于利用了以往的III族氮化物半導體的FET而言，由于導通電阻不夠低， 因此需要進一步降低導通電阻。并且，元件的耐壓取決于柵極電極與漏極電極的距離，在使該距離變大的情況下，雖然耐壓提高，但是在柵極與漏極間的寄生電阻增大，導致導通電阻增大。在此，由于導通電阻導致高頻器件和大功率開關器件這兩者的電力損失，因此需要使導通電阻足夠低。今后，為了實現FET的高性能化，而需要使導通電阻進一步降低。而且，為了降低導通電阻，而改善器件構造是有效的。并且，對于常閉型的FET，傾向于柵極與源極間、以及柵極與漏極間的寄生電阻變大，對于專利文獻1的FET，雖然抑制表面能級的影響來對應寄生電阻的增大，但是需要進一步降低電阻。
發明內容
于是，為了解決上述的問題，本發明的目的在于提供低導通電阻的場效應晶體管。解決技術問題所采用的手段為了實現上述的目的，本發明涉及的場效應晶體管，其中，包括第一氮化物半導體層；第二氮化物半導體層，該第二氮化物半導體層被形成在所述第一氮化物半導體層上， 該第二氮化物半導體層的帶隙能比所述第一氮化物半導體層大；第三氮化物半導體層，該第三氮化物半導體層被形成在所述第二氮化物半導體層上；以及第四氮化物半導體層，該第四氮化物半導體層被形成在所述第三氮化物半導體層上，該第四氮化物半導體層的帶隙能比所述第三氮化物半導體層大，在所述第一氮化物半導體層和所述第二氮化物半導體層的異質結界面形成有溝道。根據該構成，除了在第一氮化物半導體層和第二氮化物半導體層的異質結界面以外，還在第三氮化物半導體層和第四氮化物半導體層的異質結界面形成有溝道。也就是說， 除了形成以往的溝道的二維電子氣以外，還形成表面側的二維電子氣。因此，能夠降低薄膜電阻，能夠降低導通電阻。并且，與以往的FET相比，溝道與位于FET的最表面側的半導體層遠離，因此表面能級給溝道帶來的影響會減少。其結果為，能夠抑制起因于表面能級的電流崩塌。并且，由氮化物半導體形成兩個異質結界面，因此，在異質結界面生成起因于因晶格不匹配而產生的壓電極化和自發極化的二維電子氣。因此，在形成溝道時不需要添加雜質，因此能夠實現高耐壓的FET。在此，優選的是，所述場效應晶體管的柵極電極，被形成在設置在所述第四氮化物半導體層的凹部內。根據該構成，在能夠使溝道與位于FET的最表面側的半導體層遠離的同時，使溝道接近柵極電極。其結果為，在能夠抑制電流崩塌的同時，能夠容易控制柵極的閾值電壓。在此，優選的是，所述凹部，貫穿所述第三氮化物半導體層和所述第四氮化物半導體層的異質結界面。特別，優選的是，所述凹部貫穿所述第三氮化物半導體層以及所述第四氮化物半導體層而達到所述第二氮化物半導體層的表面；作為所述凹部的底面的所述第二氮化物半導體層的表面，與所述第二氮化物半導體層和所述第三氮化物半導體層的界面為同一平面。根據該構成，按照第二氮化物半導體層的膜厚以及Al組成比，決定柵極的閾值電壓，因此，能夠容易控制柵極的閾值電壓。因此，能夠實現具有在晶圓面內均勻的柵極的閾值電壓的FET。并且，優選的是，所述場效應晶體管，還包括被形成在所述凹部的底面的絕緣膜。根據該構成，能夠將FET 構成為 MIS (Metal Insulator Semiconductor 金屬-絕緣層-半導體)結構，來抑制流入到柵極的電流，并在柵極電極施加正偏壓，因此能夠實現有效于常閉型FET的結構。并且，優選的是，所述場效應晶體管，還包括第五氮化物半導體層，該第五氮化物半導體層被形成在所述凹部的底面；以及絕緣膜，該絕緣膜被形成在所述柵極電極與所述第五氮化物半導體層之間。根據該構成，由于能夠在凹部內的第五氮化物半導體層的外延生長后接著形成絕緣膜，因此能夠實現絕緣特性良好的絕緣膜。并且，優選的是，所述絕緣膜由氮化硅和氮化鋁的疊層結構體構成。根據該構成，由于絕緣膜包含熱傳導良好的A1N，因此，尤其能夠實現尤其有效于驅動大電力的設備的FET。并且，優選的是，所述絕緣膜是，利用原子層沉積裝置而形成的。根據該構成，能夠提高絕緣膜的膜質，還能夠良好地控制膜厚。并且，優選的是，所述第二氮化物半導體層的膜厚，比所述第四氮化物半導體層的
膜厚小。根據該構成，能夠將第三氮化物半導體層和第四氮化物半導體層之間的異質結界面的溝道的電子，有效地引導到第一氮化物半導體層和第二氮化物半導體層之間的異質結界面的溝道。其結果為，能夠進一步降低溝道電阻，能夠降低導通電阻。并且，由于能夠使柵極電極正下方的第二氮化物半導體層的膜厚變薄，因此能夠實現有效于常閉型FET的構成。并且，優選的是，所述場效應晶體管的源極電極以及漏極電極，分別接觸所述第一氮化物半導體層和所述第二氮化物半導體層的異質結界面、以及所述第三氮化物半導體層和所述第四氮化物半導體層的異質結界面。根據該構成，能夠降低源極電極以及漏極電極的接觸電阻。發明效果根據本發明，能夠實現由氮化物半導體構成的FET中的低導通電阻。
圖1是示出本發明的實施例1涉及的FET的構成的截面圖。圖2是示出本發明的實施例1涉及的FET的能帶圖。圖3A是示出單溝道結構的FET的圖。圖;3B是示出雙溝道結構的FET的圖。圖3C是示出柵極電極以及漏極電極的二極管特性的耐壓和導通電阻的關系的實驗結果的圖。圖4是示出本發明的實施例2涉及的FET的構成的截面圖。圖5是示出本發明的實施例3涉及的FET的構成的截面圖。圖6是示出本發明的實施例4涉及的FET的構成的截面圖。圖7是示出本發明的實施例5涉及的FET的構成的截面圖。圖8是示出以往的FET的構成的截面圖。
具體實施方式
以下，參照
本發明的實施例中的FET。(實施例1)以下，說明本發明的實施例1中的FET的構成以及其制造方法。圖1是示出本實施例涉及的FET的構成的截面圖。該FET包括襯底101、緩沖層102、第一氮化物半導體層103、第二氮化物半導體層 104、第三氮化物半導體層105、第四氮化物半導體層106、絕緣膜107、漏極電極108、源極電極109、柵極電極110、以及元件分離層111。例如，襯底101是厚度(膜厚)在IOym以上且1000 μ m以下的藍寶石襯底、SiC
襯底、Si襯底、以及GaN襯底等。緩沖層102被形成在襯底101上，且由與襯底101相對應的厚度的AlN構成，例如由IOOnm的AlN構成。第一氮化物半導體層103被形成在緩沖層102上，例如由厚度為2 μ m的無摻雜 GaN構成。在此，“無摻雜”是指，沒有故意導入雜質。第二氮化物半導體層104被形成在第一氮化物半導體層103上，第二氮化物半導體層104的帶隙能比第一氮化物半導體層103大。第二氮化物半導體層104，例如由無摻雜Α1Χ(^_ΧΝ(0 < χ彡1)構成。第二氮化物半導體層104，例如由厚度為20nm的無摻雜
rixO. 25 feiQ.75N 構成。第三氮化物半導體層105被形成在第二氮化物半導體層104上，第三氮化物半導體層105的帶隙能比第二氮化物半導體層104小。第三氮化物半導體層105，例如由厚度為 20nm的無摻雜GaN構成。第四氮化物半導體層106被形成在第三氮化物半導體層105上，第四氮化物半導體層106的帶隙能比第三氮化物半導體層105大。第四氮化物半導體層106，例如由無摻雜AlyGivyNO) < y彡1)構成。第四氮化物半導體層106，例如由厚度為25nm的無摻雜
rixO. 25 feiQ.75N 構成。在第一氮化物半導體層103和第二氮化物半導體層104的異質結界面、以及第三氮化物半導體層105和第四氮化物半導體層106的異質結界面，因自發極化以及壓電極化而產生例如IXlO13cnT2左右的電荷，在柵極導通的狀態下，電子在異質結界面導電，尤其能夠使FET中的橫方向的電阻大幅度地降低。漏極電極108以及源極電極109，被形成在柵極電極110的兩側的區域，分別接觸第一氮化物半導體層103和第二氮化物半導體層104的異質結界面、以及第三氮化物半導體層105和第四氮化物半導體層106的異質結界面，且與被生成在該界面區域的電子導電區域(溝道)電連接。漏極電極108以及源極電極109，與第一氮化物半導體層103接觸。漏極電極108以及源極電極109，例如由Ti以及Al的疊層結構體構成。在第二氮化物半導體層104、第三氮化物半導體層105以及第四氮化物半導體層 106形成有凹部120。該凹部120，貫穿第三氮化物半導體層105以及第四氮化物半導體層 106，即貫穿第三氮化物半導體層105和第四氮化物半導體層106的異質結界面，而達到第二氮化物半導體層104的表面。而且，在凹部120內形成有柵極電極110。柵極電極110，例如由鈀(Pd)、鎳(Ni)以及白金(Pt)等構成。而且，在構成柵極電極110的材料由絕緣膜107而不擴散到氮化物半導體層的情況下，可以由Ti構成柵極電極 110。絕緣膜107，被形成在凹部120的底面和側面以及第四氮化物半導體層106的表面。被形成在凹部120的底面和側面的絕緣膜107，介于第二氮化物半導體層104、第三氮化物半導體層105以及第四氮化物半導體層106與柵極電極110的中間。例如，絕緣膜107由氮化硅(SiN)、氧化硅(SiO)、氮化鋁(AlN)、氧化鋁(AlO)、SiN 和AlN的疊層結構體、以及SiN和MO的疊層結構體等構成。例如，在絕緣膜107由SiN或 SiO構成的情況下，絕緣膜107是，通過等離子化學氣相生長(CVD)法或減壓CVD法而成膜的。另一方面，例如，在絕緣膜107由AlN或MO構成的情況下，絕緣膜107是，通過濺射法或利用了原子層沉積裝置的原子層沉積法(Atomic Layer Deposition :ALD法)而成膜的。例如，將硼(B)等雜質離子注入到氮化物半導體層，從而形成元件分離層111，FET 與其他的元件由元件分離層111電性地分離。圖2是示出本實施例涉及的FET的能帶圖。在柵極偏壓為0的情況下，在第一氮化物半導體層103和第二氮化物半導體層104 的異質結界面發生二維電子氣，并形成溝道(稱為整體側溝道)，并且，在第三氮化物半導體層105和第四氮化物半導體層106的異質結界面也發生二維電子氣，從而在表面側也形成溝道(稱為表面側溝道)。如此，由于形成整體側溝道和表面側溝道這兩個溝道，因此總溝道電阻降低。在該兩個溝道間存在勢壘(potential barrier)，但是，由于通過穿隧而能夠使電子移動，因此表面側溝道的電子也作為漏電流來貢獻。因此，按照降低了的溝道電阻，能夠降低導通電阻。并且，與以往的FET相比，整體側溝道與位于FET的最表面側的半導體層(第四氮化物半導體層106的表面)遠離，因此表面能級給溝道帶來的影響會減少。 其結果為，能夠抑制起因于表面能級的電流崩塌。在此，為了更有效地將表面側溝道的電子向整體側溝道引導，優選的是，第四氮化物半導體層106的Al組成比，比第二氮化物半導體層104的Al組成比大，進一步，優選的是，第四氮化物半導體層106的厚度，比第二氮化物半導體層104的厚度大。并且，為了使柵極電極110正下方的第二氮化物半導體層104的膜厚薄，來實現常閉型的FET，優選的是， 第二氮化物半導體層104的厚度，比第四氮化物半導體層106的厚度小。如上所述，根據本實施例的FET，例如由GaN/AWaN/GaN/AWaN的層疊結構，形成兩個異質結界面。而且，在兩個異質結界面生成二維電子氣，該生成二維電子氣起因于因 AlGaN與GaN之間的晶格不匹配而產生的壓電極化、以及因GaN系層本身而產生的自發極化。據此，由于包括被形成在AlGaN/GaN的異質結界面的多個電子導電層(溝道)，因此，能夠降低在柵極電極110與源極電極109之間、以及在柵極電極110與漏極電極108之間的導通電阻。圖3C是，針對圖3A的具有一個電子導電層的單溝道結構，和圖:3B的具有兩個電子導電層的雙溝道結構，示出柵極電極110以及漏極電極108的二極管特性的耐壓和導通電阻的關系的實驗結果的圖。根據圖3C得知，在兩者的耐壓大致相同的情況下，通過雙溝道結構能夠將導通電阻降低為大致一半。因此，例如，通過利用GaN/AWaN/GaN/AWaN的層疊結構，從而與僅包括GaN/AWaN的一個異質結界面的以往的FET相比，能夠增加導電的電子的量，并降低導通電阻。在柵極電極110的兩旁設置該雙溝道結構，從而能夠在保持同一耐壓的狀態下將FET的源極和漏極的寄生電阻抑制為大致一半。特別是，通常，漏極側是電場集中的部分，但是， 即使包括多層電子導電層，也不會使耐壓降低。此時，通過設計各個氮化物半導體層的膜厚和組成，從而能夠降低GaN/AWaN/GaN/AWaN的層疊結構的縱方向電阻。并且，根據本實施例的FET，在柵極電極110的下方設置絕緣膜107，采用MIS結構。因此，能夠抑制流入到柵極電極110的電流，并將正偏壓施加到柵極電極110，從而能夠實現有效于常閉型FET的結構。而且，在所述實施例的FET中，第一氮化物半導體層103、第二氮化物半導體層 104、第三氮化物半導體層105、以及第四氮化物半導體層106可以包含^1。并且，在所述實施例的FET中，在第一氮化物半導體層103的一部分包括摻雜層。 根據其結構，能夠容易控制氮化物半導體層內的電荷量，調整柵極的閾值電壓。并且，在所述實施例的FET中，在第四氮化物半導體層106上，還可以配置有其他的半導體層。并且，在所述實施例的FET中，在第一氮化物半導體層103、第二氮化物半導體層 104、第三氮化物半導體層105以及第四氮化物半導體層106，可以進行例如Si等的η型雜質的摻雜。并且，在所述實施例的FET中，凹部120的深度是，貫穿第三氮化物半導體層105 以及第四氮化物半導體層106的深度，但是，若能夠使柵極電極110與整體側溝道之間的距離變短，則不僅限于該深度。例如，凹部120的深度可以是，不達到第三氮化物半導體層105 而到第四氮化物半導體層106的中途為止的深度，或者，貫穿第四氮化物半導體層106而到第三氮化物半導體層105的中途為止的深度。(實施例2)以下，說明本發明的實施例2中的FET的構成以及其制造方法。圖4是示出本實施例涉及的FET的構成的截面圖。該FET包括襯底201、緩沖層202、第一氮化物半導體層203、第二氮化物半導體層 204、第三氮化物半導體層205、第四氮化物半導體層206、絕緣膜207、漏極電極208、源極電極209、柵極電極210、以及元件分離層211。例如，襯底201是厚度在10 μ m以上且1000 μ m以下的藍寶石襯底、SiC襯底、Si
襯底、以及GaN襯底等。緩沖層202被形成在襯底201上，且由與襯底201相對應的厚度的AlN構成，例如由IOOnm的AlN構成。第一氮化物半導體層203被形成在緩沖層202上，例如由厚度為2 μ m的無摻雜 GaN構成。第二氮化物半導體層204被形成在第一氮化物半導體層203上，第二氮化物半導體層204的帶隙能比第一氮化物半導體層203大。第二氮化物半導體層204，例如由無摻雜Α1Χ(^_ΧΝ(0 < χ彡1)構成。第二氮化物半導體層204，例如由厚度為20nm的無摻雜
rixO. 25 feiQ.75N 構成。第三氮化物半導體層205被形成在第二氮化物半導體層204上，第三氮化物半導體層205的帶隙能比第二氮化物半導體層204小。第三氮化物半導體層205，例如由厚度為 20nm的無摻雜GaN構成。
第四氮化物半導體層206被形成在第三氮化物半導體層205上，第四氮化物半導體層206的帶隙能比第三氮化物半導體層205大。第四氮化物半導體層206，例如由無摻雜Aly(iai_yN(0 < y彡1)構成。第四氮化物半導體層206，例如由厚度為25nm的無摻雜
rixO. 25 feiQ.75N 構成。在第一氮化物半導體層203和第二氮化物半導體層204的異質結界面、以及第三氮化物半導體層205和第四氮化物半導體層206的異質結界面，因自發極化以及壓電極化而產生例如IXlO13cnT2左右的電荷，在柵極導通的狀態下，電子在異質結界面導電，尤其能夠使FET中的橫方向的電阻大幅度地降低。在此，為了更有效地將表面側溝道的電子向整體側溝道引導，優選的是，第四氮化物半導體層206的Al組成比，比第二氮化物半導體層204的Al組成比大，進一步，優選的是，第四氮化物半導體層206的厚度，比第二氮化物半導體層204的厚度大。并且，為了使柵極電極210正下方的第二氮化物半導體層204的膜厚薄，來實現常閉型的FET，優選的是， 第二氮化物半導體層204的厚度，比第四氮化物半導體層206的厚度小。漏極電極208以及源極電極209，被形成在柵極電極210的兩側的區域，分別接觸第一氮化物半導體層203和第二氮化物半導體層204的異質結界面、以及第三氮化物半導體層205和第四氮化物半導體層206的異質結界面，且與被生成在該界面區域的電子導電區域電連接。漏極電極208以及源極電極209，與第一氮化物半導體層203接觸。漏極電極208以及源極電極209，例如由Ti以及Al的疊層結構體構成。在第三氮化物半導體層205以及第四氮化物半導體層206形成有凹部220。該凹部220，貫穿第三氮化物半導體層205以及第四氮化物半導體層206，即貫穿第三氮化物半導體層205和第四氮化物半導體層206的異質結界面，而達到第二氮化物半導體層204的表面。而且，在凹部220內形成有柵極電極210。特別是，針對第二氮化物半導體層204，選擇性地蝕刻第三氮化物半導體層205，從而形成凹部220。在此，在第二氮化物半導體層204沒有形成凹部220，作為凹部220的底面的第二氮化物半導體層204的表面，與第二氮化物半導體層204和第三氮化物半導體層205的界面為同一平面。在此，對于同一平面，可以具有因第二氮化物半導體層204的表面的蝕刻的精度而引起的幾nm左右的偏差。柵極電極210，例如由Pd、Ni以及Pt等構成。而且，在構成柵極電極210的材料由絕緣膜207而不擴散到氮化物半導體層的情況下，可以由Ti構成柵極電極210。絕緣膜207，被形成在凹部220的底面和側面以及第四氮化物半導體層206的表面。被形成在凹部220的底面和側面的絕緣膜207，介于第二氮化物半導體層204、第三氮化物半導體層205以及第四氮化物半導體層206與柵極電極210的中間。例如，絕緣膜207由SiN、Si0、AlN、A10、SiN和AlN的疊層結構體、以及SiN和AlO 的疊層結構體等構成。例如，在絕緣膜207由SiN或SiO構成的情況下，絕緣膜207是，通過CVD法或減壓CVD法而成膜的。另一方面，例如，在絕緣膜207由AlN或MO構成的情況下，絕緣膜207是，通過濺射法或利用了原子層沉積裝置的ALD法而成膜的。例如，將硼(B)等雜質離子注入到氮化物半導體層，從而形成元件分離層211，FET 與其他的元件由元件分離層211電性地分離。如上所述，根據本實施例的FET，由與實施例1的FET相同的理由，能夠降低導通電阻。并且，根據本實施例的FET，由與實施例1的FET相同的理由，能夠實現有效于常閉型FET的結構。并且，根據本實施例的FET，通過選擇蝕刻而形成凹部220，能夠準確地控制柵極電極210正下方的第二氮化物半導體層204的膜厚。因此，能夠容易調整柵極的閾值電壓。而且，在所述實施例的FET中，第一氮化物半導體層203、第二氮化物半導體層 204、第三氮化物半導體層205、以及第四氮化物半導體層206可以包含h。并且，在所述實施例的FET中，在第一氮化物半導體層203的一部分包括摻雜層。 根據其結構，能夠容易控制氮化物半導體層內的電荷量，調整柵極的閾值電壓。并且，在所述實施例的FET中，在第四氮化物半導體層206上，還可以配置有其他的半導體層。并且，在所述實施例的FET中，在第一氮化物半導體層203、第二氮化物半導體層 204、第三氮化物半導體層205以及第四氮化物半導體層206，可以進行例如Si等的η型雜質的摻雜。(實施例3)以下，說明本發明的實施例3中的FET的構成以及其制造方法。圖5是示出本實施例涉及的FET的構成的截面圖。該FET包括襯底301、緩沖層302、第一氮化物半導體層303、第二氮化物半導體層 304、第三氮化物半導體層305、第四氮化物半導體層306、絕緣膜307、漏極電極308、源極電極309、柵極電極310、元件分離層311、以及第五氮化物半導體層312。例如，襯底301是厚度在10 μ m以上且1000 μ m以下的藍寶石襯底、SiC襯底、Si 襯底、以及GaN襯底等。緩沖層302被形成在襯底301上，且由與襯底301相對應的厚度的AlN構成，例如由IOOnm的AlN構成。第一氮化物半導體層303被形成在緩沖層302上，例如由厚度為2 μ m的無摻雜 GaN構成。第二氮化物半導體層304被形成在第一氮化物半導體層303上，第二氮化物半導體層304的帶隙能比第一氮化物半導體層303大。第二氮化物半導體層304，例如由無摻雜Α1Χ(^_ΧΝ(0 < χ彡1)構成。第二氮化物半導體層304，例如由厚度為20nm的無摻雜
rixO. 25 feiQ.75N 構成。第三氮化物半導體層305被形成在第二氮化物半導體層304上，第三氮化物半導體層305的帶隙能比第二氮化物半導體層304小。第三氮化物半導體層305，例如由厚度為 20nm的無摻雜GaN構成。第四氮化物半導體層306被形成在第三氮化物半導體層305上，第四氮化物半導體層306的帶隙能比第三氮化物半導體層305大。第四氮化物半導體層306，例如由無摻雜Aly(iai_yN(0 < y彡1)構成。第四氮化物半導體層306，例如由厚度為25nm的無摻雜
rixO. 25 feiQ.75N 構成。在第一氮化物半導體層303和第二氮化物半導體層304的異質結界面、以及第三氮化物半導體層305和第四氮化物半導體層306的異質結界面，因自發極化以及壓電極化而產生例如IXlO13cnT2左右的電荷，在柵極導通的狀態下，電子在異質結界面導電，尤其能夠使FET中的橫方向的電阻大幅度地降低。在此，為了更有效地將表面側溝道的電子向整體側溝道引導，優選的是，第四氮化物半導體層306的Al組成比，比第二氮化物半導體層304以及第五氮化物半導體層312的 Al組成比大，進一步，優選的是，第四氮化物半導體層306的厚度，比第二氮化物半導體層 304以及第五氮化物半導體層312的厚度大。并且，為了使柵極電極310正下方的第五氮化物半導體層312的膜厚薄，來實現常閉型的FET，優選的是，第五氮化物半導體層312的厚度，比第四氮化物半導體層306的厚度小。漏極電極308以及源極電極309，被形成在柵極電極310的兩側的區域，分別接觸第一氮化物半導體層303和第二氮化物半導體層304的異質結界面、以及第三氮化物半導體層305和第四氮化物半導體層306的異質結界面，且與被生成在該界面區域的電子導電區域電連接。漏極電極308以及源極電極309，與第一氮化物半導體層303接觸。漏極電極308以及源極電極309，例如由Ti以及Al的疊層結構體構成。在第一氮化物半導體層303、第二氮化物半導體層304、第三氮化物半導體層305 以及第四氮化物半導體層306形成有凹部320。該凹部320，貫穿第二氮化物半導體層304、 第三氮化物半導體層305以及第四氮化物半導體層306，即，貫穿第三氮化物半導體層305 和第四氮化物半導體層306的異質結界面、以及第一氮化物半導體層303和第二氮化物半導體層304的異質結界面，而達到第一氮化物半導體層303的表面。而且，在凹部320內形成有柵極電極310。柵極電極310，例如由Pd、Ni以及Pt等構成。而且，在構成柵極電極310的材料由絕緣膜307而不擴散到氮化物半導體層的情況下，可以由Ti構成柵極電極310。第五氮化物半導體層312，被形成在凹部320的底面和側面以及第四氮化物半導體層306的表面，例如由無摻雜AlzGa1=N (0<ζ<1)構成。第五氮化物半導體層 312，例如由厚度為IOnm的無摻雜Aa25Giia75N構成。例如，通過有機金屬化學氣相蒸鍍法 (Metal-Organic Chemical Vapor D印osition :M0CVD 法)，使氮化物半導體層在凹部 320 內外延生長，從而形成第五氮化物半導體層312。該外延生長后接著不暴露在大氣(以 in-situ(原位))而形成絕緣膜307。在凹部320內，柵極電極310與絕緣膜307相接。由于存在第五氮化物半導體層312，因此能夠提高絕緣膜307的結晶性，并且能夠以良好的再現性來形成絕緣膜307。與在凹部320的底面的氮化物半導體上直接使絕緣膜 307生長的情況相比，在形成作為相同的氮化物半導體層的第五氮化物半導體層312后，以連續生長來形成絕緣膜307的情況下，能夠提高絕緣膜307的結晶性以及再現性。并且，像第五氮化物半導體層312是例如無摻雜AlzGai_zN(0 < ζ ^ 1)層，且在凹部320的底面相接的面是例如GaN層的構成那樣，在第五氮化物半導體層312的Al組成X比凹部320的底面的Al組成大的情況下，溝道層被形成在第五氮化物半導體層312下。此時引起的電荷量， 取決于以控制性高的外延生長來形成的第五氮化物半導體層312的膜厚和組成，因此能夠提高再現性。絕緣膜307，被形成在第五氮化物半導體層312上。凹部320內的絕緣膜307被形成，以介于第五氮化物半導體層312與柵極電極310的中間。例如，絕緣膜307由厚度為l至5nm的SiN、Si0、AlN、A10、SiN和AlN的疊層結構體、以及SiN和AlO的疊層結構體等構成。例如，在絕緣膜307由SiN或SiO構成的情況下， 絕緣膜307是，通過CVD法或減壓CVD法而成膜的。另一方面，例如，在絕緣膜307由AlN 或AW構成的情況下，絕緣膜307是，通過濺射法或利用了原子層沉積裝置的ALD法而成膜的。例如，將硼(B)等雜質離子注入到氮化物半導體層，從而形成元件分離層311，FET 與其他的元件由元件分離層311電性地分離。如上所述，根據本實施例的FET，由與實施例1的FET相同的理由，能夠降低導通電阻。并且，根據本實施例的FET，由與實施例1的FET相同的理由，能夠實現有效于常閉型FET的結構。并且，根據本實施例的FET，能夠在凹部320內的第五氮化物半導體層312的外延生長后，接著形成絕緣膜307，因此能夠實現絕緣特性良好的絕緣膜307。而且，在所述實施例的FET中，第一氮化物半導體層303、第二氮化物半導體層 304、第三氮化物半導體層305、以及第四氮化物半導體層306可以包含h。并且，在所述實施例的FET中，在第一氮化物半導體層303的一部分包括摻雜層。 根據其結構，能夠容易控制氮化物半導體層內的電荷量，調整柵極的閾值電壓。并且，在所述實施例的FET中，在第四氮化物半導體層306上，還可以配置有其他的半導體層。并且，在所述實施例的FET中，在第一氮化物半導體層303、第二氮化物半導體層 304、第三氮化物半導體層305、第四氮化物半導體層306以及第五氮化物半導體層312，可以進行例如Si等的η型雜質的摻雜。并且，在所述實施例的FET中，凹部320的深度是，貫穿第二氮化物半導體層304、 第三氮化物半導體層305以及第四氮化物半導體層306的深度，但是，若能夠使柵極電極 310與整體側溝道之間的距離變短，則不僅限于該深度。例如，凹部320的深度可以是，不達到第三氮化物半導體層305而到第四氮化物半導體層306的中途為止的深度，貫穿第四氮化物半導體層306而到第三氮化物半導體層305的中途為止的深度，或者，貫穿第四氮化物半導體層306以及第三氮化物半導體層305而到第二氮化物半導體層304的中途為止的深度。(實施例4)以下，說明本發明的實施例4中的FET的構成以及其制造方法。圖6是示出本實施例涉及的FET的構成的截面圖。該FET包括襯底401、緩沖層402、第一氮化物半導體層403、第二氮化物半導體層 404、第三氮化物半導體層405、第四氮化物半導體層406、漏極電極408、源極電極409、柵極電極410、以及元件分離層411。例如，襯底401是厚度在10 μ m以上且1000 μ m以下的藍寶石襯底、SiC襯底、Si
襯底、以及GaN襯底等。緩沖層402被形成在襯底401上，且由與襯底401相對應的厚度的AlN構成，例如由IOOnm的AlN構成。第一氮化物半導體層403被形成在緩沖層402上，例如由厚度為2 μ m的無摻雜GaN構成。第二氮化物半導體層404被形成在第一氮化物半導體層403上，第二氮化物半導體層404的帶隙能比第一氮化物半導體層403大。第二氮化物半導體層404，例如由無摻雜Α1Χ(^_ΧΝ(0 < χ彡1)構成。第二氮化物半導體層404，例如由厚度為30nm的無摻雜
rixO. 25 feiQ.75N 構成。第三氮化物半導體層405被形成在第二氮化物半導體層404上，第三氮化物半導體層405的帶隙能比第二氮化物半導體層404小。第三氮化物半導體層405，例如由厚度為 30nm的無摻雜GaN構成。第四氮化物半導體層406被形成在第三氮化物半導體層405上，第四氮化物半導體層406的帶隙能比第三氮化物半導體層405大。第四氮化物半導體層406，例如由無摻雜AlyGivyNO) < y彡1)構成。第四氮化物半導體層406，例如由厚度為30nm的無摻雜
rixO. 25 feiQ.75N 構成。在第一氮化物半導體層403和第二氮化物半導體層404的異質結界面、以及第三氮化物半導體層405和第四氮化物半導體層406的異質結界面，因自發極化以及壓電極化而產生例如IXlO13cnT2左右的電荷，在柵極導通的狀態下，電子在異質結界面導電，尤其能夠使FET中的橫方向的電阻大幅度地降低。在此，為了更有效地將表面側溝道的電子向整體側溝道引導，優選的是，第四氮化物半導體層406的Al組成比，比第二氮化物半導體層404的Al組成比大，進一步，優選的是，第四氮化物半導體層406的厚度，比第二氮化物半導體層404的厚度大。漏極電極408以及源極電極409，被形成在柵極電極410的兩側的區域，分別接觸第一氮化物半導體層403和第二氮化物半導體層404的異質結界面、以及第三氮化物半導體層405和第四氮化物半導體層406的異質結界面，且與被生成在該界面區域的電子導電區域電連接。漏極電極408以及源極電極409，與第一氮化物半導體層403接觸。漏極電極408以及源極電極409，例如由Ti以及Al的疊層結構體構成。在第三氮化物半導體層405以及第四氮化物半導體層406形成有凹部420。該凹部420，貫穿第三氮化物半導體層405以及第四氮化物半導體層406，即貫穿第三氮化物半導體層405和第四氮化物半導體層406的異質結界面，而達到第二氮化物半導體層404的表面。而且，在凹部420內形成有柵極電極410，以覆蓋凹部420的底面以及側面。因此，凹部420內的柵極電極410，不通過絕緣膜而直接與第二氮化物半導體層404、第三氮化物半導體層405以及第四氮化物半導體層406相接。特別是，針對第二氮化物半導體層404，選擇性地蝕刻第三氮化物半導體層405，從而形成凹部420。在此，在第二氮化物半導體層404沒有形成凹部420，作為凹部420的底面的第二氮化物半導體層404的表面，與第二氮化物半導體層404和第三氮化物半導體層405的界面為同一平面。柵極電極410，與第二氮化物半導體層404、第三氮化物半導體層405以及第四氮化物半導體層406形成肖特基結，例如由PcUNi以及Pt等構成。例如，將硼(B)等雜質離子注入到氮化物半導體層，從而形成元件分離層411，FET 與其他的元件由元件分離層411電性地分離。如上所述，根據本實施例的FET，由與實施例1的FET相同的理由，能夠降低導通電阻。而且，在所述實施例的FET中，第一氮化物半導體層403、第二氮化物半導體層 404、第三氮化物半導體層405、以及第四氮化物半導體層406可以包含h。并且，在所述實施例的FET中，在第一氮化物半導體層403的一部分包括摻雜層。 根據其結構，能夠容易控制氮化物半導體層內的電荷量，調整柵極的閾值電壓。并且，在所述實施例的FET中，在第四氮化物半導體層406上，還可以配置有其他的半導體層。并且，在所述實施例的FET中，在第一氮化物半導體層403、第二氮化物半導體層 404、第三氮化物半導體層405以及第四氮化物半導體層406，可以進行例如Si等的η型雜質的摻雜。并且，在所述實施例的FET中，凹部420的深度是，貫穿第三氮化物半導體層405 以及第四氮化物半導體層406的深度，但是，若能夠使柵極電極410與整體側溝道之間的距離變短，則不僅限于該深度。例如，凹部420的深度可以是，不達到第三氮化物半導體層405 而到第四氮化物半導體層406的中途為止的深度，或者，貫穿第四氮化物半導體層406而到第三氮化物半導體層405的中途為止的深度。(實施例5)以下，說明本發明的實施例5中的FET的構成以及其制造方法。圖7是示出本實施例涉及的FET的構成的截面圖。該FET包括襯底501、緩沖層502、第一氮化物半導體層503、第二氮化物半導體層 504、第三氮化物半導體層505、第四氮化物半導體層506、絕緣膜507、漏極電極508、源極電極509、柵極電極510、以及元件分離層511。例如，襯底501是厚度在10 μ m以上且1000 μ m以下的藍寶石襯底、SiC襯底、Si
襯底、以及GaN襯底等。緩沖層502被形成在襯底501上，且由與襯底501相對應的厚度的AlN構成，例如由IOOnm的AlN構成。第一氮化物半導體層503被形成在緩沖層502上，例如由厚度為2 μ m的無摻雜 GaN構成。第二氮化物半導體層504被形成在第一氮化物半導體層503上，第二氮化物半導體層504的帶隙能比第一氮化物半導體層503大。第二氮化物半導體層504，例如由無摻雜Α1Χ(^_ΧΝ(0 < χ彡1)構成。第二氮化物半導體層504，例如由厚度為20nm的無摻雜
rixO. 25 feiQ.75N 構成。第三氮化物半導體層505被形成在第二氮化物半導體層504上，第三氮化物半導體層505的帶隙能比第二氮化物半導體層504小。第三氮化物半導體層505，例如由厚度為 20nm的無摻雜GaN構成。第四氮化物半導體層506被形成在第三氮化物半導體層505上，第四氮化物半導體層506的帶隙能比第三氮化物半導體層505大。第四氮化物半導體層506，例如由無摻雜Aly(iai_yN(0 < y彡1)構成。第四氮化物半導體層506，例如由厚度為25nm的無摻雜
rixO. 25 feiQ.75N 構成。在第一氮化物半導體層503和第二氮化物半導體層504的異質結界面、以及第三
15氮化物半導體層505和第四氮化物半導體層506的異質結界面，因自發極化以及壓電極化而產生例如IXlO13cnT2左右的電荷，在柵極導通的狀態下，電子在異質結界面導電，尤其能夠使FET中的橫方向的電阻大幅度地降低。在此，為了更有效地將表面側溝道的電子向整體側溝道引導，優選的是，第四氮化物半導體層506的Al組成比，比第二氮化物半導體層504的Al組成比大，進一步，優選的是，第四氮化物半導體層506的厚度，比第二氮化物半導體層504的厚度大。并且，為了使柵極電極510正下方的第二氮化物半導體層504的膜厚薄，來實現常閉型的FET，優選的是， 第二氮化物半導體層504的厚度，比第四氮化物半導體層506的厚度小。漏極電極508以及源極電極509，被形成在柵極電極510的兩側的區域，分別接觸第一氮化物半導體層503和第二氮化物半導體層504的異質結界面、以及第三氮化物半導體層505和第四氮化物半導體層506的異質結界面，且與被生成在該界面區域的電子導電區域電連接。漏極電極508以及源極電極509，與第一氮化物半導體層503接觸。漏極電極508以及源極電極509，例如由Ti以及Al的疊層結構體構成。例如，絕緣膜507被形成在四氮化物半導體層506的表面，且由SiN、Si0、AlN、A10、 SiN和AlN的疊層結構體、以及SiN和AlO的疊層結構體等構成。例如，在絕緣膜507由SiN 或SiO構成的情況下，絕緣膜507是，通過CVD法或減壓CVD法而成膜的。另一方面，例如， 在絕緣膜507由AlN或AW構成的情況下，絕緣膜507是，通過濺射法或利用了原子層沉積裝置的ALD法而成膜的。柵極電極510，被形成在絕緣膜507上，例如由PcUNi以及Pt等構成。而且，在構成柵極電極510的材料由絕緣膜507而不擴散到氮化物半導體層的情況下，可以由Ti構成柵極電極510。例如，將硼(B)等雜質離子注入到氮化物半導體層，從而形成元件分離層511，FET 與其他的元件由元件分離層511電性地分離。如上所述，根據本實施例的FET，由與實施例1的FET相同的理由，能夠降低導通電阻。并且，根據本實施例的FET，由與實施例1的FET相同的理由，能夠實現有效于常閉型FET的結構。而且，在所述實施例的FET中，第一氮化物半導體層503、第二氮化物半導體層 504、第三氮化物半導體層505、以及第四氮化物半導體層506可以包含h。并且，在所述實施例的FET中，在第一氮化物半導體層503的一部分包括摻雜層。 根據其結構，能夠容易控制氮化物半導體層內的電荷量，調整柵極的閾值電壓。并且，在所述實施例的FET中，在第四氮化物半導體層506上，還可以配置有其他的半導體層。并且，在所述實施例的FET中，在第一氮化物半導體層503、第二氮化物半導體層 504、第三氮化物半導體層505以及第四氮化物半導體層506，可以進行例如Si等的η型雜質的摻雜。并且，在所述實施例的FET中，與實施例3的FET相同，可以采用沒有設置絕緣膜 507的肖特基結型的FET的方式。以上，根據實施例說明了本發明涉及的FET，但是，本發明不僅限于此實施例。在不脫離本發明的宗旨的范圍內所進行的本領域的技術人員能夠想到的各種變形的也包含在本發明的范圍內。產業利用性本發明，能夠適用于FET，尤其能夠適用于移動電話基地臺等的大功率高頻裝置和變換器等的大功率開關裝置等。符號說明101、201、301、401、501、801 襯底102、202、302、402、502 緩沖層103、203、303、403、503 第一氮化物半導體層104、204、304、404、504 第二氮化物半導體層105、205、305、405、505第三氮化物半導體層106、206、306、406、506第四氮化物半導體層107、207、307、507 絕緣膜108、208、308、408、508、807 漏極電極109、209、309、409、509、808 源極電極110、210、310、410、510、806 柵極電極111、211、311、411、511 元件分離層120、220、320、420 凹部312第五氮化物半導體層802載流子導電層803載流子供應層804GaN系保護層805保護層
權利要求
1.一種場效應晶體管，包括 第一氮化物半導體層；第二氮化物半導體層，該第二氮化物半導體層被形成在所述第一氮化物半導體層上， 該第二氮化物半導體層的帶隙能比所述第一氮化物半導體層的帶隙能大；第三氮化物半導體層，該第三氮化物半導體層被形成在所述第二氮化物半導體層上；以及第四氮化物半導體層，該第四氮化物半導體層被形成在所述第三氮化物半導體層上， 該第四氮化物半導體層的帶隙能比所述第三氮化物半導體層的帶隙能大，在所述第一氮化物半導體層和所述第二氮化物半導體層的異質結界面形成有溝道。
2.如權利要求1所述的場效應晶體管，所述場效應晶體管的柵極電極，被形成在設置在所述第四氮化物半導體層的凹部內。
3.如權利要求2所述的場效應晶體管，所述凹部，貫穿所述第三氮化物半導體層和所述第四氮化物半導體層的異質結界面。
4.如權利要求3所述的場效應晶體管，所述凹部，貫穿所述第三氮化物半導體層以及所述第四氮化物半導體層而達到所述第二氮化物半導體層的表面，作為所述凹部的底面的所述第二氮化物半導體層的表面，與所述第二氮化物半導體層和所述第三氮化物半導體層的界面為同一面。
5.如權利要求4所述的場效應晶體管，所述凹部，貫穿所述第二氮化物半導體層、所述第三氮化物半導體層以及所述第四氮化物半導體層而達到所述第一氮化物半導體層。
6.如權利要求2至5的任一項所述的場效應晶體管，所述場效應晶體管，還包括被形成在所述凹部的底面的絕緣膜。
7.如權利要求2至5的任一項所述的場效應晶體管， 所述場效應晶體管，還包括第五氮化物半導體層，該第五氮化物半導體層被形成在所述凹部的底面；以及絕緣膜，該絕緣膜被形成在所述柵極電極與所述第五氮化物半導體層之間。
8.如權利要求7所述的場效應晶體管，所述第五氮化物半導體層由AlzGai_zN構成，其中，0 < ζ < 1。
9.如權利要求6至8的任一項所述的場效應晶體管， 所述絕緣膜由氮化硅構成。
10.如權利要求6至8的任一項所述的場效應晶體管， 所述絕緣膜由氮化硅和氮化鋁的疊層結構體構成。
11.如權利要求6至8的任一項所述的場效應晶體管， 所述絕緣膜是利用原子層沉積裝置而形成的。
12.如權利要求1至11的任一項所述的場效應晶體管，所述第二氮化物半導體層的膜厚，比所述第四氮化物半導體層的膜厚小。
13.如權利要求1至12的任一項所述的場效應晶體管，所述場效應晶體管的源極電極以及漏極電極，分別接觸所述第一氮化物半導體層和所述第二氮化物半導體層的異質結界面、以及所述第三氮化物半導體層和所述第四氮化物半導體層的異質結界面。
14.如權利要求1至13的任一項所述的場效應晶體管，所述第一氮化物半導體層由GaN構成，所述第二氮化物半導體層由AlxGai_xN構成，其中，0 < χ < 1，所述第三氮化物半導體層由GaN構成，所述第四氮化物半導體層由AlyGai_yN構成，其中，0 < y < 1。
全文摘要
本發明的目的在于提供低導通電阻的FET，本發明的FET包括第一氮化物半導體層(103)；第二氮化物半導體層(104)，第二氮化物半導體層(104)被形成在第一氮化物半導體層(103)上，第二氮化物半導體層(104)的帶隙能比第一氮化物半導體層(103)大；第三氮化物半導體層(105)，第三氮化物半導體層(105)被形成在第二氮化物半導體層(104)上；以及第四氮化物半導體層(106)，第四氮化物半導體層(106)被形成在第三氮化物半導體層(105)上，第四氮化物半導體層(106)的帶隙能比第三氮化物半導體層(105)大，在第一氮化物半導體層(103)和第二氮化物半導體層(104)的異質結界面形成有溝道。
文檔編號H01L29/41GK102239550SQ20098014857
公開日2011年11月9日 申請日期2009年11月12日 優先權日2008年12月5日
發明者上田哲三, 按田義治, 石田秀俊 申請人:松下電器產業株式會社