專利名稱：能使位錯移位的制造和處理絕緣體上半導體型結構體的方法及相應結構體的制作方法
能使位錯移位的制造和處理絕緣體上半導體型結構體的方
法及相應結構體本發明特別涉及處理連續包含載體基板、氧化物層和薄半導體層的絕緣體上半導體型(SOI)結構體的方法，其中在受控的中性或還原性氣氛下并在受控的時間和溫度條件下進行熱處理，以促使氧化物層的至少部分氧向薄半導體層擴散，引起氧化物層的完全或部分溶解。該處理有選擇性地進行，S卩，完全溶解SOI結構體的與所需圖案對應的確定區域中的氧化物層，同時保留其他區域中的初始氧化物層。于是使用氧化物層的“選擇性溶解”來表達所述處理。以此方式可以獲得雜合結構體，即，其既包含氧化物層得到保留的“SOI ”區域，也包含氧化物層已被完全溶解的主體區域。所述結構體可用于制造通常在不同載體上制造的不同類型的電子元件(例如存儲元件和邏輯元件)。微處理器制造商已經各自開發出用于邏輯和存儲元件的制造技術，但是這兩種類型的元件通常在各自不同的載體(即主體基板或S0I)上制造。此外，由一種基板改變為另一種基板意味著制造技術上要有重大改變。因此，選擇性溶解的優點在于，可為微處理器制造商提供其上包含“主體”區域和 “S0I”區域的晶片，同時保留他們所精通的能夠制造“邏輯”元件和“存儲”元件的技術。選擇性溶解技術的精確性可以有效地控制元件尺度的“主體”和“S0I”區域。選擇性溶解可以通過在薄半導體層的表面上形成掩模并通過熱處理以促進氧擴散而實施。由于掩模由形成氧擴散屏障的材料制成，因此氧僅能通過未被掩模覆蓋的薄半導體層的暴露區域擴散。在此操作過程中，會出現存在缺陷的問題，所述缺陷與在氧化物已被除去的區域中載體基板/薄層界面處容有晶格相關。這被稱作“失配位錯(misfitdislocations)，，。這些缺陷的產生原因在于在薄層的晶格和載體基板的晶格相互連接的區域(即氧不再存在之處)中二者的不完美對齊。只要這兩種晶格之間存在氧化物，缺陷就不會出現。另一方面，一但獲得氧化物的溶解，晶格的不完美對齊就會導致所述位錯的形成。本發明的一個目的是提出一種方法(例如如上所述的方法)，利用所述方 法可以最小化、甚至消除位錯問題。因此提供了一種制造和處理連續包含載體基板、氧化物層和半導體材料薄層的絕緣體上半導體型結構體的方法，所述結構體通過以下方式獲得a)將給體基板與所述載體基板結合，所述給體基板包含所述半導體層，這些基板具有相同晶體取向；b)薄化所述給體基板以只留下所述薄層，
-在所述載體基板和薄層中的一個和/或另一個上涂布有氧化物層；-所述載體基板和薄層各自在平行于它們的界面的平面中分別具有第一和第二晶格；其中 1)在所述薄層上形成掩模，以界定所述層的表面上的暴露區域，所述暴露區域未被掩模覆蓋并根據所需圖案分布；2)在受控的中性或還原性氣氛下并在受控的時間和溫度條件下進行熱處理，以促使氧化物層的至少部分氧透過薄層擴散，引起對應于所述所需圖案的氧化物層的區域中氧化物的受控去除。該方法值得注意之處在于_在步驟a)中，所述載體基板和薄層相對于彼此的設置，使得在所述平行于它們的界面的平面內，所述晶格共同形成不超過1°的所謂“扭轉角”，并在垂直于它們的界面的平面內，所述晶格共同形成不超過1°的所謂“傾角”。-使用厚度低于1100埃的薄層。本申請人已經證明，通過將對齊缺陷限制為上述角度和通過使用具有所指定厚度的薄層，界面處形成的位錯通過施加可達到薄層的自由面的熱處理而移位，在所述自由面處所述位錯通過原子重排而消弭。換言之，晶體缺陷在薄層中是可移動的，并具有通過晶體重組而“上升”至其表面的傾向。在本申請全文中，“這些基板具有相同的晶體取向，，表示這些基板切割自晶錠，這些基板基本沿同一軸向由這些晶錠獲得。根據其他有利的非限制性特征_在步驟a)中，所述載體基板和薄層被設置為使得所述平行于它們的界面的平面中，所述晶格在共同形成不超過0.5°的所謂“扭轉角”；-在步驟a)中，所使用的載體和給體基板各自帶有至少一個可視標記，所述可視標記沿相對于所述晶格的確定的方向取向；-使用厚度低于800埃的薄層；-在步驟b)中，通過給體基板沿預先形成的應力區域的破裂，處理所述給體基板以僅留下所述薄層；_在步驟b)中，對所述給體基板通過經由其背面減小其厚度而進行處理，以僅留下所述薄層；_使用硅的載體基板；-使用厚度為100埃 200埃的薄層，特別是硅基薄層。本發明還涉及包含載體基板和半導體材料的薄層的半導體型結構體，其特征在于-所述薄層包含隱埋氧化物區域，使得存在第一區域和第二區域，在所述第一區域中，所述薄層由所述隱埋氧化物區域承載，在所述第二區域中，所述薄層由所述載體基板承載；-位于所述氧化物區域上的所述薄層的材料和也位于這些區域上的所述載體基板的材料具有晶格，所述晶格在平行于它們的界面的平面中共同形成不超過1°的所謂“扭轉角”，并在垂直于它們的界面的平面中共同形成不超過1°的所謂“傾角”；-位于氧化區域之間并與載體基板直接接觸的所述薄層的材料具有與該載體基板的材料相同的晶格取向有利的是-該結構體具有位于第二區域周邊(即在由載體基板所承載的薄層與隱埋氧化物區域接觸之處)的位錯；-所述薄層的厚度低于1100埃；-隱埋氧化物厚度為10納米 20納米；_載體基板為硅{1，0，0}。閱讀以下對優選實施方式的描述后，本發明的其他特征和優點將變得顯而易見。所述描述參照附圖進行，附圖中-
圖1和圖2是以兩種不同狀態進行本發明的方法的結構體的簡化的截面圖；-圖3是說明結構體的載體基板和薄層的晶格在實施所述方法前在平行于它們的界面的平面中未對齊的圖，而-圖4說明的是在實施所述方法后這些晶格的對齊；-圖5是所使用的載體基板的俯視圖；-圖6和圖7是與圖3和圖4相似的視圖，用以分別說明載體和薄層基板的晶格在垂直于它們的界面的方向上的未對齊和對齊；-圖8 圖10是與圖1和圖2相似的簡化圖，顯示了對應于本發明的實施方式的三種不同狀態的結構體。在開始參照上述附圖實際描述本發明方法之前，先對一些提示、定義和技術作下述說明。選擇性(或局部)溶解處理的介紹對從基部到表面連續包含載體基板、氧化物層和半導體層的絕緣體上半導體型 (SOI)結構體進行選擇性溶解處理。用以獲得所述SOI結構體的方式詳細描述如下。選擇性溶解工藝包含以下步驟-在薄半導體層上形成掩模以界定未被掩模覆蓋并根據所需圖案分布的所述層的表面上的所謂暴露區域，-在中性或還原性受控氣氛下并在受控的時間和溫度條件下進行熱處理，以促使氧化物層的至少部分氧透過薄半導體層擴散，引起對應于所需圖案的氧化物層的區域中氧化物厚度的受控降低。掩模的形成在半導體層上有選擇地形成掩模，以使半導體層的下述區域暴露出來，所述區域對應于需要降低氧化物厚度的氧化物層的區域。“對應于”在此處是指由半導體層的所有暴露區域所界定的圖案與所需圖案相同， 需要降低氧化物厚度的氧化物層的區域據此而分布。換言之，掩模僅覆蓋與所需圖案互補的半導體層的那些區域。通常，采用常規光刻技術進行掩模的選擇性形成，所述技術可以界定掩模所沉積的半導體層的區域。 一般而言，形成掩模的工藝包括以下連續步驟-形成氮化硅SixNy(例如Si3N4)層，所述層能夠通過沉積在半導體層的整個表面上形成掩模；-在SixNy層的整個表面上沉積光刻膠層；-通過光刻用掩模來局部隔絕樹脂；-通過例如在溶劑中稀釋來選擇性去除所隔絕的區域；-然后通過樹脂中形成的開口蝕刻隨后將暴露的SixNy層的區域。蝕刻通常是樹脂可抵抗的干法(等離子體)蝕刻。另一方面，通過此等離子體蝕刻SixNy。應當注意，上述技術在微電子領域是常用的，并且只是通過舉例方式給出。一般而言，可形成掩模的任何工藝都可以在本發明中使用。掩模以對氧原子的擴散形成屏障的材料制成。此外，所述材料能夠耐受處理條件。因此，氮化硅(其通式為SixNy，其中化學計算系數(x，y)可以取不同值)是形成掩模的優選材料，因為其容易使用(即先沉積，然后在溶解處理后去除)并且不污染硅。不過，也可以將能夠對氧的擴散形成屏障且能耐受處理條件的任何其他材料用于掩模。掩模的厚度通常為Inm 50歷，并優選為20nm左右。在溶解處理后，掩模可以通過干法蝕刻或濕法蝕刻而去除。溶解處理在說明書的其余部分，所采用的實例是對其中薄半導體層為硅的結構體(即，“絕緣體上硅”結構體(SOI))進行溶解處理。SOI結構體中的氧化物溶解的機理在0. Kononchuk等的文章“ Internal Dissolution of Buried Oxide in SOI Wafers"(Solid State Phenomena Vols. 131-133 (2008) pp 113-118)中有詳細描述，可以對其進行參考。在處理過程中，將SOI結構體放置在烘箱中，在所述烘箱中產生氣流以形成中性或還原性氣氛。氣流因此可含有氬、氫和/或其混合物。注意以下現象十分重要只有氣氛中氧的濃度與氧化物層表面上氧的濃度之間存在明顯的梯度，溶解現象才會發生。因此，認為烘箱中氣氛的氧含量必須低于lOppm，考慮到泄露，要求氣流中的氧含量低于lppb。關于此方面，可以參考Ludsteck 等的文章 “Growth model for thin oxides and oxide optimization，，(Journal of Applied Physics, Vol. 95, No. 5, Mars 2004)。這些條件無法在普通烘箱中獲得，普通烘箱會發生過多的泄露從而不能達到所述低含量；烘箱必須為最佳密封而專門設計(減少零部件數量以避免接頭，使用實心零部件
寸寸)O相反，氣氛中氧濃度超過IOppm會使溶解停止并促進暴露的硅的氧化。對于SOI結構體，溶解處理在1100°C 1300°C、優選1200°C左右的溫度進行。
溫度越高，氧化物溶解的速度越快。但是，處理溫度必須保持在硅的熔點以下。例如，為溶解1000 A的硅薄層下方的20 A厚的氧化物，熱處理條件為保持1100°c 2小時，保持1200°C 10分鐘或保持1250°C4分鐘；不過需要強調，這些值特別取決于溶解烘箱中的殘余氧濃度。也觀察到了更大的溶解厚度。初始S OI結構體對從基部到表面連續包含載體基板、氧化物層和半導體層的絕緣體上半導體型 (SOI)結構體進行溶解處理。載體基板實質上充當了 SOI結構體的剛性襯。出于此目的，其通常具有大約數百微米的厚度。載體基板可以是固體基板或復合基板，S卩，由至少兩層不同材料的堆疊體構成。載體基板因此可以包含以下材料中的一種單晶形或多晶形的Si、GaN、藍寶石。半導體層包含至少一種如Si、Ge或SiGe等半導體材料。半導體層可以是復合物，即由多層半導體材料的堆疊體構成。半導體層的材料可以是單晶材料、多晶材料、非晶材料。其可以是多孔、非多孔的、 摻雜或非摻雜的。特別有利的是，半導體層適于接受電子元件。薄半導體層具有小于5000 A、優選小于2500 A的厚度，以便可使氧充分地迅速擴
散。半導體層越厚，則氧化物的溶解速度越低。因此，氧透過厚度超過5000 A的半導體層的擴散非常慢，基于這一原因在工業水平上基本沒有優勢。氧化物層隱埋在該結構體中，位于載體基板和半導體層之間；因此在商業上通常稱作“隱埋氧化物層”(BOX)。SOI結構體通過利用本領域技術人員已知的涉及結合的任何層轉移技術而制造。在這些技術中，可舉出主要包括以下步驟的Smart Cut 技術在包含半導體層的載體基板或給體基板上形成氧化物層，在給體基板中形成應力區域，所述應力區域界定待轉移的薄半導體層，將給體基板與載體基板上結合，氧化物層位于結合界面處，給體基板沿應力區域破裂，以將薄半導體層轉移至載體基板上。該技術對本領域技術人員而言是已知的，因而將不在此進一步詳細描述。例如可以參考 Jean-Pierre Colinge StJ "Si 1 icon-On-Insulator Technology -Materials to VLSI, 2nd Edition，，(Kluwer Academic Publishers，p. 50-51)。也可以采用由下述步驟組成的技術將包含半導體層的給體基板連接在載體基板上，將一個和/或另一個所述基板涂布氧化物層，然后經由給體基板的背面而減小其厚度， 以在載體基板上僅留下薄半導體層。然后對由此獲得的SOI結構體進行常規修精整處理(拋光、平化、清潔等)。在這些形成SOI結構體的技術中，通過熱氧化(在此情況下氧化物為由氧化的基板材料形成的氧化物)或通過沉積例如氧化硅(SiO2)在給體基板上或在載體基板上形成
氧化物層。氧化物層也可以是天然的氧化物層，其源于與大氣接觸的給體基板和/或載體基板的天然氧化。另一方面，對于利用SIMOX技術獲得的SOI結構體所進行的測試并未觀察到任何氧化物溶解，其原因在于氧化物因用于獲得該氧化物的方法而品質較差。關于這一點，也可以參考 L. Zhong 等的文章(Applied Physics Letters 67,3951(1995))。需要指出的是，在進行連接之前，可以在接觸表面中的一個和/或另一個上進行本領域技術人員公知的清潔或等離子體活化步驟，以強化結合能。為限制溶解處理的時間，SOI結構體的氧化物層通常具有精細或超精細的厚度，即為50 A 1000 A、優選為100 A 250 A。參照圖1，該圖顯示了需要根據本發明的方法處理的SOI結構體。其包含涂布有半導體材料薄層2的載體基板1，二者之間存在需要選擇性溶解的氧化物厚度3。用于這些不同實體的材料和用于該結構體的制造技術特別是如前述標題“初始 SOI結構體”下所示例的那些材料和技術。圖1中所提供的基板、薄層和氧化物的不同厚度是為了便于對其閱讀而簡單選擇的。它們與真實性無關。本方法的步驟1包括在薄半導體層2上形成掩模4，以界定在該層表面上的所謂暴露區域20，所述暴露區域20未被掩模4覆蓋并且根據所需圖案分布。為了不使附圖包含過多非必要內容，僅顯示一個暴露區域20。其對應掩模的“開口，，40延伸。顯然，實踐中，掩模包含超過一個開口 40，并且層2具有超過一個暴露區域20。用于沉積掩模的技術優選在標題“掩模的形成”下所描述的那些技術中的一種。在受控的中性或還原性氣氛下并在受控的時間和溫度條件下對該組件進行熱處理，以促使氧化物層3的至少部分氧透過薄半導體層2擴散，引起對應于所述所需圖案的氧化物層的區域中氧化物厚度的受控去除。這將獲得圖2所示的情形。因此，直接位于掩模4的“開口”區域40下方的氧化物層3的區域30直接受到熱處理，使得氧化物可以透過層2擴散。氧化物因此而從區域3 中消失。位于對溶解處理形成保護物的掩模4之下的其他區域31的情況并非如此。進行該處理后情形如下在一些位置，載體基板1沿界面I與薄層2接觸。根據本發明，在將包含半導體層2的給體基板結合在載體基板1上時，二者關于彼此的設置使得它們的組成晶格在平行于它們的界面的平面中共同形成不超過1度的所謂 “扭轉角”，并在垂直于它們的界面的平面中共同形成不超過1度的所謂“傾角”。圖3顯示的是所述晶格Rl和R2，前者為載體基板晶格，后者為半導體層 晶格。P 表示平行于它們的界面I的平面。角α因此對應于晶格Rl與R2之間沿平面P所形成的角度。類似地，參照圖6，這些晶格依舊由Rl和R2表示，但是處于與界面的平面P垂直的平面內。角β對應于這兩個晶格之間形成的角度。本申請人因此發現，通過將角α和β的值限制為不超過1度，并通過使用厚度低于1100 A的薄層2，為獲得氧化物3的選擇性溶解而進行的熱處理將導致界面區域中原子的重排，使得通常會遇到的位錯能夠通過薄層的厚度而移動，然后通過原子的重排而消失。圖4和圖7分別顯示了所述重排后的載體和薄層基板的晶格Rl和R2。可以確定， 這些晶格優選重合。
在一個優選實施方式中，使用優選低于700 A、更優選低于500 A的薄層2。此外，根據另一個優選實施方式，規定使角α和β不超過0.5°。特別可以通過這些材料所帶有的可視標記的幫助，來實現載體基板相對于薄層良好的“對齊”，所述可視標記以相對于晶格Rl和R2確定的方向取向。這些可視標記特別包括例如圖5所示的凹口 10，其意義不言自明。因此，關于角α ( “扭轉角”)，各基板關于彼此的對齊由預先程序化設定為對齊凹口的自動機械在結合時進行。關于角β ( “傾角”)，基板應預先選擇以使該角度不超過1°。在透射電子顯微鏡下拍攝的根據本發明的方法獲得的結構體的照片顯示，當角α 和β小于1° (通常為0.3°左右)時界面被重構，而在較大的角度下觀察到界面缺陷和晶體未對齊。圖8 10提供了所執行的操作的概況。圖8顯示了氧化物溶解后結構體的初始狀態，而圖9的附圖標記D顯示了在未由掩模保護的區域中位錯“上升”至結構體的表面。最后，圖10顯示了該結構體的最終狀態，其中薄層2的不具有位錯的區域21包含周邊區域Z1和Z2,無論是否具有位錯，所述周邊區域Z1和Z2都可以用于容納區域21與區域20 (即位于氧化物3上的區域)之間晶體結構體的差異。
權利要求
1.一種制造和處理連續包含載體基板(1)、氧化物層C3)和半導體材料的薄層O)的絕緣體上半導體型結構體的方法，所述結構體通過以下方式獲得a)在所述載體基板(1)上結合包含所述半導體層O)的給體基板，這些基板具有相同的晶體取向；b)薄化所述給體基板以只留下所述薄層0)，-在所述載體基板(1)和薄層O)中的一個和/或另一個上涂布有氧化物層(3)；-所述載體基板(1)和薄層( 各自在平行于它們的界面的平面中分別具有第一和第二晶格(Rl，R2)；其中1)在所述薄層( 上形成掩模(4)，以界定所述層的表面上的暴露區域(20)，所述暴露區域OO)未被掩模(4)覆蓋并根據所需圖案分布；2)在受控的中性或還原性氣氛下并在受控的時間和溫度條件下進行熱處理，以促使氧化物層(3)的至少部分氧透過薄層(2)擴散，引起對應于所述所需圖案的氧化物層(3)的區域(30)中氧化物的受控去除，并且其特征在于-在步驟a)中，所述載體基板(1)和薄層( 相對于彼此的設置，使得在所述載體基板 (1)和薄層(2)之間并沿所述平行于它們的界面(I)的平面內，所述晶格形成不超過1°的稱為“扭轉角”的角(α )，并在垂直于它們的界面(I)的平面內，所述晶格形成不超過1° 的稱為“傾角”的角(β)；-使用厚度低于1100埃的薄層(2)。
2.如權利要求1所述的方法，其特征在于在步驟a)中，所述載體基板(1)和薄層(2) 被設置為使得在所述平行于它們的界面(I)的平面中，所述晶格(Rl，R2)共同形成不超過 0.5°的所謂“扭轉角”。
3.如前述權利要求中任一項所述的方法，其特征在于在步驟a)中，使用各自帶有可視標記(10)的載體基板⑴和給體基板，所述可視標記(10)以相對于所述晶格(Rl，R2) 的確定的方向取向。
4.如前述權利要求中任一項所述的方法，其特征在于使用厚度低于800埃的薄層⑵。
5.如前述權利要求中任一項所述的方法，其特征在于在步驟b)中，通過所述給體基板沿預先形成的應力區域破裂而對所述給體基板進行處理，從而僅留下所述薄層(2)。
6.如權利要求1 5中任一項所述的方法，其特征在于在步驟b)中，對所述給體基板通過經由其背面降低其厚度而進行處理，以僅留下所述薄層(2)。
7.如前述權利要求中任一項所述的方法，其特征在于使用硅載體基板(1)。
8.如前述權利要求中任一項所述的方法，其特征在于使用薄層O)、特別是氧化硅薄層O)，所述薄層⑵具有100埃 200埃的厚度。
9.一種半導體型結構體，所述結構體包含載體基板(1)和半導體材料的薄層O)，其特征在于-所述薄層( 包含隱埋氧化物(3)的區域(31)，使得存在第一區域和第二區域，在所述第一區域中，所述薄層O)由所述隱埋氧化物C3)的區域(31)承載，在所述第二區域中，所述薄層(2)由所述載體基板(1)承載；-位于氧化物(3)的所述區域(31)上的所述薄層(2)的材料以及位于這些區域(31) 上的所述載體基板(1)的材料具有晶格，所述晶格在平行于它們的界面(I)的平面(P)中共同形成不超過1°的稱為“扭轉角”的角(α )，并且在垂直于它們的界面(I)的平面中共同形成不超過1°的稱為“傾角”的角(β)；-位于氧化物⑶的區域(31)之間并與載體基板⑴直接接觸的所述薄層(2)的材料具有與該載體基板(1)的材料相同的晶格取向。
10.如權利要求9所述的結構體，其特征在于在第二區域的周邊，即在由載體基板(1) 所承載的薄層(2)與隱埋氧化物(3)的區域(31)接觸之處，存在位錯。
11.如權利要求9或10所述的結構體，其特征在于所述薄層具有低于1100埃的厚度。
12.如權利要求9 11中任一項所述的結構體，其特征在于所述隱埋氧化物(3)的厚度為10納米 20納米。
13.如權利要求9 12中任一項所述的結構體，其特征在于所述載體基板(1)由硅 {1,0,0}制成。
全文摘要
本發明主要涉及一種制造和處理連續包含載體基板(1)、氧化物層(3)和半導體材料的薄層(2)的絕緣體上半導體型結構體的方法，根據所述方法1)在所述薄層(2)上形成掩模，以界定未被掩模覆蓋的所述層的表面上的暴露區域(20)；2)進行熱處理，以促使氧化物層(3)的至少部分氧透過薄層(2)擴散，引起對應于所需圖案的氧化物層(3)的區域(30)中氧化物的受控去除；所述方法特征在于，所述載體基板(1)和薄層(2)相對于彼此的設置使得它們的晶格在平行于它們的界面(I)的平面中共同形成不超過1°的稱為“扭轉角”的角，并在垂直于它們的界面(I)的平面中共同形成不超過1°的稱為“傾角”的角，其特征還在于使用厚度低于的薄層(2)。
文檔編號H01L21/324GK102197472SQ200980142148
公開日2011年9月21日 申請日期2009年10月9日 優先權日2008年10月28日
發明者克里斯泰勒·維蒂佐, 埃里克·圭奧特, 奧列格·科農丘克, 法布里斯·格雷蒂, 迪迪埃·朗德呂 申請人:硅絕緣體技術有限公司