雙極型半導體裝置及其制造方法

專利名稱：雙極型半導體裝置及其制造方法
技術領域：
本發明涉及一種雙極型半導體裝置及其制造方法，特別是涉及一種去除半導體元 件表面產生的表面態(即表面能級)、提高電流增幅率的雙極型半導體裝置及其制造方法。
背景技術：
與廣泛應用于半導體裝置的硅相比，由于使用碳化硅(Silicon Carbide，以下簡 稱“SiC”。)的半導體裝置的帶隙能較大，更加適合高電壓、大電力、高溫工作的條件，可期 待應用于功率器件等。當前研發的SiC功率器件的結構，主要分為“M0S型”與“接合型”兩 種。接合型SiC功率半導體器件主要有靜電感應晶體管(Static Induction Transistor、“SIT”)、以及結型場效應晶體管(Junction Field Effect Transistor、 “JFET”)或雙極結型晶體管(Bipolar Junction Transistor,"BJT")等。作為以往的BJT的實例，例如有非專利文獻1中記載的結構。BJT是在低阻抗的 η+型4H-SiC (0001)面8度的OFF基板上，從下往上依次疊加形成n_型高阻抗區域、ρ型基 極區域、以及η+型發射極區域。發射極區域由多個細長形狀的區域構成。在發射極區域、 基極區域、以及集電極區域上，各自形成有同外部進行電連接的電極。圖7是表示非專利文獻1中公開的BJT的斷面結構的示意圖。BJT500具有η型低 阻抗層的集電極區域501、η型高阻抗區域502、ρ型區域的基極區域503、η型低阻抗的發 射極區域504、圍繞發射極區域所形成的ρ型低阻抗區域的基極接觸區域505。集電極區域 501與基極區域503 (基極接觸區域50 以及發射極區域504的各自的外部，分別連接有用 于電連接的集電極電極506、基極電極507、發射極電極508。另外，除BJT500的電極以外， 所有的露出表面上都包覆有表面保護膜509。在SiC半導體裝置中，SiC表面上存在有高密度的未完成結合的原子，形成表面態 (即表面能級)。接合型SiC半導體裝置內部產生的電子與正孔會在上述表面態(即表面 能級)上積極地再結合，為了提高這種半導體裝置的電流增幅率，就需要防止電子與正孔 的再結合。所以，如果事先將該表面態(即表面能級)去除，就可以減少電子與正孔再結合 的幾率。在以往的接合型SiC半導體裝置中，關于單極型的M0SFET，如專利文獻1和專利文 獻2所述，是嘗試通過形成氧化膜來去除上述的表面態(即表面能級)的。上述專利文獻1公開了一種由金屬、氧化膜以及SiC半導體構成的積導層構造體。 該積層構造體是在SiC半導體的表面上形成氧化膜，再在該氧化膜上形成金屬的MOS結構。 在專利文獻1中，由于MOS結構的制作條件，電流-電壓曲線等的電氣特性均受到了影響。 因此，對氧化膜的厚度做了規定，排除了 MOS結構對表面電位的影響。另外，專利文獻2公開了一種降低SiC半導體裝置的門極區域的界面狀態(即界 面能級)密度的半導體裝置的制造方法。該半導體裝置是形成了門極絕緣膜的MOS半導體、 是單極型的半導體。在專利文獻2的半導體裝置中，通過降低導電帶底部附近形成的界面狀態(即界面能級)的密度，形成對于電子的效果，從而可以降低通道區域的阻抗。專利文獻1專利3855019號公報專利文獻2專利3443589號公報非專利文獻lJ.Zhang 等著《High Power (500V-70A) and High Gain (44-47)4H_SiC Bipolar Junotion Transistors》Materials Science Forum Vols. 457-460(2004)pp. 1149-1152.為了讓BJT及雙極模型SIT等電流驅動型(電流控制型)的晶體管更加有效地工 作，可期望通過較少的基極電流等(或SIT的門極電流)來控制較多的主電流。因此，電流 增幅率(=主電流/基極(門極)電流)就成為了重要的參數。另外，流經主電極間的電 流稱為“主電流”，流經控制電極的基極電流或門極電流稱為“控制電流”。半導體表面的再結合狀態是導致上述電流增幅率低下的主要原因。半導體表面存 在很多因未結合原子引起的表面態(即表面能級)。在硅中可以通過熱氧化，形成不影響設 備特性的表面態(即表面能級)密度較低的硅氧化膜界面。另一方面，當前的狀況是，對于 SiC的熱氧化及其后的熱處理等，無法充分降低表面態(即表面能級)密度。因此，在雙極 型SiC半導體裝置中，無法抑制其半導體表面的電子與正孔的再結合，難以獲得充分的高 電流增幅率。關于以往的在SiC半導體裝置中降低其表面態(即表面能級)密度的技術，很多 是從提高MOS型晶體管的性能的觀點出發的。與此相對，基于提高BJT等雙極型晶體管的 電流增幅率的觀點的以往技術較少。如圖8的符號601所示，是一種讓影響MOS型晶體管 的性能提高的表面態(即表面能級)(界面態(即界面能級))，位于能帶隙602中的導電帶 603附近的能帶，從而降低該表面態(即表面能級)密度的公知技術。另一方面，影響雙極型晶體管(η型SiC)的電流增幅率的提高的表面態(即表面 能級)，位于能帶隙602的中心604(稱為“中間能隙[Mid gap]”)的附近。因此，即使使用 例如上述專利文獻1、2中公開的提高MOS型晶體管性能的技術，也難以降低位于中間能隙 604附近的表面態(即表面能級)密度，因而難以提高雙極型晶體管的性能。在圖8中，符 號605為價電子帶、符號606為絕緣體的能帶隙。

發明內容
鑒于上述問題，本發明的目的在于，提供一種可以降低雙極型晶體管的表面態 (即表面能級)密度以提高其電流增幅率，從而提高晶體管性能的雙極型半導體裝置及其 制造方法。本申請的第一個發明的雙極型半導體裝置，是半導體元件表面上具有表面保護膜 的雙極型半導體裝置，表面保護膜具有由在半導體元件表面上形成的熱氧化膜和在熱氧化 膜上形成的堆積氧化膜構成的積層結構，堆積氧化膜中包含的氫元素或氮元素，至少有一 種在IO18CnT3以上。本申請的第二個發明的雙極型半導體裝置，是半導體元件表面上具有表面保護膜 的雙極型半導體裝置，表面保護膜具有由在半導體表面上形成的熱氧化膜、在熱氧化膜上 形成的堆積氧化膜、以及在堆積氧化膜上形成的堆積氮膜構成的積層結構，堆積氧化膜中 包含的氫元素或氮元素，至少有一種在IO19CnT3以上。
堆積氧化膜的理想膜厚最好在150nm以上。所述半導體元件是碳化硅半導體元件，具有在碳化硅半導體結晶的一面上形成的 作為η型低阻抗層的集電極區域、在碳化硅半導體結晶的另一面上形成的作為η型低阻抗 層的發射極區域、在發射極區域周圍形成的P型的基極接觸區域、以及位于發射極區域與 集電極區域之間的基極區域及η型高阻抗層，且表面保護膜形成在基極區域與發射極區域 之間的碳化硅半導體元件的表面上。所述半導體元件是碳化硅半導體元件，具有在碳化硅半導體結晶的一面上形成的 作為η型低阻抗層的漏極區域、在碳化硅半導體結晶的另一面上形成的作為η型低阻抗層 的源極區域、在源極區域周圍形成的P型的門極區域、以及在源極區域與漏極區域之間的η 型高阻抗層，且表面保護膜形成在門極區域與源極區域之間碳化硅半導體元件的表面上。所述半導體元件是碳化硅半導體元件，具有在碳化硅半導體結晶的一面上形成的 作為η型低阻抗層的負極區域、在碳化硅半導體結晶的另一面上形成的作為ρ型阻抗層的 正極區域，且在所述正極區域形成正極，同時，表面保護膜形成在除正極以外的碳化硅半導 體元件的表面上。所述雙極型半導體裝置中，設置有在高阻抗層內與門極區域相連接的ρ型的溝道 摻雜層。基于本發明的雙極型半導體裝置制造方法，是碳化硅半導體元件表面上具有表面 保護膜的雙極型半導體裝置的制造方法，包括在碳化硅半導體元件表面上形成熱氧化膜的 工程、在熱氧化膜上形成堆積氧化膜的工程，表面保護膜由熱氧化膜和堆積氧化膜形成，且 堆積氧化膜中包含的氫元素或氮元素，至少有一種在IO18CnT3以上。本申請的第二個發明的雙極型半導體裝置的制造方法，是具有碳化硅半導體元件 表面上具有表面保護膜的雙極型半導體裝置的制造方法，包括在碳化硅半導體元件的表面 上形成熱氧化膜的工序、在熱氧化膜上形成堆積氧化膜的工序、以及在堆積氧化膜上形成 堆積氮膜的工序，表面保護膜由熱氧化膜、堆積氧化膜和堆積氮膜形成，且堆積氧化膜中包 含的氫元素或氮元素，至少有一種在IO19CnT3以上。雙極型半導體裝置的制造方法，在上述方法中，堆積氧化膜的膜厚最好在150nm 以上。發明效果本發明的雙極型半導體裝置，以由氧化膜和堆積氧化膜構成的積層結構或由熱氧 化膜、堆積氧化膜和堆積氮膜構成的積層結構，來形成碳化硅(SiC)半導體元件的露出表 面上的表面保護膜(表面鈍化膜)，由于堆積氧化膜中含有一定量的氫元素或氮元素，所以 可以降低碳化硅半導體元件上產生的表面態(即表面能級)(中間能隙態)，防止電子與正 孔的再結合，從而可以提高雙極型碳化硅半導體裝置的電流增幅率。另外，在將雙極型碳化 硅半導體裝置用于二極管時，可以對漏泄電流(正方向動作時的再結合電流、反方向動作 時的生成電流)進行控制。另外，通過本發明的雙極型半導體裝置的制造方法，可以通過簡單的流程及較低 的成本制造可以發揮上述效果的雙極型碳化硅半導體裝置。


圖1是表示本發明實施方式一的雙極型半導體裝置的制造方法的流程圖；圖2是表示實施方式一的雙極型半導體裝置的制造方法的各個工序相對應的設 備結構的斷面圖；圖3是表示實施方式一的雙極型半導體裝置(BJT)的設備結構的部分放大縱斷面 圖；圖4是表示本發明實施方式二的雙極型半導體裝置(BJT)的設備結構的部分放大 縱斷面圖；圖5是表示本發明實施方式三的雙極型半導體裝置(pn 二極管)的設備結構的放 大斷面圖；圖6是表示本發明實施方式四的雙極型半導體裝置(pn 二極管)的設備結構的放 大斷面圖；圖7是表示以往的雙極型半導體裝置(BJT)的斷面圖；圖8是表示對造成雙極型半導體裝置表面態的原因的中間能隙進行說明的能帶 圖。
具體實施例方式下面參照附圖，對本發明的理想的幾個實施方式進行說明。實施方式一下面參照圖1 圖3，對本發明的雙極型半導體裝置的實施方式一進行說明。該 雙極型半導體裝置是BJT的實例。參照圖1 圖3對BJT的制造方法與結構進行說明。圖 1是表示制造方法的各個工序的流程圖。圖2的(a) (g)所示的是在各個工序中制作的 BJT100的斷面。圖3是將圖2中的(f)放大，表示表面保護膜的詳細結構。BJT的制造方法由下述的流程(1) (11)(步驟Sll S21)構成。如圖1所示， 按照步驟Sll至步驟21的順序執行各個流程。(I)n+型低阻抗的SiC半導體元件的基板 (結晶)準備工序(步驟Sll)(2)η-型高阻抗導的形成工序(步驟S12)(3)ρ型的溝道摻雜層的形成工序(步驟S13)(4)基極區域的形成工序(步驟S14)(5)η+型低阻抗層的形成工序(步驟S15)(6)發射極蝕刻工序(步驟S16)(7)離子注入掩膜形成、基極觸點用高濃度離子注入、以及活化熱處理工序(步驟 S17)(8)界面非活化處理、表面保護膜形成工序(步驟S18)(9)發射極形成工序(步驟S19)(10)基極、集電極形成工序(步驟S20)(11)層間膜與上層電極形成工序(步驟S21)通過依次實施上述步驟Sll S15，形成圖2(a)所示的積層結構。在基板準備工序(步驟Sll)中，準備了 η+型低阻抗的SiC半導體元件的基板(結晶)10。基板10中使用了“4H-Sic(0001)8° off”。另夕卜，基板10是BJT100的圖中下部作 為η型低阻抗層的集電極區域。在η-型高阻抗層形成工序(步驟S12)中，在SiC半導體元件的基板10上，通過 外延生長法，使將厚度為10 μ m、濃度為IXlO16cnT3的氮作為雜質摻雜的高阻抗層11生長。在溝道摻雜層的形成工序(步驟Si； )中，在高阻抗層11上通過外延生長法，使將 鋁(Al)作為雜質、以4X1017 2X1018cm_3的濃度、0. 1 0.5μπι的溝道摻雜區域12生長。在基極區域形成工序(步驟S14)中，在溝道摻雜層12上，同樣通過外延生長法使 P型的基極區域13生長。在低阻抗層形成工序(步驟S 15)中，在基極區域13上，通過外延生長法，使將厚 度為0. 5 2. 0 μ m、濃度為1 5X IO19CnT3的氮作為雜質摻雜的η型低阻抗層14生長。該 低阻抗層14是隨后通過蝕刻處理形成發射極區域的部分。在接下來的發射極蝕刻工序(步驟S16)中，對于圖2(a)所示的積層結構，先在其 上面通過CVD法堆積硅氧化膜21，隨后進行光刻，再之后通過RIE對硅氧化膜21進行干法 刻蝕，從而形成蝕刻掩膜。使用基于該硅氧化膜21的蝕刻掩膜，通過RIE對低阻抗層14進 行SiC蝕刻，利用低阻抗層14形成發射極區域14Α。在該SiC蝕刻的RIE中，是在HBr氣 體、CL2氣體、Η2/02氣體等的環境下，以0. 5 2. 1 μ m的深度進行蝕刻。最終獲得的結構 如圖2(b)所示。在離子注入掩膜形成、基極觸點用高濃度離子注入、以及活化熱處理工序(步驟 S17)中，分別進行如下的處理。(1)離子注入掩膜為形成基極接觸區域23，形成表面部分露出的掩膜。該掩膜是通過CVD法堆積硅 氧化膜，并進行光刻后，通過RIE對硅氧化膜進行干法刻蝕而形成的。另外，在圖2(c)中省 略了掩膜的圖示。在圖2(c)中，僅顯示了最終形成的基極接觸區域23。(2)基極觸點用高濃度離子注入在形成基極接觸區域23的工序中，利用上述的離子注入掩膜進行離子注入，形成 基極接觸區域23。被注入的離子例如可以是鋁(Al)、注入深度例如可以是0.2 μ m。離子注 入量為1 X IO18 1019cm_3，離子注入所需的能量最大約為400KeV，進行多級離子注入。(3)活化熱處理在將離子注入層活化的工序中，注入離子后，將注入離子在半導體中進行電活化， 同時，進行消除離子注入中產生的結晶缺陷的熱處理。在該活化熱處理中，將同時進行基極 接觸區域23的注入離子和再結合控制區域22的注入離子的活化。使用高頻熱處理爐，在 1700 1900°C左右的高溫下，進行約10 30分鐘左右的熱處理。環境氣體可以使用例如 氬氣，或使用真空。下面對界面非活化處理與表面保護膜形成工序(步驟S18)進行說明。步驟S18 的內容如圖2(d)所示，是本發明的特征性的部分。在圖2(d)中，符號30所示的是表面保 護膜。該表面保護膜30詳情，將在后述的圖3(圖2(f)的放大圖)中表示。在界面非活化 處理與表面保護膜形成工序(步驟S18)中，分別進行下述的處理。(1)界面非活化處理在圖2(c)所示的BJT100的結構中，對其最上部的SiC表面進行非活化處理。在對SiC表面的非活化處理中，首先進行犧牲氧化，然后進行熱氧化(Pyrogenic oxidation)。在 犧牲氧化處理中，例如在1100°C的溫度環境下進行20小時，在SiC表面上形成犧牲氧化膜。 隨后將該犧牲氧化膜除去。再在之后的熱氧化處理中，例如在1000°C的溫度環境下進行1 至4小時。隨后，使用H2 (氫氣)在例如1000°C的溫度環境下對進行30分鐘的POA (Post Oxidation Anneal)熱處理。POA是降低SiC氧化膜界面的雜質態密度的熱處理。這樣，在 如圖3所示BJT的SiC表面上例如以100人的厚度形成熱氧化膜31。(2)表面保護膜形成在上述熱氧化膜31上堆積PSG膜(包括P(磷)的鈍化膜 (Phospho-Si 1 icate-Glass))，如圖3所示例如以5000人的厚度形成堆積氧化膜32。隨后 使用NH3 (氨氣)進行退火處理(熱處理)。該NH3退火處理可在例如740°C的溫度環境下 進行50 100分鐘，壓力條件為Imbar。另外，作為氣體環境的條件，N2 (氮氣)與NH3 (氨 氣)的比例為1 1.2。基于上述形成的熱氧化膜31和堆積氧化膜32的積層結構，在BJT100中露出的 SiC表面上形成表面保護膜30 (如圖2的(d)(e)(f)(g)所示)。即，在從圖3的除發射極 41的發射極區域14A至除基極42的基極接觸區域23的SiC表面上，形成熱氧化膜31及堆 積氧化膜32。通過這些膜，可以除去SiC表面區域產生的表面態(即表面能級)。上述的堆積氧化膜32中包含的氫元素或氮元素，最好至少有一種在IO18CnT3以上。 更理想的狀態是在IO18CnT3至IO23CnT3的范圍。這時，如果氫元素和氮元素均低于1018cm_3，則 不會得到除去所產生的表面態的效果。另外，如果氫元素和氮元素的任一種超出1023cm_3， 則無法維持膜質。堆積氧化膜32的膜厚最好在150nm以上。這時，更理想的狀態是膜厚在150nm至 IOOOnm的范圍。如果膜厚低于150nm，即低于電極的膜厚時，則難以通過剝離(list off)法 等形成電極。再者，當在半導體元件上施加高電壓時，可能導致表面保護膜的絕緣破壞。另 外，如果膜厚超過lOOOnm，不僅會使導入氫元素及氮元素的效果下降，工序時間也會變長， 增加制造成本。除NH3退火處理外，還可進行NO常壓氣體退火、NO與N2的混合氣體(常壓)退火、 H2常壓氣體退火、NH3常壓氣體退火、NH3與隊混合氣體(常壓)退火等的處理。在發射極的形成工序(步驟S19)中，在發射極區域14A (低阻抗層14)的表面形 成發射極41(圖2(e))。發射極41是使用鎳及鈦，通過蒸著鍍膜及濺射等方法形成。電極 模式的形成中，可使用光刻、干法刻蝕、濕刻、剝離法等。另外，在發射極41形成后，還要進 行降低金屬部分與半導體部分之間接觸阻抗的熱處理。在基極與集電極的形成工序(步驟S20)中，在基極接觸區域23、集電極區域 10 (基板10)的表面上分別形成基極42和集電極43(圖2(f))。集電極43使用鎳及鈦等， 基極42使用鈦鋁等。各電極42、43通過蒸著鍍膜及濺射等方法形成。在電極模式的形成 中，使用光刻、干法刻蝕、濕刻、剝離法等。另外，在電極42、43形成后，還要進行降低金屬部 分與半導體部分之間接觸阻抗的熱處理。最后進行層間膜與上層電極的形成工序(步驟S21)。在層間膜與上層電極的形成 工序中，形成將多個分離的發射極41在1個電極取出的上層電極51 (圖2 (g))。通過CVD 法形成硅氧化膜等作為層間膜52后，通過光刻和蝕刻去除發射極41部分的硅氧化膜等。這樣使發射極41露出后，堆積上層電極51。上層電極51的材料可使用例如鋁(Al)等。在上述BJT100的制造方法中，步驟S17中形成的基極觸點用高濃度離子注入區域 23比作為ρ型SiC層的溝道摻雜層12更深，并將發射極41、基極42和集電極43分別定義 為源極、門極、漏極，使實施方式一的半導體裝置及其制造方法還可適用于雙極型SIT (靜 電誘導晶體管)。在實施方式一的BJT100中，通過由熱氧化膜31與堆積氧化膜32構成的表面保護 膜30，可以使BJT100或SIT的電流增幅率提高約20%。這時，堆積氧化膜32中含有約2 3X IO19CnT3的氫元素(氫原子)、以及約IX IO18 IX IO19CnT3的氮元素(氮原子)。這時， 堆積氧化膜32的膜厚在150 IOOOnm的范圍，可以確認氫元素及氮元素的含有量是之前 所示的數值。另外，關于上述電流增幅率的比較效果，本實施方式使用的比較對象，是在標 準的表面保護膜的制作中，省略了實施方式一中的N H3退火工程，不向堆積氧化膜中導入 氫元素及/或氮元素的技術。實施方式二下面參照圖4，對本發明雙極型半導體裝置的第2實施方式進行說明。實施方式二 中的雙極型半導體裝置為BJT200。實施方式二的BJT200的制造工程，與實施方式一相比， 僅界面非活化處理與表面保護膜形成工序(步驟S18)的內容不同，其它工序(步驟Sll S17、S19 S21)與實施方式一的BJT制造工序相同。圖4所示的是已經形成了發射極41、基極42、集電極43的狀態的斷面結構圖。在 實施方式二中，步驟S18 “(I)SiC表面的非活化處理”與“( 表面保護膜的形成及熱處理” 與實施方式一相同。在實施方式二的步驟S18中，實施在基于PSG膜的堆積形成堆積氧化 膜32后的SiNx堆積工程，最終在堆積氧化膜32上形成例如厚1000 2000人的堆積氮化 膜33。在實施方式一的BJT100的制造工序中，在PSG膜堆積后進行了 NH3退火處理等，在 實施方式二中，也可與實施方式一同樣，在SiNx堆積之前實施NH3退火處理等。實施方式二的BJT200中的表面保護膜30，具有由熱氧化膜31、堆積氧化膜32、堆 積氮化膜33構成的積層結構。這些膜也與實施方式一同樣，在從除發射41以外的發射極 區域14A至除基極42以外的基極接觸區域23的SiC表面上形成。這時，堆積氧化膜32所 含的氫元素與氮元素中，至少有一種最好在IO18CnT3 IO23CnT3的范圍。更理想的狀態是在 IO19CnT3以上。如果氫元素與氮元素的含量均低于1018cm_3，則會失去去除所產生的表面態 (即表面能級)的效果。另外，如果氫元素與氮元素的任一種的含量超出IO23CnT3，則無法維 持膜質。堆積氧化膜32的膜厚最好在150nm至lOOOnm。如果膜厚低于150nm，即小于電極 的膜厚時，則難以通過剝離(list off)法等形成電極。再者，當在半導體元件上施加高電 壓時，可能導致表面保護膜的絕緣破壞。另外，如果膜厚超過lOOOnm，不僅會使導入氫元素 及氮元素的效果下降，工序時間也會變長，增加制造成本。在實施方式二的BJT200的制造方法中，與實施方式一的說明同樣，可以適用于雙 極型的SIT (靜電誘導晶體管)。在實施方式二的BJT200中，通過由熱氧化膜31、堆積氧化膜32和堆積氮化膜33 構成的表面保護膜30，可以使BJT200或SIT的電流增幅率提高約20%。這時，堆積氧化膜 32中含有約6 X IO19CnT3的氫元素(氫原子)、以及約2 X IO19 6 X IO19CnT3的氮元素(氮原子)。這時，堆積氧化膜32的膜厚在150 IOOOnm的范圍，可以確認氫元素及氮元素的 含有量是之前所示的數值。另外，關于上述電流增幅率的比較效果，本實施方式使用的比較 對象，是在標準的表面保護膜的制作中，省略了實施方式一中的N H3退火工程，不向堆積氧 化膜中導入氫元素及/或氮元素的技術。實施方式三下面參照圖5，對本發明的雙極型半導體裝置的實施方式三進行說明。實施方式三 的雙極型半導體裝置是pn 二極管300。與圖2(a)所示的積層結構相比，半導體裝置為pn 二極管300時的積層結構，是由負極區域61與正極區域62構成的2層結構構成。在pn 二 極管300中，同樣對其露出的SiC表面實施界面非活化處理和表面保護膜形成工序。該工序 的內容與在實施方式一中說明的步驟S18的工序內容相同。其它制造工序根據pn 二極管 的制造工序決定或變更。在負極區域61形成負極63，在正極區域62形成正極64。另外， 與實施方式方式一同樣，在相鄰的正極64 (或正極區域62)之間的SiC表面上，從圖5中除 正極64以外的正極區域62至負極區域61，形成由熱氧化膜31與堆積氧化膜32的積層結 構構成的表面保護膜30。實施方式三也具有與實施方式一相同的效果。熱氧化膜31與堆 積氧化膜32的制造方法與實施方式一的制造方法相同。在實施方式三的pn 二極管300中，通過由熱氧化膜31與堆積氧化膜32構成的表 面保護膜30，可以將其表面再結合電流提高約20%，并可抑制漏泄電流。這時，堆積氧化膜 32中含有約2 3 X IO19CnT3的氫元素(氫原子)、以及約1 X IO18 1 X IO19CnT3的氮元素 (氮原子)。這時，堆積氧化膜32的膜厚在150 IOOOnm的范圍，可以確認氫元素及氮元 素的含有量是之前所示的數值。另外，關于上述電流增幅率的比較效果，本實施方式使用的 比較對象，是在標準的表面保護膜的制作中，省略了實施方式三中的NH3退火工程，不向堆 積氧化膜中導入氫元素及/或氮元素的技術。實施方式四下面參照圖6，對本發明的雙極型半導體裝置的實施方式四進行說明。實施方式 四的雙極型半導體裝置是Pn 二極管400。由于半導體裝置是pn 二極管400，所以與實施方 式三同樣，積層結構是由負極區域61與正極區域62構成的2層結構。本實施方式四是在 實施方式三的Pn 二極管中，與實施方式二同樣，表面保護膜30是由熱氧化膜31、堆積氧化 膜32和堆積氧化膜33構成的積層結構形成。在實施方式四的pn 二極管400中，同樣是對 SiC表面實施與實施方式二相同的界面非活化處理和表面保護膜形成工序。該工序的內容 與實施方式二中的步驟18中相應的工序相同。其它制造工序的內容由pn 二極管的制造工 序決定。在圖6中，其它結構與圖5所示的結構相同。在相鄰的正極64(或正極區域62) 之間的SiC表面上，與實施方式二同樣，由熱氧化膜31、堆積氧化膜32及堆積氮化膜33的 積層結構構成的表面保護30，被形成在圖6中從除正極64以外的正極區域62至負極區域 61的SiC表面上。熱氧化膜31、堆積氧化膜32及堆積氮化膜33的制造方法，與在實施方 式二中說明的制造方法相同。在實施方式四的pn 二極管400中，通過由熱氧化膜31、堆積氧化膜32及堆積氮化 膜33構成的表面保護膜30，可以使表面再結合電流提高約20%，并可抑制漏泄電流。上述 堆積氧化膜32中含有約6X IO19CnT3的氫元素(氫原子)、以及約2X IO19 6X IO19CnT3的 氮元素(氮原子)。這時，堆積氧化膜32的膜厚在150 IOOOnm的范圍，可以確認氫元素及氮元素的含有量是之前所示的數值。另外，關于上述電流增幅率的比較效果，本實施方式 使用的比較對象，是在標準的表面保護膜的制作中，省略了實施方式四中的堆積氮化膜的 形成工程，不向堆積氧化膜中導入氫元素及/或氮元素的技術。上述各實施方式中說明的結構、形狀、大小以及配置關系等，僅為可以理解及實施 本發明的概略內容，數值及各結構的組成(材質)等均僅為示例。因此，本發明并不局限于 以上說明的實施方式，在不脫離權利要求書所述的技術思想的范圍的情況下，還可以有各 種形態的變更。產業上的可應用性本發明通過形成含有一定濃度的氫元素和氮元素的表面保護膜，去除雙極型的 SiC半導體設備表面上生成的表面態(即表面能級)，可應用于增高電流增幅率。符號的說明10 基板11高阻抗層12溝道摻雜層13基極區域14低阻抗層14A發射極區域21硅氧化膜23基極接觸區域30表面保護膜31熱氧化膜32堆積氧化膜33堆積氮化模41發射極電極42基極電極43集電極電極51上層電極52層間膜61漏極區域62源極區域100雙極型半導體裝置(BJT)200BJT300pn 二極管400pn 二極管
權利要求
1.一種在半導體元件的表面上具有表面保護膜的雙極型半導體裝置，其特征在于所述表面保護膜具有積層結構，該積層結構由在所述半導體元件的所述表面上形成的 熱氧化膜，及形成于所述熱氧化膜上的堆積氧化膜所構成，所述堆積氧化膜所含的氫元素和氮元素中，至少有一種的含量在IO18CnT3以上。
2.根據權利要求1所述的雙極型半導體裝置，其特征在于其中，所述堆積氧化膜的膜厚在150nm以上。
3.根據權利要求1所述的雙極型半導體裝置，其特征在于其中，所述半導體元件是碳化硅半導體元件，具有在碳化硅半導體結晶的一面上形成 的η型低阻抗層的集電極區域、在所述碳化硅半導體結晶的另一面上形成的η型低阻抗層 的發射極區域、在所述發射極區域周圍形成的P型基極接觸區域、以及在所述發射極區域 與所述集電極區域之間的基極區域及η型高阻抗層，所述表面保護膜形成在所述基極區域與所述發射極區域之間的所述碳化硅半導體元 件的表面上。
4.根據權利要求1所述的雙極型半導體裝置，其特征在于其中，所述半導體元件是碳化硅半導體元件，具有在碳化硅半導體結晶的一面上形成 的η型低阻抗層的漏極區域、在所述碳化硅半導體結晶的另一面上形成的η型低阻抗層的 源極區域、在所述源極區域的周圍形成的P型的門極區域、以及在所述源極區域與所述漏 極區域之間的η型高阻抗層，所述表面保護膜形成在所述門極區域與所述源極區域之間的所述碳化硅半導體元件 的表面上。
5.根據權利要求1所述的雙極型半導體裝置，其特征在于其中，所述半導體元件是碳化硅半導體元件，具有在碳化硅半導體結晶的一面上形成 的η型低阻抗層的負極區域、在所述碳化硅半導體結晶的另一面上形成的P型阻抗層的正 極區域，在所述正極區域上形成正極的同時，所述表面保護膜被形成在除所述正極以外的所述 碳化硅半導體元件的表面上。
6.根據權利要求3所述的雙極型半導體裝置，其特征在于其中，所述高阻抗層內設有與所述基極接觸區域相連接的P型的溝道摻雜層。
7.一種在半導體元件的表面上具有表面保護膜的雙極型半導體裝置，其特征在于所述表面保護膜具有積層結構，該積層結構由在所述半導體元件的所述表面上形成的 熱氧化膜、在所述熱氧化膜上形成的堆積氧化膜以及在所述堆積氧化膜上形成的堆積氮化 膜構成，所述堆積氧化膜所含的氫元素和氮元素中，至少有一種的含量在IO19CnT3以上。
8.根據權利要求7所述的雙極型半導體裝置，其特征在于其中，所述堆積氧化膜的膜厚在150nm以上。
9.根據權利要求7所述的雙極型半導體裝置，其特征在于其中，所述半導體元件是碳化硅半導體元件，具有在碳化硅半導體結晶的一面上形成 的η型低阻抗層的集電極區域、在所述碳化硅半導體結晶的另一面上形成的η型低阻抗層 的發射極區域、在所述發射極區域周圍形成的P型基極接觸區域、以及在所述發射極區域與所述集電極區域之間的基極區域及η型高阻抗層，所述表面保護膜形成在所述基極區域與所述發射極區域之間的所述碳化硅半導體元 件的表面上。
10.根據權利要求7所述的雙極型半導體裝置，其特征在于其中，所述半導體元件是碳化硅半導體元件，具有在碳化硅半導體結晶的一面上形成 的η型低阻抗層的漏極區域、在所述碳化硅半導體結晶的另一面上形成的η型低阻抗層的 源極區域、在所述源極區域周圍形成的P型的門極區域、以及在所述源極區域與所述漏極 區域之間的η型高阻抗層，所述表面保護膜形成在所述門極區域與所述源極區域之間的所述碳化硅半導體元件 的表面上。
11.根據權利要求7所述的雙極型半導體裝置，其特征在于其中，所述半導體元件是碳化硅半導體元件，具有在碳化硅半導體結晶的一面上形成 的η型低阻抗層的負極區域、以及在所述碳化硅半導體結晶的另一面上形成的P型阻抗層 的正極區域，在所述正極區域上形成正極的同時，所述表面保護膜被形成在除所述正極以外的所述 碳化硅半導體元件的表面上。
12.根據權利要求9所述的雙極型半導體裝置，其特征在于其中，所述高阻抗層內設有與所述基極接觸區域相連接的P型的溝道摻雜層。
13.—種在碳化硅半導體元件的表面上具有表面保護膜的雙極型半導體裝置的制造方 法，其特征在于包括，在所述碳化硅半導體元件的所述表面上形成熱氧化膜的工序、以及在所述熱氧 化膜上形成堆積氧化膜的工序，所述表面保護膜由所述熱氧化膜與所述堆積氧化膜形成，且所述堆積氧化膜所含的氫 元素與氮元素中，至少有一種的含量在IO18CnT3以上。
14.根據權利要求13所述的雙極型半導體裝置的制造方法，其特征在于其中，所述堆積氧化膜的膜厚在150nm以上。
15.一種在碳化硅半導體元件的表面上具有表面保護膜的雙極型半導體裝置的制造方 法，其特征在于包括在所述碳化硅半導體元件的所述表面上形成熱氧化膜的工序、在所述熱氧化膜上 形成堆積氧化膜的工序、以及在所述堆積氧化膜上形成堆積氮化膜的工序，所述表面保護膜由所述熱氧化膜、所述堆積氧化膜以及所述堆積氮化膜形成，且所述 堆積氧化膜所含的氫元素和氮元素中，至少有一種的含量在IO19CnT3以上。
16.根據權利要求15所述的雙極型半導體裝置的制造方法，其特征在于其中，所述堆積氧化膜的膜厚在150nm以上。
全文摘要
本發明公開了一種降低雙極型晶體管的表面態(即表面能級)密度、提高其電流增幅率，從而提高晶體管的性能的雙極型半導體裝置。雙極型半導體裝置(100)的半導體元件表面具有表面保護膜(30)，該表面保護膜由在半導體元件表面上形成的熱氧化膜(31)和在熱氧化膜上形成的堆積氧化膜(32)構成。所述堆積氧化膜中包含的氫元素或氮元素中，至少有一種在1018cm-3以上。
文檔編號H01L21/329GK102132388SQ20098013324
公開日2011年7月20日 申請日期2009年8月25日 優先權日2008年8月26日
發明者佐藤雅, 前山雄介, 堀內明彥, 巖永健介, 根來佑樹, 橋本英喜, 橫山誠一, 清水正章, 野中賢一 申請人:新電元工業株式會社, 本田技研工業株式會社