柱的三角形二維互補圖案形成的制作方法

專利名稱：柱的三角形二維互補圖案形成的制作方法
柱的三角形二維互補圖案形成相關專利申請的交叉引用本申請要求于2008年6月30日提交的美國專利申請12/216，109的權益，其全文 通過引用合并與此。
背景技術：
本申請一般地涉及制造半導體器件的方法，更具體地，涉及制造半導體柱狀結構 的方法。由半導體材料制成的器件用于產生電組件和系統的存儲電路。存儲電路是這類器 件的中樞，因為數據和指令組被儲存在其中。最大化此類電路上的每單位面積的存儲元件 數量可最小化其成本并因此是此類電路的設計的首要動機。由于在半導體晶片上形成的結構的尺寸減小了，所以目前能制造這些器件的工具 已達到其極限。例如，目前可用的193nm(納米)侵入工具(nanometer immersion tool) 將不能制造間距(Pitch)小于大約80nm的結構。為了使用目前可用的工具制造比這小的 部件(feature)，人們必須使用更復雜的程序。一種此類程序是雙暴露(exposure) /雙圖案 形成(patterning)。另一種是使用在隨后被去除的模型上形成的側壁間隔件。然后側壁間 隔件在蝕刻下面的膜或多個膜的過程中被用作掩模(mask)。對于簡單的單向常規線和間隔樣式，這兩種技術都具有將光刻法產生的間距劃分 成兩個的效果。以該方式，給出的光刻法工具的解決方案的能力可以被擴展。但是，對于被常規間隔開的柱的二維樣式，雙圖案形成方案以2的平方根為因數 擴大間距。照現在的樣子，側壁間隔件方法根本不能使用，因為此種方案將制造被常規間隔 開的圓柱形環，而不是實心柱。

發明內容
一個實施例提供制造半導體器件的方法，其包括在基底上形成至少一個器件層， 在器件層之上形成多個間隔開的第一部件，其中每三個相鄰的第一部件形成等邊三角形， 在第一部件上形成側壁間隔件，使用多個填充部件填充側壁間隔件之間的間隔，選擇性地 去除側壁間隔件，以及使用至少多個填充部件作為掩模蝕刻至少一個器件層。另一個實施例提供制造柱狀非易失性存儲器器件陣列的方法，其包括在基底之上 形成多個底電極，在多個底電極之上形成至少一個半導體器件層，在至少一個半導體器件 層之上形成多個被間隔開的第一部件，其中每三個相鄰第一部件形成等邊三角形，在多個 被間隔開的第一部件上形成側壁間隔件，在多個被間隔開的第一部件之上和之間形成填充 膜，平坦化填充膜以暴露多個被間隔開的第一部件的上部和側壁間隔件的上部從而留下位 于側壁間隔件之間的多個填充部件，選擇性地去除側壁間隔件，使用至少多個填充部件作 為掩模蝕刻至少一個半導體器件以形成包含非易失性存儲器單元的多個柱狀二極管，以及 形成接觸多個非易失性存儲器單元的多個上部電極。另一個實施例提供一種器件，其包含位于基底之上的多個底電極，位于多個底電極之上的多個被間隔開的柱，以及與多個柱接觸的多個上部電極。每三個相鄰柱形成等邊 三角形，且每個柱包含半導體器件。多個柱包含具有第一形狀的多個第一柱和具有不同于 第一形狀的第二形狀的多個第二柱。


圖1為非易失性存儲器單元的透視圖。圖加至2d為圖示出在通過減去方法形成傳導柵欄/導軌(rail)的程序中的步 驟的橫截面側視圖。圖3a至3d為圖示出在通過Damascene方法形成傳導柵欄的程序中的步驟的橫截 面側視圖。圖如為形成柱結構之前在底電極上的器件層的橫截面側視圖。圖4b為根據第一 實施例在器件層下面的底電極的俯視圖。圖4c為根據第二實施例在器件層下面的底電極 的俯視圖。圖5至圖10為在制造器件陣列的程序中根據第一實施例的器件層的橫截面側視 圖(具有子部分a的附圖)和俯視圖(具有子部分b的附圖)，以及根據第二實施例的器件 層的俯視圖(具有子部分c的附圖)。圖Ila至Ilc為圖示出可替換實施例的程序中的步驟的橫截面側視圖。
具體實施例方式本發明認識到代替使用側壁間隔件作為用于蝕刻器件層的掩模，當形成蝕刻掩模 時，側壁間隔件可轉而被用作犧牲間隔件。一旦蝕刻掩模被形成，側壁間隔件被去除且位于 前側壁間隔件下面的器件層的部分被去除從而留下被間隔開的器件，例如柱形器件。例如，一個或更多個器件層被首先形成在基底之上。可以使用任何合適的基底，例 如半導體晶片(包括硅或化合物半導體晶片)或金屬、玻璃、陶瓷或塑料基底。基底可被一 個或更多個絕緣層和/或被形成在基底上或基底內的一個更多個器件(例如驅動器電路) 覆蓋。器件層可包含用于半導體器件的半導體層、電傳導層或形成電極的層和/或用于絕 緣/隔離器件的半導體或傳導部分的絕緣層。被間隔開的多個(即多于兩個)部件被形成在器件層之上。第一部件可直接被形 成在半導體、傳導/絕緣器件層上或被形成在半導體、傳導/絕緣器件層之上。第一部件可 具有任意形狀且可由任意材料制成，只要這些第一部件可基本起到用于蝕刻下面的器件層 的蝕刻掩模的作用。例如，下文將會詳細解釋，第一部件可具有圓柱形形狀。但是，如果將要形成矩形 或三角形器件，則也可使用其他形狀例如矩形或三角形形狀。第一部件可具有期望的尺寸， 且優選具有與下面的器件的期望寬度相同的寬度。第一部件應當具有足夠的高度和厚度從 而作為蝕刻掩模。第一部件可包含電傳導材料(例如鎢)，且可可選地被氮化硅、氮化鈦或 其它硬模板材料覆蓋。也可使用其它材料。可替換地，第一部件可包含絕緣材料(例如二 氧化硅、無定形碳或氮化硅)或半導體材料(例如多晶硅或非晶硅)。然后側壁間隔件被形成在第一部件上。側壁間隔件可由常用間隔件形成方法 形成，例如通過在第一部件上沉積膜且然后各向異性地蝕刻膜從而在第一部件上留下側壁間隔件。間隔件可由不同于第一部件的上部的傳導、絕緣或半導體材料制成。可以選 擇側壁間隔件材料，i)以使得其相比于第一部件的至少上部內的材料以干蝕刻化學反應 (chemistry)被選擇性地各向異性地蝕刻；且ii)使得其相比于第一部件的至少上部內的 材料使用不同的干或濕蝕刻化學反應被選擇性地去除(例如各向異性地蝕刻)。例如，當第 一部件包含鎢和氮化物硬掩模時，可由氧化硅形成間隔件。當第一部件包含氧化硅時，可由 氮化物(例如氮化硅)形成間隔件。可使用其它材料的組合，只要沉積間隔件的溫度不會 使第一部件變形。隨后，鄰近第一部件的相鄰間隔件之間的間隔被填充以所謂的填充部件。可通過 在第一部件和側壁間隔件之上和之間形成填充膜或層形成該填充部件，接下來平坦化填充 膜以暴露第一部件的上部和側壁間隔件的上部。可通過化學機械拋光(CMP)或回蝕實施平 坦化。CMP程序可使用第一部件或間隔件的上部作為拋光止擋件。例如，第一部件上的氮化 鈦(TiN)硬掩模可以被用作拋光止擋件。填充膜可包含與第一部件相同的材料或其可包含 具有與第一部件類似的蝕刻特性的材料。填充膜材料應當不同于側壁間隔件的材料，以使 得相比于第一部件和填充部件側壁間隔件可被選擇性地蝕刻。例如，當第一部件也由鎢制 成時，填充膜材料可包含鎢。可替換地，當第一部件由氧化硅制成時，填充膜材料可包含氧 化硅。在一個實施例中，在形成填充部件之后，側壁間隔件被選擇性地去除。例如該去除 可通過選擇性的濕蝕刻來實施。選擇性去除的步驟包含選擇性地蝕刻側壁間隔件的材料， 而基本不去除原來的部件或填充部件材料。去除間隔件使得第一部件和填充部件被互相間 隔開。在可替換實施例中，在形成側壁間隔件之后，第一部件被選擇性地去除，留下間隔件 被彼此間隔開。然后在間隔件之間形成填充材料膜或層，填充最初被第一部件和間隔件占 據的間隔。在該點上，在器件陣列的制造中，全部的表面被完全填充間隔件或填充部件。然 后間隔件被選擇性地蝕刻掉，留下填充被間隔開的填充部件。填充部件可包含具有被第一 部件限定的第一形狀的第一填充部件，以及具有被位于側壁間隔件之間的間隙間隔限定的 第二形狀的第二填充部件。然后多個填充部件可用作掩模使用上述方法被蝕刻至少一個器 件層。被間隔開的第一部件和填充部件(在一些實施例中)，或第一和第二填充部件(在 可替換實施例中)然后在蝕刻下面的器件層過程中作為蝕刻掩模。可使用作為掩模的第一 部件和填充部件使用各向同性或各向異性蝕刻來蝕刻器件層。在蝕刻器件層之后，第一部 件和/或填充部件可被保留在完成的器件中或被去除。例如，傳導性第一部件和填充部件 可被保留作為上部電極的部分。可以形成任何合適的器件。下文將會更詳細地描述，該器件可取決于第一部件和 填充部件的形狀具有大體圓柱形和/或大體矩形柱形狀。該器件可包含二極管、晶體管、電 阻器、反熔絲電介質、熔絲、電阻系數變換材料、電容器等。可以形成邏輯易失性存儲器或非 易失性存儲器器件或陣列。在優選的非限制性實施例中，形成包括含有非易失性存儲器單元的多個二極管的 多個柱形器件。參考圖1,授予Herner等人且名稱為“High-Density Three-Dimensional Memory Cell ”的美國專利6，952，030 (下文為“ ‘030專利”)公開了可由本發明的實施例 方法形成的示例性非易失性存儲器單元，該專利通過引用合并與此。
8
存儲器單元20包括豎直取向的圓柱形柱形面結型二極管。本文所用的術語“面結 型二極管”指的是具有非歐姆傳導特性的半導體器件，其具有兩個端電極且由在一個電極 處是P-型而在另一個電極處是η-型的半導體材料制成。示例包括ρ-η 二極管和η-ρ 二極 管，其具有相接觸的P-型半導體材料和η-型半導體材料，例如齊納二極管/穩壓二極管和 p-i-n 二極管，其中本征(無摻雜)半導體材料被插入P-型半導體材料和η-型半導體材 料之間。另一合適的二極管包含具有金屬絕緣體金屬結構的隧道二極管(MIM 二極管)或 包含金屬層、第一絕緣體、第二絕緣體和第二金屬層(其中第一和第二絕緣體彼此不同)的 MIM 二極管。一般地，可以使用任何非線性電導器件。二極管22和可選反熔絲電介質M被插入頂沈和底觀導體或電極之間。豎直取 向的面結型二極管22包括第一傳導率類型(例如η-型)的重摻雜的半導體區30，無摻雜 的半導體材料或輕摻雜的半導體材料的中間區32(稱其為本征區)以及第二傳導率類型 (例如P-型)的重摻雜半導體區34以形成p-i-n 二極管。如果需要，ρ-型和η-型區的位 置可以顛倒。面結型二極管22的半導體材料一般為硅、鍺或硅和/或鍺的合金。也可使用 其它半導體材料。面結型二極管22和反熔絲電介質M被連續布置在可由金屬(例如鎢和 /或氮化鈦)形成的底導體觀與頂導體26之間。反熔絲電介質M可位于二極管22上面 或下面。存儲器單元可包含一次可編程(OTP)或可重寫非易失性存儲器單元，且可從反熔 絲、熔絲、連續布置的二極管和反熔絲、多晶硅存儲效應單元、金屬氮化物存儲器、可變換合 成金屬氮化物、碳納米管存儲器、石墨烯或其它碳可變換電阻材料、相變材料存儲器、傳導 橋元件或可變換聚合體存儲器。例如，每個二極管22可作為存儲器單元的操控元件/引導 元件(steering element)和作為電阻系數變換材料(其存儲數據)的另一材料或層M與 二極管與導體之間的二極管串聯。電阻系數變換材料M的電阻系數可響應于被提供在電 極或導體之間的正向和/或反向偏壓被增加或減小。簡要地，單元20如下操作。在初始狀態，當讀出電壓由于反熔絲電介質M阻止電 流流動而被施加在頂導體26和底導體觀之間時，非常小的電流流過面結型二極管22。頂 導體26與底導體觀之間的編程電壓的應用導致反熔絲材料的介質擊穿，永久性地形成通 過反熔絲M的傳導路徑。如果二極管半導體材料最初在高電阻系數狀態被形成，那么二極 管22的半導體材料也可被改變，將其改為低電阻系數狀態。在編程之后，一旦應用讀出電 壓，較高讀出電流流過頂導體26與底導體觀之間。這樣，編程單元就可與未編程單元區分 開來。在可替換實施例中，可以省略反熔絲電介質M。代替地，以相對高電阻系數狀態 形成二極管22的多晶半導體材料，其也趨于阻止電流，如由Herner等人于2004年9月四 日提交的具有序列號10/955，549的美國專利申請“Nonvolatile Memory Cell Without a Dielectric Antifuse Having High- and Low-Impedance States，，(下文為“'549” 申 請)和由Herner等人于2005年6月8日提交的具有序列號11/148，530的美國專利申請 “"Nonvolatile Memory Cell Operating by Increasing Order in Polycrystalline Semiconductor Material”(下文為“'530”申請)所描述的，二者通過引用合并與此。編 程電壓的應用降低了二極管的電阻系數狀態。因此，二極管在該實施例中作為電阻系數變 換材料。
可以形成一個疊于其它頂上的兩個、三個、四個或更多個存儲器級(例如8個 級)從而形成單片電路三維存儲器件陣列，優選形成在基底例如單晶硅片上面，且被描述 于'030專利和'549和'530申請中。二極管柱22優選具有小于IOOnm的間距(例如 78nm或更小的間距)和IOOnm或更小的直徑(例如50nm或更小，比如32nm)。位于器件層下面的底電極或導體28可由減去或Damascene方法形成。在減去方 法中，傳導層或膜被圖案形成為間隔開的電極且然后電極之間的間隙被絕緣材料填充。在 Damascene方法中，在絕緣材料中形成凹槽，傳導層或膜被形成于凹槽內并高于絕緣層，然 后平坦化傳導層或膜以留下間隔開的電極在凹槽內。示出形成柵欄狀電極或導體觀的減去方法。如圖加所示，一個或更 多個傳導層40例如鎢和/或氮化鈦層被沉積在基底之上，且光致抗蝕劑層42施加于其上。 如圖2b所示，光致抗蝕劑層42被光刻地圖案形成為期望的形式。如圖2c所示，蝕刻步驟 在未被蝕刻的光致抗蝕劑層42保護的地方去除一個(或多個)傳導層40的部分。如圖2d 所示，蝕刻之后，光致抗蝕劑層42被剝除，在其下面留下導體或電極柵欄40。柵欄40之間 的間隙被填充絕緣材料44，例如氧化硅、氮化硅或其它絕緣材料。如果需要，可通過化學機 械拋光(CMP)去除絕緣材料44的任何溢出，以在絕緣層44的被平面化的表面內暴露柵欄 40的上表面。圖3a至3d圖示出形成電極或導體^WDamascene方法。首先，光致抗蝕劑48被 施加于沉積的絕緣體層50例如氧化硅層上。如圖4b所示，光致抗蝕劑層48被圖案形成。 然后蝕刻步驟在絕緣層50內形成凹槽或溝槽52。在圖3c中，在去除光致抗蝕劑層48之 后，一個或更多個傳導層46 (例如鎢和/或氮化鈦或銅層)被沉積以填充凹槽或溝槽52。 例如通過CMP或回蝕平坦化一個或更多個傳導層46，絕緣層的上表面將柵欄狀導體留在凹 槽內，如圖3d所示。圖如示出根據本發明的一個實施例制造半導體器件例如柱形非易失性存儲器單 元陣列Iio的初始狀態。陣列110包含由以上關于圖2或3分別描述的減去或Damascene 方法形成的多個底電極114。電極114相當于圖1所示的柵欄狀導體觀。圖4b (根據第一 實施例)和圖4c (根據第二實施例)圖示出在器件層下面的底電極的俯視圖。在圖4b中， 對角布置電極114使其相對于級水平方向具有30-60°的角度。在圖如中，電極114被水 平布置。電極114可包含任何合適的傳導材料，例如鎢、鋁、其合金等。絕緣材料116(例如 氧化硅)將電極114彼此分開。可選粘結層118被形成在電極114之上。粘結層可包含氮 化鈦或氮化鎢。可選反熔絲電介質層120被沉積于粘結層118之上。反熔絲電介質層120 可包含薄氧化硅或其它絕緣層。可替換地，上述另一電阻系數變換材料可替換反熔絲電介 質層。另一可選粘結層122(例如氮化鈦層)被沉積于反熔絲電介質層120之上。因此，電 介質層120被夾在兩個粘結層118，122之間。—個或更多個半導體層124(例如硅或鍺或其合金)被形成于粘結層122之上。例 如，半導體層1 可包含下部η-型層、中間本征層和上部P-型層。P-型層可通過離子注 入P-型摻雜劑到本征層的上部內或通過在本征層上沉積被摻雜的半導體層形成。在半導 體層1 之上形成可選上部粘結劑層126，例如氮化鈦層。在粘結劑層1 之上形成傳導層 128(例如鎢層)。最后，在傳導層1 上形成硬掩模或拋光止擋件130，例如氮化鈦或氮化 硅硬掩模或拋光止擋件層。
圖fe呈現出在底電極之上的器件層的橫截面側視圖，且圖恥和5c呈現出在程序 的第一步驟之后底電極114之上的第一部件132的俯視圖。在第一步驟中，在硬掩模130 上形成光致抗蝕劑層。光致抗蝕劑層被暴露和圖案形成。然后光致抗蝕劑圖案被用作掩模 以將硬掩模130和傳導層1 蝕刻成為多個第一部件132。第一部件132被間隔134彼此 間隔開。每三個相鄰的第一部件132形成等邊三角形。在第一實施例中，每三個相鄰第一部件(132a、132b和132c)形成于三個相鄰底電 極之上，且三個相鄰第一部件的每個第一部件位于不同的底電極(114a、114b和114c)之 上。根據第一實施例，多個第一部件132相對于底電極的位置的俯視圖在圖恥中被示出。在第二實施例中，每三個相鄰第一部件中的兩個(13 和132b)被形成于一個第 一底電極(114a)之上，所述三個相鄰第一部件中的第三部件(132c)被形成于第三底電極 114c之上，使得第二底電極(114b)與第一底電極(114a)和第三底電極(114c)相鄰且位于 第一底電極(114a)和第三底電極(114c)之間。根據第二實施例，多個第一部件132相對 于底電極的位置的俯視圖在圖5c中被示出。圖6a至6c示出下一程序步驟。在該步驟中，氧化硅、氮化硅或多晶硅間隔件138 被形成在每個部件132上。應當注意，如果每個部件132是圓柱形的，那么其技術上只有一 個側壁且只有一個圈或環形間隔件138被形成在部件132的側壁周圍。但是，本文中使用 的術語“間隔件”指單個環形間隔件138和在多邊形部件132的不連續側壁上形成的兩個 或多個間隔件138。通過在第一部件132之上或之間沉積氧化硅、氮化硅或多晶層或膜，然 后不均勻地蝕刻氧化硅層或膜而形成間隔件138。氧化物間隔件138圍繞第一部件132填充間隔134，在相鄰側壁間隔件138之間留 下不連續的間隔或空隙。如圖6b (根據第一實施例的俯視圖)和圖6c (根據第二實施例的 俯視圖)所示，沿著至少兩個預定方向的在相鄰第一部件132上的側壁間隔件138彼此接 觸以在側壁間隔件之間形成完全封閉的空隙間隔。圖7a至7c示出程序的下兩個步驟。鎢填充材料膜或層在第一部件132和間隔件 138之間或之上形成并填充空隙間隔。然后通過CMP或回蝕平坦化鎢填充膜以暴露第一部 件132的上表面(即，氮化鈦硬掩模)和間隔件138。平坦化將在側壁間隔件138之間留下 多個鎢填充部件142。在制造器件陣列中的該點上，圖5所示的間隔134被氧化物間隔件 138或填充部件142完全填充。如果需要，在平坦化填充膜之后實施可選的切割掩模和蝕刻步驟以從器件陣列外 面的區域去除填充膜或填充部件142。在多個填充部件142之上和多個間隔開的第一部件 132之上形成光致抗蝕劑層。光致抗蝕劑層被暴露以使得暴露區域的邊橫斷第一部件的所 有邊。未被光致抗蝕劑圖案覆蓋的仍在器件陣列邊界外面區域中的剩余填充膜或填充部件 被蝕刻掉。如果需要，可在平坦化步驟之前實施切割掩模和蝕刻步驟。圖8a至8c示出程序中的下一步驟。在該步驟中，氧化物間隔件138被選擇性地蝕 刻掉，留下被間隔開的第一部件132和填充部件142。通過可選擇性地蝕刻第一部件132的 氮化鈦或氮化硅之上的或填充部件142的鎢之上的氧化硅的任何選擇性的濕或干蝕刻可 以選擇性地蝕刻間隔件138。例如，可以使用HF各向同性的濕蝕刻。如圖8b (第一實施例 的俯視圖)和圖8c(第二實施例的俯視圖)所示，由于去除了氧化物間隔件，第一部件132 與填充部件142之間的間距相比于單獨第一部件之間的間距被增加。
如圖9a所示，使用第一部件132和填充部件142作為掩模蝕刻器件層118、120、 122和124以形成多個柱112。如圖9b和圖9c所示，多個柱112包含具由第一部件132限 定的第一形狀的多個第一柱152和具有由填充部件142限定的第二形狀的多個第二柱162。 第二形狀可與第一形狀相同或不同。在一些實施例中，第一柱152可具有圓形橫截面和第 二柱可具有帶有圓角的三角形橫截面。每個第一柱和第二柱可為柱形器件112。例如，每個 器件包含與反熔絲電介質串聯的p-i-n 二極管，如關于圖1所描述的。在第一實施例中，如圖9b所示，包含一個第一柱152和兩個第二柱16h、162b的 三個相鄰柱的單元沿著相同底電極114重復。三個相鄰第一柱15加、152b、152c形成等邊 三角形。六個第二柱162c至16 以六角形結構圍繞每個第一柱152c。三個第一柱152a、 152bU52c以等邊三角形構造圍繞每個第二柱162c。相鄰第一柱152c之間的第一距離Dl 優選大于兩個相鄰第二柱162之間的第二距離D2。在第二實施例中，如圖9c所示，第一柱152(例如15^i、152b和152c)以每兩個相 鄰第一柱15加、15 之間的第一距離Dl位于第一底電極(11 或114c)之上。第二柱162 以兩個相鄰第二柱之間的第二距離D2位于第二底電極(114b或114d)之上。第二距離優 選小于第一距離。三個相鄰第一柱15加、152b、152c形成等邊三角形。六個第二柱16 至 162g以六角形結構圍繞每個第一柱152d。三個第一柱15加、152b、152c以等邊三角形構造 圍繞每個第二柱16加。柱器件112之間的間隔被填充間隙填充絕緣材料(例如氧化硅)以使器件112彼 此絕緣。填充絕緣材料的間隙可通過CMP或回蝕平坦化。第一部件132和填充部件142既可以被保留在成品器件內，也可以在形成柱器件 112后被去除。例如，傳導第一部件132和填充部件142可以被保留為與器件112的上部接 觸。然后圖1中所示的上部導體或電極沈被形成為與第一部件132和填充部件142接觸。 圖IOa示出其橫截面圖。可替換地，第一部件132和填充部件142可以在形成上部導體或電 極26之前被去除。上部導體或電極沈可由上述關于圖2或圖3描述的減去或Damascene 程序形成。根據圖IOb所示的第一實施例，上部電極沈和底電極114在彼此相差約60度 的方向上延伸(例如，上部電極和底電極都是斜的)。如圖IOc所示，根據第二實施例，上部 電極沈垂直于底電極114延伸。圖Ila至Ilc圖示了根據可替換實施例的程序的步驟。可替換實施例包含在形成 側壁間隔件138的步驟之后和在用多個填充部件填充側壁間隔件之間的間隔的步驟之前 去除第一部件132。然后通過選擇性的蝕刻、使間隔件138彼此間隔開去除第一部件132， 如圖Ila所示。如果第一部件132由無定形碳形成，那么可以使用灰化(ashing)來去除它 們。圖lib和圖Ilc示出該程序的下兩個步驟。在間隔件138之間形成鎢填充材料 膜或層，填充最初被第一部件132和間隔件134占據的間隔。可替換地，可以取代使用具 有不同于間隔件材料的蝕刻特性的絕緣填充材料膜或層，例如氧化硅、氮化硅、氧氮化硅、 無定形碳。然后通過CMP或回蝕來平坦化鎢填充膜從而暴露間隔件138的上表面，導致損 失鎢填充膜大約200至大約400 A，例如大約300 A至大約500 A的鎢填充膜。平坦化在間 隔件138之間留下多個鎢填充部件142。在程序的此點處的填充部件142的厚度介于大約 1500人和大約1700 A之間。填充部件142可包含具有被第一部件132限定的第一形狀的第一填充部件142a，和具有被位于如圖6所示的側壁間隔件之間的空隙間隔140限定的第 二形狀的第二填充部件142b。如果第一部件132具有圓柱形形狀，那么填充先前被第一部 件132占據的間隔的第一填充部件14 也具有圓柱形形狀，且填充間隙140的第二填充部 件142b具有帶有圓角的大體三角形形狀。圖Ilc示出程序的下一步驟。在該步驟中，間隔件138被選擇性地蝕刻掉，留下間 隔開的填充部件14h、142b。可以通過能選擇性地蝕刻填充部件142的鎢材料之上的氧化 硅或氮化硅間隔件138的任何選擇性的濕或干蝕刻來選擇性地蝕刻間隔件138。例如，可以 使用HF各向同性濕蝕刻。然后多個第一和第二填充部件可被用作掩模使用上述方法蝕刻 至少一個器件層。上述第一實施例和第二實施例均可使用該替換性方法。已經描述了第一存儲器級的形成。可在該第一存儲器級上面形成另外的存儲器級 以形成單片電路三維存儲器件陣列。在一些實施例中，存儲器級之間可共享導體；即頂導 體將用作下一存儲器級的底導體。在其它實施例中，在第一存儲器級上面形成級間絕緣體 (未示出)，其表面被平坦化，且第二存儲器級的結構開始于該被平坦化的級間絕緣體，沒 有共享的導體。單片電路三維存儲器件陣列是多個存儲器級被形成在單個基底(例如晶片)上面 而沒有插入基底的陣列。形成一個存儲器級的層被直接沉積或生長在現有一個或多個級的 層之上。相反，堆棧存儲器是通過在分開的基底上形成存儲器級且在彼此的頂上粘合存儲 器級被構造的，例如Leedy的美國專利第5，915，167號，“Three dimensional structure memory ”。基底可以在結合前被變薄或被從存儲器級去除，但是由于存儲器級最初在分開的 基底之上形成，此類存儲器不是真的單片電路三維存儲器件陣列。在基底上面形成的單片電路三維存儲器件陣列至少包含在基底上面以第一高度 形成的第一存儲器級和以不同于第一高度的第二高度形成的第二存儲器級。在此多個級的 陣列中可以在基底上面形成三個、四個、八個或甚至任意數量的存儲器級。在整個說明書中，一層被描述為在另一層“上面”或“下面”。應當理解這些術語描 述層和元件相對于它們所形成于其上的基底的位置，在大多數實施例中該基底為單晶硅片 基底；當一個部件離晶片基底更遠時其在另一個上面，且當其更近時在另一個下面。雖然明 顯晶片或模(die)可以在任何方向上旋轉，但是在晶片或模上的第一部件的相對取向將不 會改變。此外，故意未按比例示出附圖，且其只是代表性的層和被處理的層。已經以圖示的方式描述了本發明。應當理解已經使用的術語只意圖使用詞語的本 意而非限制。鑒于以上教導，本發明的許多修改和變體是可能的。因此，本發明可在所附權利要 求的范圍內以除了被具體描述的方式之外的方式被實施。
權利要求
1.一種制造器件的方法，其包含 在基底上形成至少一個器件層；在所述器件層之上形成多個間隔開的第一部件，其中每三個相鄰的第一部件形成等邊 三角形；在所述第一部件上形成側壁間隔件；使用多個填充部件填充所述側壁間隔件之間的間隔；選擇性地去除所述側壁間隔件；以及至少使用所述多個填充部件作為掩模蝕刻所述至少一個器件層。
2.根據權利要求1所述的方法，其中選擇性地去除所述側壁間隔件的步驟留下被彼此間隔開的所述第一部件和所述填充 部件；以及蝕刻所述至少一個器件層的步驟包含使用所述第一部件和所述填充部件作為掩模蝕 刻所述至少一個器件層。
3.根據權利要求1所述的方法，其進一步包含在形成側壁間隔件的步驟之后且在使用 多個填充部件填充所述側壁間隔件之間的間隔的步驟之前選擇性地去除所述第一部件。
4.根據權利要求3所述的方法，其中選擇性地去除所述側壁間隔件的步驟留下被彼此間隔開的所述多個填充部件；以及 蝕刻所述至少一個器件層的步驟包含使用所述多個填充部件作為掩模蝕刻所述至少 一個器件層。
5.根據權利要求1所述的方法，其中蝕刻所述至少一個器件層的步驟形成具有第一 形狀的多個第一柱和具有第二形狀的多個第二柱，所述第二形狀與所述第一形狀相同或不 同。
6.根據權利要求1所述的方法，其進一步包含 在所述器件層下方形成多個柵欄狀底電極。
7.根據權利要求6所述的方法，其中每三個相鄰第一部件形成在三個相鄰底電極之上；以及 所述三個相鄰第一部件的每個第一部件位于不同的底電極之上。
8.根據權利要求7所述的方法，其進一步包含在蝕刻的所述器件層之上形成多個柵欄 狀上部電極，其中所述上部電極和所述底電極在彼此相差大約60度的方向上延伸。
9.根據權利要求7所述的方法，其中蝕刻所述至少一個器件層的步驟形成包含第一柱和第二柱的圖案，其中所述第一柱具 有圓形橫截面并且所述第二柱具有帶圓角的三角形橫截面；包含一個第一柱和兩個第二柱的三個柱的單元沿著相同底電極重復；三個相鄰第一柱形成等邊三角形；六個第二柱以六邊形結構圍繞每個第一柱；以及三個第一柱以等邊三角形結構圍繞每個第二柱。
10.根據權利要求6所述的方法，其中每三個相鄰第一部件中的兩個被形成在一個第一底電極之上； 所述三個相鄰第一部件中的第三部件被形成在第三底電極之上，以使得第二底電極鄰近所述第一底電極和所述第三底電極且位于所述第一底電極和所述第三底電極之間。
11.根據權利要求10所述的方法，其進一步包含在所述器件層之上形成多個柵欄狀上 部電極，其中所述上部電極垂直于所述底電極延伸。
12.根據權利要求10所述的方法，其中蝕刻所述至少一個器件層的步驟形成包含第一柱和第二柱的圖案，其中所述第一柱具 有圓形橫截面并且所述第二柱具有帶圓角的三角形橫截面；所述第一柱位于第一底電極之上，且每兩個相鄰第一柱之間具有第一距離； 所述第二柱位于第二底電極之上，且每兩個相鄰第二柱之間具有第二距離，所述第二 距離小于所述第一距離；所述三個相鄰第一柱形成等邊三角形；六個所述第二柱以六邊形結構圍繞每個第一柱；以及三個所述第一柱以等邊三角形結構圍繞每個第二柱。
13.根據權利要求1所述的方法，其中在相鄰第一部件上的所述側壁間隔件沿至少兩 個預定方向彼此接觸以形成位于所述側壁間隔件之間的完全被包圍的間隙間隔，且所述填 充部件填充所述間隙間隔。
14.根據權利要求1所述的方法，其中 所述器件包含多個非易失性存儲器單元；以及每個所述非易失性存儲器單元包含作為操控元件和儲存元件的柱狀二極管。
15.根據權利要求14所述的方法，所述非易失性存儲器單元的類型選自以下至少一 種反熔絲、熔絲、串聯布置的二極管和反熔絲、多晶硅存儲效應單元、金屬氧化物存儲器、 可變換合成金屬氧化物、碳納米管存儲器、石墨烯或其它碳可變換電阻材料、相變材料存儲 器、導電橋元件或可變換聚合體存儲器。
16.一種制造柱狀非易失性存儲器件陣列的方法，其包含 在基底之上形成多個底電極；在所述多個底電極之上形成至少一個半導體器件層；在所述至少一個半導體器件層之上形成多個間隔開的第一部件，其中每三個相鄰第一 部件形成等邊三角形；在所述多個間隔開的第一部件上形成側壁間隔件； 在所述多個間隔開的第一部件之上和之間形成填充膜；平坦化所述填充膜以暴露所述多個間隔開的第一部件的上部和所述側壁間隔件的上 部，從而留下位于所述側壁間隔件之間的多個填充劑部件； 選擇性地去除所述側壁間隔件；至少使用所述多個填充部件作為掩模蝕刻所述至少一個半導體器件層，以形成包含非 易失性存儲器單元的多個柱狀二極管；以及形成接觸所述多個非易失性存儲器單元的多個上部電極。
17.根據權利要求16所述的方法，其中選擇性地去除所述側壁間隔件的步驟留下被彼此間隔開的所述第一部件和所述填充 部件；以及蝕刻所述至少一個半導體器件層的步驟包含使用所述多個第一部件和所述多個填充部件作為掩模蝕刻所述至少一個半導體器件層。
18.根據權利要求16所述的方法，其進一步包含在形成側壁間隔件的步驟之后且在形 成填充膜的步驟之前選擇性地去除所述第一部件。
19.根據權利要求18所述的方法，其中選擇性地去除所述側壁間隔件的步驟留下被彼此間隔開的所述多個填充部件；以及 蝕刻至少一個半導體器件層的步驟包含使用所述多個填充部件作為掩模蝕刻所述至 少一個半導體器件層。
20.根據權利要求16所述的方法，其中 每三個相鄰第一部件形成在三個相鄰底電極之上；所述三個相鄰第一部件的每個第一部件位于不同的底電極之上；以及 所述上部電極和所述底電極在彼此相差大約60度的方向上延伸。
21.根據權利要求16所述的方法，其中每三個相鄰第一部件中的兩個被形成在一個第一底電極之上； 所述三個相鄰第一部件中的第三個第一部件被形成在第三底電極之上，以使得第二 底電極鄰近所述第一底電極和所述第三底電極且在所述第一底電極和所述第三底電極之 間；所述上部電極垂直于所述底電極延伸。
22.—種器件，其包含位于基底之上的多個底電極； 位于所述多個底電極之上的多個間隔開的柱；以及 與所述多個柱接觸的多個上部電極； 其中每三個相鄰柱形成等邊三角形； 每個柱包含半導體器件；以及所述多個柱包含具有第一形狀的多個第一柱和具有不同于所述第一形狀的第二形狀 的多個第二柱。
23.根據權利要求22所述的器件，其中 三個相鄰第一柱形成所述等邊三角形； 六個第二柱以六邊形結構圍繞每個第一柱；以及 三個第一柱以等邊三角形結構圍繞每個第二柱。
24.根據權利要求23所述的器件，其中每三個相鄰第一柱位于三個相鄰底電極之上； 所述三個相鄰第一柱的每個第一柱位于不同的底電極之上； 所述上部電極和所述底電極在彼此相差大約60度的方向上延伸；以及 包含一個第一柱和兩個第二柱的三個柱的單元沿著相同底電極重復。
25.根據權利要求23所述的器件，其中每三個相鄰第一柱中的兩個位于一個第一底電極之上；所述三個相鄰第一柱中的第三柱位于第三底電極之上，以使得第二底電極鄰近所述第 一底電極和所述第三底電極且位于所述第一底電極和所述第三底電極之間；所述上部電極垂直于所述底電極延伸；所述第一柱位于所述第一底電極之上，且每兩個相鄰第一柱之間具有第一距離；以及 所述第二柱位于所述第二底電極之上，且每兩個相鄰第二柱之間具有第二距離，所述 第二距離小于所述第一距離。
26.根據權利要求23所述的器件，其中所述第一柱具有圓形橫截面并且所述第二柱具 有帶圓角的三角形橫截面。
27.根據權利要求22所述的器件，其中每個柱包含半導體二極管操控元件和非易失性 存儲器儲存元件。
全文摘要
本發明涉及一種制造半導體器件的方法，其包括在基底上形成至少一個器件層，在器件層之上形成多個間隔開的第一部件，其中每三個相鄰的第一部件形成等邊三角形，在第一部件上形成側壁間隔件，使用多個填充部件填充側壁間隔件之間的間隔，選擇性地去除側壁間隔件，以及使用至少多個填充部件作為掩模蝕刻至少一個器件層。一種器件包含位于基底之上的多個底電極，位于多個底電極之上的多個被間隔開的柱，以及與多個柱接觸的多個上部電極。每三個相鄰柱形成等邊三角形，且每個柱包含半導體器件。多個柱包含具有第一形狀的多個第一柱和具有不同于第一形狀的第二形狀的多個第二柱。
文檔編號H01L27/102GK102077317SQ200980125461
公開日2011年5月25日 申請日期2009年6月25日 優先權日2008年6月30日
發明者R·E·斯科爾林, 王俊明, 陳韻庭 申請人:桑迪士克3D公司