專利名稱：帶有邊緣觸頭的晶片級芯片規模封裝的堆疊的制作方法
技術領域：
本發明涉及封裝的微電子元件及其制造方法，并且更特別地涉及可堆疊的被封裝 微電子模板組件。
背景技術：
微電子芯片典型地為帶有反向相對、基本平坦的前表面和后表面且帶有在這些表 面之間延伸的邊緣的平板體。芯片通常在前表面上具有與芯片內的電路電連接的觸頭，有 時也稱為墊或結合墊。典型地通過用適宜材料包圍芯片來封裝芯片，以形成具有電接于芯 片觸頭的端子的微電子封裝。接著封裝被連接于測試設備以確定已封裝裝置是否符合所需 的性能標準。一旦被測試，通過借助適宜的連接方法如焊接將封裝端子連接于印刷電路板 (PCB)上的匹配焊盤(lands)，封裝可被連接于較大的電路如電子產品如計算機或手機的 電路。微電子封裝可以晶片級被制造；也就是說，構成封裝的外殼、終端和其它結構被制 造的同時芯片或模板仍然為晶片形式。形成模板之后，對晶片進行多個額外加工步驟以形 成晶片上的封裝結構，接著晶片被切塊以分離各個已封裝模板。晶片級加工是優選的制造 方法，因為它可提供節約成本的優點，且因為可使得每個模板封裝的覆蓋區(footprint) 與模板自身的尺寸相同或幾乎相同，這就能夠非常有效地利用已封裝模板要被連接到的印 刷電路板上的區域。以這種方式封裝的模板一般稱為晶片級芯片規模封裝或晶片級芯片尺 寸封裝(WLCSP)。為節約封裝模板安裝于其的基板上的額外空間，可通過豎直堆疊多個芯片來將多 個芯片合并為單獨的封裝。疊層中的每個模板必須典型地為疊層中的一個或多個其它模 板，或疊層安裝于其上的基板，或皆為兩者提供電連接機構。這就使得豎直堆疊的多個模板 封裝在基板上占用的表面積小于封裝內所有芯片加起來的總表面積。因為當使用模板疊層 時比封裝單個模板時通常具有多得多的電連接，疊層中不同模板之間的電連接必須極其穩 定和可靠。
發明內容
一種微電子組件可包括第一微電子裝置和第二微電子裝置。每個微電子裝置都包 括帶有至少一個半導體模板的模板結構，并且每個微電子裝置具有第一表面、遠離該第一 表面的第二表面和以除直角外的角度延伸離開第一和第二表面的至少一個邊緣表面。至少 一個導電元件沿第一表面延伸至所述邊緣表面的至少之一之上和第二表面之上。該第一微 電子裝置的至少一個導電元件導電地結合于該第二微電子裝置的至少一個導電元件從而在其間提供導電路徑。根據一個實施例，每個微電子裝置的導電元件可包括通過鍍覆到第一和第二表面 之一上形成的第一元件以及通過鍍覆到第一和第二表面中另一個和所述至少一個邊緣表 面上而形成的第二元件。在一個實施例中，第二元件被鍍覆在第一元件的一些部分上。例 如，第二元件沿第二元件在其上被鍍覆的第一元件的這些部分延伸。第二元件能沿第一元件的邊緣延伸從而在這些邊緣處與第一元件導電地接合。例如能使用可熔性金屬或使用導電膏結合第一和第二微電子裝置的導電元件。在 一個實施例中，第一微電子裝置的第一和第二表面之一能面對第二微電子裝置的第一和第 二表面之一并且導電元件的暴露于相面對表面處的部分被結合在一起。例如，導電元件可 包括暴露于每個微電子裝置的第一或第二表面的至少之一處的導電墊并且所述各導電墊 能被結合在一起。導電元件可包括跡線和導電墊，其中至少一個導電墊與至少一個邊緣面間隔開而 設置。在一個特定實施例中，每個微電子裝置的導電元件包括緊挨所述至少一個邊緣表面 或能延伸至所述至少一個邊緣表面的導電墊。在一個特定實施例中，一個或多個微電子裝置能包括多個模板。在這種情形下，包 括在所述至少一個微電子裝置內的至少兩個半導體模板的結合墊-承載表面朝著同一方 向，或它們可朝著不同方向。所述至少一個導電元件沿其延伸的所述至少一個邊緣表面可相對第一和第二表 面中至少之一以50 89度角設置。在微電子組件中，第一和第二微電子裝置以豎直方向被堆疊并且第一和第二微電 子裝置的所述至少一個邊緣表面彼此偏移。第一和第二微電子裝置的第一表面能側向(lateral)延伸且在側向上具有第一 尺寸。在一個實施例中，第一和第二微電子裝置的第一表面的側向尺寸可為不同的。在一個實施例中，提供了一種微電子組件，其包括第一微電子裝置和第二微電子 裝置。每個微電子裝置都能包括帶有至少一個半導體模板的模板結構。每個微電子裝置具 有第一表面、遠離該第一表面的第二表面和延伸離開第一表面的至少一個邊緣表面。導電 元件能沿第一表面延伸至所述邊緣表面的至少之一上。該第一微電子裝置的至少一個導電 元件能導電地結合于該第二微電子裝置的至少一個導電元件從而在其間提供導電路徑。在一個實施例中，所述至少一個邊緣表面以除直角外的角度遠離第一和第二表面 延伸。導電元件的暴露于所述至少一個邊緣表面處的邊緣部分能被導電地結合以提供導電 路徑。能使用可熔性金屬或使用導電膏結合所述邊緣部分。根據一個實施例提供了一種制造疊層微電子組件的方法。在該實施例中，第一微 電子裝置的主表面能被設置為與第二微電子裝置的主表面相對。暴露于第一微電子裝置的 主表面處的導電元件能被導電地結合于暴露于第二微電子裝置的主表面處的導電元件以 提供其間的導電路徑。每個微電子裝置能包括帶有至少一個半導體模板的模板結構，并且 每個微電子裝置能具有第一主表面、遠離該第一表面的第二主表面、至少一個邊緣表面、以 及沿第一表面延伸至所述邊緣表面的至少之一之上和第二主表面之上的至少一個導電元 件。根據一個實施例，能制造一種堆疊的微電子組件。能形成包括第一微電子裝置和第二微電子裝置的疊層。每個微電子裝置都能包括帶有至少一個半導體模板的模板結構。 每個微電子裝置能具有第一表面、遠離該第一表面的第二表面和延伸離開第一表面的至少 一個邊緣表面。至少一個導電元件能沿第一表面延伸至所述邊緣表面的至少之一之上。暴 露于邊緣表面處的導電元件的部分能被導電地結合從而在其間提供導電路徑。在該實施例中，第一微電子裝置能被置于第二微電子裝置之上，并且通過加熱暴 露于第一微電子裝置至少一個邊緣表面處的導電元件附近的可熔性金屬來進行結合步驟。 這樣可熔性金屬流至暴露于第二微電子裝置至少一個邊緣表面處的導電元件之上。在該實 施例中，可熔性金屬橋接第一和第二微電子裝置的導電元件之間的間隙。在該實施例中，第一微電子裝置能設在第二微電子裝置之上，并且通過將可流動 導電材料配送至暴露于第一微電子裝置至少一個邊緣表面處的導電元件上來進行結合步 驟。接著導電材料可流至暴露于第二微電子裝置至少一個邊緣表面處的導電元件之上。
在結合附圖閱讀了下面對多個實施例的描述時，能最好地理解此處描述的裝置和 方法，附圖中相同的附圖標記指的是相同或類似的部件。附圖不一定是按比例繪制的；而是 強調示出所示實施例的原理。圖IA示出含有多個微電子芯片的晶片的透視圖。圖IB示出晶片一部分的截面圖。圖IC示出根據一個實施例具有設于結合墊上的第一金屬化層的晶片的單個模板 (die)的透視圖。圖1D-1I示出經受了額外加工步驟的類似于圖IB的晶片一部分的截面圖。圖2A示出根據一個實施例的分離的微電子裝置的截面圖。圖2B和2C示出根據一個實施例的圖2A中接合結構的變型的詳圖。圖2D示出圖2A的微電子裝置的透視圖。圖2E概述了用于制造根據一個實施例的最終微電子裝置的工藝流程圖。圖3示出根據一個實施例形成模板疊層結構的多個模板的截面圖。圖4A和4B示出根據一個實施例形成圖3裝置的接合方法的兩個變型的截面圖。圖5A示出根據一個實施例包括不同元件的模板疊層結構的截面圖。圖5B示出根據一個實施例包括不同元件且模板尺寸各異的模板疊層結構的截面 圖。圖6A示出根據一個實施例具有設在結合墊上的第一金屬化層的晶片的單個模板 的透視圖。圖6B示出根據一個實施例帶有延伸至邊緣的結合墊的晶片的單個模板的透視 圖。圖6C-6I示出根據一個實施例經受了額外加工步驟的晶片某部分的截面圖，其模 板類似于圖6A的模板。圖7示出根據一個實施例形成的模板疊層結構的截面圖。圖8A示出根據一個實施例的模板結構的截面圖。圖8B示出根據一個實施例添加有額外的可回流材料的模板疊層的截面圖。
圖8C示出根據一個實施例的模板疊層結構的截面圖。圖9概述了根據一個實施例用于制造最終裝置模板的工藝流程圖。圖10A-10E示出根據一個實施例導致形成包括兩個或更多個模板的模板疊層的 加工步驟的截面圖。圖IOF示出根據一個實施例包括兩個或更多個模板的模板結構的截面圖。圖IOG示出根據一個實施例包括圖IOF的多個模板結構的模板疊層結構的截面 圖。圖IOH示出根據一個實施例在圖IOA中開始的那部分工藝流程的變型的截面圖。圖11A-11E示出根據一個實施例導致形成模板疊層的加工步驟的截面圖。圖IlF示出根據一個實施例包括兩個或更多個模板的模板結構的截面圖。圖IlG示出根據一個實施例包括圖IlF的多個模板結構的模板疊層結構的截面 圖。
具體實施例方式在本文中，導電結構“暴露在”絕緣體結構表面這樣的陳述指的是導電結構可用于 與以垂直于絕緣體結構表面的方向從絕緣體結構外側朝絕緣體結構表面移動的理論點相 接觸。因此，暴露于絕緣體結構表面處的端子或其它導電結構可從該表面突出；可與該表面 齊平；或可相對該表面凹陷且通過絕緣體內的孔或凹口被暴露。圖IA示出含有多個微電子芯片的晶片100的透視圖。晶片基板102通常為半導 體材料如硅，但也可由其它材料制成或為一些類型的復合材料。晶片被分割為包括微電子 芯片的工作部分的部分或全部獨立模板104 ；在額外加工后這些模板在虛線103處彼此分 離。每個芯片可具有一種或更多功能且使用半導體加工的本領域技術人員公知的技術形成 于基板表面的上面或下面。這些示例不作為限定——被加工的晶片100可代表各種類型的 裝置，包括存儲器、處理器、圖像傳感器或其他可能性。結合墊106電接于基板之上或基板 之內的電路。圖IB示出晶片如圖IA中示出的晶片100某部分的截面圖。為清楚起見，結 合墊106暴露于基板102的“前面”或接觸支承面101上。結合墊106可從表面101上突 起，可與該表面齊平或可相對該表面凹陷。虛線103表明每個模板之間的切割線。盡管所 述的晶片可為帶有形成于其內的工作部分的半導體材料，在其它情形下晶片也可為重組晶 片，其中通過被設置為形成各獨立模板且借助粘合劑如環氧樹脂被保持在一起的多個構件 來形成晶片。可選地，代替晶片100的是，該結構可以是多個模板，這些模板在如虛線103 所示的其邊緣處連接在一起，這種結構可為矩形如面板。這些模板的邊緣可在虛線處相接 并且半導體材料可為連續的未切割結構，或模板的邊緣彼此隔開并且用粘合劑接合為重組 結構。圖1C-1I示出根據一個實施例加工晶片的步驟。要注意，所示步驟可采用所述順 序或可選地采用不同順序進行。在某些實施例中，兩個或更多個所述步驟可合并為一個步 驟。在其它實施例中，可從工藝中完全取消一個所述步驟。在其它變型中，可能需要額外的 加工步驟。圖IC為具有接觸結合墊的第一金屬化層110的晶片100的單個模板108的透視 圖。可采用某些方式如沉積或鍍覆將金屬膜沉積在晶片表面101上，接著膜被構圖以形成金屬化層。在特定實施例中，可在該表面上形成種子層(seed layer)，接著該種子層被構圖 并隨之被鍍覆以形成金屬化層。部分金屬化層被構造為制造將用于連接被疊層的各構件的 連接墊112。金屬化層可被構造為再分配層。此外，金屬化層的各部分作為傳導跡線如金屬 跡線從結合墊106延伸至模板邊緣。圖ID為晶片如圖IA中所示晶片100但添加了金屬化 層110的截面圖。為簡化起見，該附圖僅示出一個連接墊區域112與每個模板上的每組結 合墊106接觸。要注意，根據優選設計，特定的截面可包括一個或多個單獨的連接區域。圖IE示出加工晶片的下一個步驟。在圖IE中，圖ID中所示的組件被翻轉以使金 屬化層110面朝下且連接于單獨的臨時載體基板114。使用粘合層116將臨時基板114保 持到第一基板102。隨后，使用如研磨或拋光技術可使得第一基板102變薄為期望厚度，結 果如圖IF中的結構117所示。加工晶片的下一個步驟如圖IG所示。在圖IG中，在基板102內切割或蝕刻通道 118從而打開孔以暴露第一金屬化層110的一部分。在一個實施例中，這種蝕刻可通過這 樣的工藝進行該工藝被控制為停止在半導體基板與金屬化層之間的中間層上，接著進行 部分中間層的去除以暴露金屬化層110。中間層可為絕緣層。通道118可為溝槽，其作用 為暴露連接于一個或多個模板的多個結合墊的各金屬化層部分。圖IH示出在基板102表 面上形成絕緣層120的步驟。該絕緣層的目的之一是保護基板102最新暴露的表面。絕緣 層將基板102與隨后形成的導電結構隔絕開。通道118的底部可通過鈍化層的構圖沉積被 保持空曠(clear)，或覆蓋第一金屬化層的金屬跡線的殘留材料可在下一個步驟中被暴露。 不論哪種情形，圖IH的結構都在第一金屬化層的一部分被暴露的情況下形成。圖II示出形成沿基板102的后緣表面134和后表面132延伸的第二金屬化層122 的步驟。虛線還是示出了各模板104彼此分離的位置。第二金屬化層122和第一金屬化 層一樣可包括連接墊1 和其它跡線。連接墊1 可與模板104的邊緣表面相隔一段距 離107，這也在圖IC中示出。也就是說，連接墊自身不能到達邊緣表面。特別要注意的是， 沿模板結構邊緣延伸的導電元件1 將第一和第二金屬化層的各部分彼此電連接。在一個 實施例中，導電元件1 形成為第二金屬化層122的一部分并且與連接墊1 和第二金屬 化層的相關跡線同時形成。可選地，金屬化層122和導電元件IM可在各單獨的步驟中形 成。在形成導電元件和金屬化層后，基板可被切割為多個如下所述并參照圖2A-D示出的獨 立模板結構200。概述上述步驟以制造裝置200的流程圖見于圖2E。第二金屬化層的連接墊的尺寸、形狀和位置可與第一金屬化層110的連接墊相同 或類似，但其它構型也是可能的。各連接墊在不同層上的排列有助于隨后堆疊各個獨立模 板結構以形成堆疊的微電子組件如參照圖3的下述組件。圖2A示出一個實施例的微電子裝置200在與相鄰元件分離后的最終結構的截面 圖。圖2D示出朝與表面201相反的裝置表面203看時所見到的相應透視圖，結合墊106最 初暴露于該表面201之上。圖2B示出導電元件124與第一金屬化層110之間的示例連接 的詳圖。圖2B示出一旦如實施例之前所述完成工藝后各層之間的接頭的結構。用于在其 間形成類似金屬化層和接頭的工藝在美國專利US697M80和7192796中有描述，其公開內 容在此引用作為參考。在此示例中的導電元件1 沿其中第一金屬化層沿表面201水平延 伸的方向延伸。導電元件可被鍍覆在金屬化層上。導電元件的延伸超出邊緣表面134的 部分的長度可根據如何進行分割(singulation cut)或其它因素而改變。在一個變型中，導電元件124’與金屬化層110’之間的接頭如圖2C所示，其中導電元件124’沿金屬化層 110’的邊緣208延伸，邊緣208在層110’的厚度方向214上遠離表面201延伸。用于在導 電元件之間形成帶有類似接頭的類似結構的工藝在美國專利US6646289和6777767中有描 述，其公開內容在此引用作為參考。如果通道118被蝕刻的更深并且產生完全穿過第一金 屬層的在通道交叉處的部分的間隙，可得到這樣的結構。在一個實施例中，微電子裝置如同 圖2A所示的那樣，可被堆疊和連接以形成疊層模板裝置。這樣的一個示例參見圖3。在該 示例中，模板疊層組件300由四個基本相同的微電子裝置200組成。該疊層中的各種裝置 200可來自單個晶片，或來自不同晶片。為提高可靠性和產量，每個模板裝置在堆疊前可被 測試以在組裝前確保它是完全可使用的。通過使用已知的良好裝置來形成疊層，可減輕模 板疊層的復合產量問題。如上所述，這種堆疊方法可被理解為模板-級工藝，其中模板在從 晶片處分離后被堆疊。在一個實施例中，模板疊層300功能上是完整的，但也可能需要額外的步驟來將 其封裝為其最終的形態。任何額外的封裝步驟都涉及本領域技術人員公知的技術。在可選實施例中，可在晶片級上進行接合。在將晶片接合在一起形成疊層后，接著 分離該完成的模板疊層。可以多種方式實現一個模板與下一層的實際接合。圖4A和4B示出兩個示例性方 法。在圖4A中，示出的微電子裝置類似圖2A所示的。在圖4B中，例如可為可熔性冶金接 合金屬的導電粘合材料層412已被置于上連接墊402上。接合金屬可為焊錫、錫、銦、這些 金屬或其它這些金屬組合物的共晶體或合金，其可以不同方式被鍍覆上或被沉積。如圖所 示，接合金屬可被僅涂敷于暴露于后表面403處的連接墊402，但可以想到該工藝可將金屬 置于一個或更多暴露的金屬表面上，這些表面包括側面導電元件或模板表面處的其它墊。 不論哪種情形下，帶有接合金屬的模板都接著被對齊和堆疊。接著加熱該疊層以完成面對 面接合。可選地，導電膏如銀填充膏、金膏、焊膏等可用作導電粘合材料，從而在疊層中的微 電子裝置的導電元件之間形成導電路徑。如圖3所示，某些微電子裝置的前表面201面對 其它微電子裝置的后表面203。某些微電子裝置200的前表面201處的導電元件導電地粘 合于其它微電子裝置200的后表面203處的導電元件。在一個特定實施例中，兩個微電子 裝置可被設置成使其前表面401 (圖4A)彼此面對。接著，暴露于微電子裝置400的前表面 401處的連接墊可與暴露于另一微電子裝置的前表面401處的連接墊相接合。在另一實施 例中，兩個微電子裝置的后表面能彼此面對并且這些后表面上的連接墊通過上述方法相接 合。在特定實施例中，導電元件之間的結合能在彼此相面對的表面處進行，同時微電子裝置 200保持以晶片形式相連，例如如圖II所示。在另一個模板疊層實施例中，模板疊層可以由具有不同功能的不同種類模板構 成。圖5A示出一種這樣的模板疊層結構500。該模板疊層結構500與圖3中的類似，但是， 疊層中的各獨立裝置是不同的。在此示例中，疊層中的頂部的兩個模板502是相同的，但底 部的兩個模板(504和506)是不同的。例如，模板502可為存儲元件，模板504可為存儲控 制器，并且模板506可為加工單元。在這樣的疊層構造中，各個模板的側向(lateral)尺寸 基本相同，并且各個模板之間的連接墊也基本在相同位置處重疊。盡管模板疊層500可以 模板級被組裝，在可選實施例中它也能以晶片級被組裝且在任何指定晶片上的晶片區域內 幾乎無損耗。對模板尺寸的限制是不必要的。實際上，圖5B示出的實施例中，模板疊層結構510由功能和尺寸均各異的模板組成。在一個實施例中，對堆疊模板的唯一限制是相鄰 表面應當具有處于相同位置的連接墊。在圖5B所示的實施例中，模板514在頂面和底面上 都具有連接墊，它們彼此不相配但被構造為分別與模板512和516上的連接墊相配。在一個實施例中，微電子裝置的連接墊被置于芯片的結合墊處或其附近。對于某 些構型來說，這就提供了足以形成與模板疊層內第二微電子裝置的連接的金屬表面可用區 域。圖6A示出模板600的透視圖，其具有暴露于前面即接觸-承載表面601處的結合墊 606。該圖類似于圖1C。模板是帶有一個或多個模板的晶片的一部分，該晶片可等同于圖IA 的晶片。金屬化層可包括形成于芯片的結合墊之上或與其接觸的連接墊604。在多種情形 下，芯片的結合墊的間隔已經很小了，從而防止結合墊上的金屬化層的寬度實際上比結合 墊自身還寬。在本實施例的變型中，在結合墊上不提供金屬層，如圖6B所示。在圖6B中， 結合墊靠近邊緣且可延伸至模板區域的邊緣，從而第二金屬化步驟可借助導電元件將每個 結合墊連接于芯片的另一表面。在其他方面，工藝接下來的步驟與就圖6A的結構而論相類 似。再看圖6A，基板602如晶片以與圖2E概述的工藝類似的方式被加工。圖6C示出 示例性基板602的截面圖，其包括帶有覆蓋其下面的結合墊606的金屬化層604的多個模 板600，盡管在結合墊上沒有金屬化層的情形下(圖6B)，可越過(by pass)第一金屬化步 驟。在圖6D中，根據一個實施例，基板被翻轉且通過粘合層608結合于臨時基板610。圖6E 示出在模板的后表面變薄后的基板602。圖6F示出基板602被切割或蝕刻以暴露出第一金 屬化層604(變型中或為結合墊)時的基板602。接著，根據一個實施例，在變薄和蝕刻的基 板上覆蓋有絕緣鈍化層614，第一金屬化層的一部分仍然暴露在外，如圖6G所示。根據一個 實施例，沉積第二金屬化層，形成連接第一和第二金屬化層的連接墊616和導電元件618。 得到的結構如圖Ml所示。在沿虛線切割后，微電子裝置620的最終結構如圖61所示。各微電子裝置620可被接合以提供類似于前述實施例的模板疊層。圖7示出示 例性模板疊層組件700。模板疊層中的各個獨立裝置可通過如圖4A和4B所示的方法被接 合，所述方法將一個微電子裝置前表面處的連接墊604與鄰近該裝置的微電子裝置后表面 處暴露的連接墊616的相接合。可選地，各微電子裝置可被設置為其前表面彼此相對并且 各前表面上的墊用該方法相接合。在另一變型中，各微電子裝置可被設置成使各后表面彼 此相對且其上的墊被接合。因為裝置620的各連接墊處的接合面積典型地小于這樣的一個 裝置200(圖2)，必須額外注意將每個裝置與其它裝置正確對齊。此處示出的模板疊層700 使用相同的元件，但也可由不同尺寸和/或功能的各裝置形成。在另一實施例中，疊層中模板之間的連接可在接合步驟之后進行。圖8A示出單個 的微電子裝置800。裝置800的形成類似于圖2和圖7的裝置。暴露于邊緣804處的導電 元件812不是用于為模板的另一表面提供環繞橋，而是連接元件(如粘合帶、跡線或墊)，以 為下一個導電粘合提供表面區域。圖8B示出了由裝置800形成的模板疊層810的一個實 施例。疊層中的每個裝置都使用粘合層802連接于下一個裝置。這樣，各裝置可能不是彼 此電連接的。為導電地結合各裝置，焊球或其他可流動材料806能在側邊緣附近沉積在疊 層的頂部上。在施加熱量時，可流動材料806向下流動以將暴露于疊層中各微電子裝置邊 緣表面處的連接元件潤濕并接合在一起。作為模板疊層組件810最終如圖8B所示。在另一實施例中，上述制造方法(圖1A-1I)能同時施加到兩個或更多個基板上，將它們結合在一起形成具有整體堆疊的模板的微電子裝置。一個示例性的工藝流程圖如圖 9所示。在此實施例中，兩個或更多個基板能在增加側面導電元件之前在后表面處被接合。 為此，基板被構圖有第一金屬化層并被連接到臨時載體晶片。該基板通過研磨、拋光或其他 一些方法被變薄。該工藝的結果如圖IOA所示，類似于圖IF的結構117。在圖IOB中，第二 結構117被上下翻轉且用粘合層1002連接于第一結構117。圖IOC示出去除了上臨時載體 晶片和上粘合層之后的中間晶片疊層1000。接下來，如圖IOD所示，穿過基板和中央粘合層 1002切割或蝕刻通道1004以暴露下基板的第一金屬化層。在本實施例中，因為基板的變薄表面朝中央粘合層面向內，獨立的鈍化步驟不是 必需的。但是，因為在通道內可能有基板的未保護區域(這取決于通道是如何形成的)，在 形成通道后鈍化步驟可被添加為可選步驟。圖IOE示出金屬化層被沉積和構圖從而在邊緣 表面處形成側面導電元件1012后的晶片結構1010，該導電元件將每個裝置1020的第一表 面1001上的導體如跡線、連接墊連接于裝置的第二表面1003上的導電元件。要注意，在第 三金屬化層形成將疊層的頂部連接于底部的側面導電元件1012的同時，它也與上基板的 被構圖金屬化層重疊以形成各金屬化層之間的導電路徑。雖然這些金屬層有些重疊，但使 用該方法整個工藝可被簡化且實現成本節約，因為相同的結構可被用作工藝的一部分。在 虛線處分離后，形成中間模板疊層裝置1020且如圖IOF所示。類似于前述實施例，可使用 如參照圖4B、7或8A-C的上述方法將模板疊層裝置1020接合于復合疊層1030中的其它類 似裝置。雖然裝置1020被稱為中間模板疊層裝置，可以想到該裝置可被封裝和獨自使用而 不進行接下來的堆疊。在一個變型中，可省略上基板上的第一金屬化層。這樣的一個示例是圖IOH所示 的結構1040。在該變型中，用粘合層將結構1040接合于下基板，且隨之形成通道1004。金 屬化層的沉積和接下來的構圖將導致結構的外觀和功能與圖IOE的結構1010基本相同，接 著結構可以相同方式被加工和進一步堆疊。該變型中的兩個晶片基板可被形成的略微不 同，取消工藝中所需的金屬化步驟之一。在本實施例的另一變型中，此時沒有附圖，第二晶片疊層1000可被翻轉且用另一 粘合層連接于第一晶片疊層1000，接著再次去除上載體晶片。接著可切割和金屬化該組件 以形成四級連接的被堆疊裝置。在又一實施例中，可在將兩個基板電連接之前以表面朝下的方式加工它們。圖IlA 示出將被連接的兩個晶片結構，它們與圖IC所示的結構111和圖IF所示的結構117基本 相同。不是將結構111連接于將被變薄的臨時載體晶片(如圖IE所示)，而是直接將其連 接于結構117的背面。這如圖IlB所示，其中兩個結構都連接有粘合層1102。圖IlC示出 上基板變薄的結果。之后，如圖IlD所示穿過基板和中央金屬化層形成通道。在圖IlE中， 第三金屬化層被沉積和構圖以形成結構1110。此時注意，第三金屬化層的邊緣導電元件部 分1112與其它金屬化層都接觸。最后，去除下載體并且裝置1120如圖1IF所示被分離。這 些裝置可被堆疊為如圖IlG所示的模板疊層組件1130或其它樣式。雖然已經參照特定實施例描述了本發明，要了解這些實施例僅為對本發明原理和 應用的示例。因此要理解，在不脫離所附權利要求限定的本發明的精神和范圍的情況下可 對示例性實施例做出多種改進并且可設計出其它結構。
權利要求
1.一種微電子組件，包括第一微電子裝置和第二微電子裝置，每個微電子裝置都包括帶有至少一個半導體模板 的模板結構，并且每個微電子裝置具有第一表面、遠離該第一表面的第二表面和以除直角 外的角度遠離第一和第二表面延伸的至少一個邊緣表面，以及沿第一表面延伸至所述邊緣 表面的至少之一之上和第二表面之上的至少一個導電元件，該第一微電子裝置的所述至少 一個導電元件被導電地結合于該第二微電子裝置的所述至少一個導電元件從而在其間提 供導電路徑。
2.如權利要求1所述的微電子組件，其特征在于，每個微電子裝置的導電元件包括通 過在第一和第二表面之一鍍覆而形成的第一元件以及通過在第一和第二表面中另一個之 上和所述至少一個邊緣表面之上鍍覆而形成的第二元件，其中第二元件被鍍覆在第一元件 的一些部分上。
3.如權利要求2所述的微電子組件，其特征在于，第二元件沿第一元件的被第二元件 在其上鍍覆的部分延伸。
4.如權利要求2所述的微電子組件，其特征在于，第二元件沿第一元件的邊緣延伸。
5.如權利要求1所述的微電子組件，其特征在于，使用可熔性金屬來結合各導電元件。
6.如權利要求1所述的微電子組件，其特征在于，使用導電膏來結合各導電元件。
7.如權利要求1所述的微電子組件，其特征在于，第一微電子裝置的第一和第二表面 之一面對第二微電子裝置的第一和第二表面之一并且導電元件的暴露于相面對表面處的 部分被結合在一起。
8.如權利要求7所述的微電子組件，其特征在于，導電元件包括暴露于每個微電子裝 置的第一或第二表面的至少之一處的導電墊，所述導電墊被結合在一起。
9.如權利要求7所述的微電子組件，其特征在于，導電元件包括跡線和導電墊，其中至 少一個導電墊被設置為與所述至少一個邊緣表面隔開一段距離。
10.如權利要求7所述的微電子組件，其特征在于，每個微電子裝置的導電元件包括緊 鄰所述至少一個邊緣表面的導電墊。
11.如權利要求10所述的微電子組件，其特征在于，導電墊延伸至所述至少一個邊緣 表面。
12.如權利要求1所述的微電子組件，其特征在于，至少一個所述模板結構包括多個半 導體模板。
13.如權利要求12所述的微電子組件，其特征在于，包括在所述至少一個模板結構內 的至少兩個半導體模板的結合墊-承載表面面朝著同一方向。
14.如權利要求12所述的微電子組件，其特征在于，包括在所述至少一個模板結構內 的至少兩個半導體模板的結合墊-承載表面面朝著不同方向。
15.如權利要求1所述的微電子組件，其特征在于，所述邊緣表面相對第一和第二表面 中至少之一以50 89度角延伸。
16.如權利要求1所述的微電子組件，其特征在于，第一和第二微電子裝置以豎直方向 被堆疊并且第一和第二微電子裝置的所述至少一個邊緣表面以離開豎直方向的方向彼此 偏移。
17.如權利要求1所述的微電子組件，其特征在于，第一和第二微電子裝置的第一表面側向延伸且在側向上具有第一尺寸，其中第一和第二微電子裝置的第一表面的側向尺寸是 不同的。
18.一種微電子組件，包括第一微電子裝置和第二微電子裝置，每個微電子裝置都包括帶有至少一個半導體模板 的模板結構，并且每個微電子裝置具有第一表面、遠離該第一表面的第二表面和延伸離開 第一表面的至少一個邊緣表面，以及沿第一表面延伸至所述邊緣表面的至少之一之上的至 少一個導電元件，該第一微電子裝置的所述至少一個導電元件被導電地結合于該第二微電 子裝置的所述至少一個導電元件從而在其間提供導電路徑。
19.如權利要求18所述的微電子組件，其特征在于，所述至少一個邊緣表面以除直角 外的角度延伸離開第一和第二表面。
20.如權利要求18所述的微電子組件，其特征在于，導電元件的暴露于所述至少一個 邊緣表面處的至少邊緣部分被導電地結合以提供該導電路徑。
21.如權利要求20所述的微電子組件，其特征在于，使用可熔性金屬來結合導電元件 的所述至少邊緣部分。
22.如權利要求20所述的微電子組件，其特征在于，使用導電膏來結合導電元件的所 述至少邊緣部分。
23.一種制造堆疊的微電子組件的方法，包括將第一微電子裝置的主表面設置為與第二微電子裝置的主表面相對并且將暴露于第 一微電子裝置的主表面處的導電元件導電地結合到暴露于第二微電子裝置的主表面處的 導電元件以在其間提供導電路徑，其中每個微電子裝置包括帶有至少一個半導體模板的模 板結構，并且每個微電子裝置具有第一主表面、遠離該第一表面的第二主表面、至少一個邊 緣表面、以及沿第一表面延伸至所述邊緣表面的至少之一之上和第二主表面之上的至少一 個導電元件。
24.—種制造堆疊的微電子組件的方法，包括形成包括第一微電子裝置和第二微電子裝置的疊層，每個微電子裝置都包括帶有至少 一個半導體模板的模板結構，并且每個微電子裝置具有第一表面、遠離該第一表面的第二 表面和延伸離開第一表面的至少一個邊緣表面，以及沿第一表面延伸至所述邊緣表面的至 少之一之上的至少一個導電元件；并且將暴露于邊緣表面處的導電元件的各部分導電地結合從而在其間提供導電路徑。
25.如權利要求M所述的方法，其特征在于，第一微電子裝置被置于第二微電子裝置 之上，并且通過加熱暴露于第一微電子裝置的所述至少一個邊緣表面處的導電元件附近的 可熔性金屬來進行結合步驟，這樣可熔性金屬流至暴露于第二微電子裝置的所述至少一個 邊緣表面處的導電元件上。
26.如權利要求25所述的方法，其特征在于，可熔性金屬橋接第一和第二微電子裝置 的各導電元件之間的間隙。
27.如權利要求M所述的方法，其特征在于，第一微電子裝置位于第二微電子裝置之 上，并且通過將可流動導電材料配送至暴露于第一微電子裝置的所述至少一個邊緣表面處 的導電元件上來進行結合步驟，這樣導電材料流至暴露于第二微電子裝置的所述至少一個 邊緣表面處的導電元件上。
全文摘要
一種微電子組件(300)可包括第一微電子裝置(200)和第二微電子裝置(200)。每個微電子裝置都包括帶有至少一個半導體模板(104)的模板結構，并且每個微電子裝置具有第一表面(201)、遠離該第一表面的第二表面(203)和以除直角外的角度延伸離開第一和第二表面(201，203)的至少一個邊緣表面(134)。至少一個導電元件(可包括部分110，124，122，126)沿第一表面延伸至所述邊緣表面的至少之一之上和第二表面(203)之上。該第一微電子裝置的至少一個導電元件導電地結合于該第二微電子裝置的至少一個導電元件從而在其間提供導電路徑。
文檔編號H01L23/31GK102067310SQ200980122523
公開日2011年5月18日 申請日期2009年6月15日 優先權日2008年6月16日
發明者B·哈巴, I·默罕默德, L·米爾卡瑞米, M·克里曼 申請人:泰瑟拉研究有限責任公司