采用雙硬掩模涂層制造cmos圖像傳感器的方法

專利名稱：采用雙硬掩模涂層制造cmos圖像傳感器的方法
技術領域：
本發明涉及半導體器件的制造方法。更具體地，本發明涉及采用雙硬掩模層制造 CMOS圖像傳感器的方法。
背景技術：
在半導體器件當中，CMOS圖像傳感器經由CMOS工藝制造，并且CMOS傳感器的單 元像素包括一個光電二極管和用于驅動單元像素的三個或四個晶體管。與通常的存儲器件 的晶體管相似，CMOS圖像傳感器的晶體管可以包括柵極電極和源極/漏極區域。當進行離子注入工藝以形成CMOS圖像傳感器的光電二極管時，厚的硬掩模形成 在襯底的整個表面上以作為離子注入遮擋材料，并且包括氮氧化硅(SiON)的無機抗反射 層形成在厚的硬掩模上以作為抗反射層。圖1至圖6是示出根據現有技術的制造CMOS圖像傳感器的方法的截面圖。如圖1所示，柵極絕緣層12形成在半導體襯底11上，在半導體襯底11上限定有 像素區域和邏輯區域，且柵極多晶硅層13形成在柵極絕緣層12上。然后，硬掩模層14形成在柵極多晶硅層13上，抗反射層15形成在硬掩模層14上。 抗反射層15是包括氮氧化硅(SiON)的無機抗反射層。然后，光致抗蝕劑涂布在抗反射層15上，通過經由曝光和顯影工藝使光致抗蝕劑 圖案化而形成第一光致抗蝕劑圖案16。然后，采用第一抗蝕劑圖案16作為蝕刻阻擋來蝕刻抗反射層15和硬掩模層14。然后，如圖2所示，在移除第一光致抗蝕劑圖案16之后，采用硬掩模層14作為蝕 刻阻擋來蝕刻多晶硅層13，由此形成柵極圖案13A。之后，進行離子注入工藝以形成光電二極管。然后，如圖3所示，采用反向掩模(reverse mask)進行光學工藝(photoprocess) 以形成硅化物。由此，形成第二光致抗蝕劑圖案17。接著，如圖4所示，將柵極圖案13A上的第二抗蝕劑圖案17選擇性移除，以暴露抗 反射層15。然后，如圖5所示，經由濕法蝕刻工藝移除抗反射層15和硬掩模層14。此外，如圖6所示，在硅化物工藝之后進行灰化和清潔工藝，由此完全移除第二抗 蝕劑圖案17。然而，根據現有技術，硬掩模層14太厚，所以當形成柵極圖案13A時可能不能容易 地控制臨界尺寸。此外，由于無機抗反射層用作抗反射層，所以第一光致抗蝕劑圖案16的 臨界尺寸的均勻性可能減小。此外，根據現有技術，殘留的硬掩模層必須移除以形成硅化物，所以工藝可能復雜 化。

發明內容
技術問題因此，進行本發明以解決現有技術中存在的上述問題，本發明提供了制造CMOS圖 像傳感器的方法，該方法能夠在邏輯區域中形成硅化物并且能夠在保持薄厚度的硬掩模層 的同時方便地將離子注入到像素區域中而不進行移除硬掩模層的工藝。技術方案此外，本發明提供制造CMOS圖像傳感器的方法，本發明能夠改善柵極光致抗蝕劑 圖案的臨界尺寸的均勻性，并且同時能夠在形成柵極圖案時容易地控制臨界尺寸。根據本發明的一個方面，提供制造CMOS圖像傳感器的方法，該方法包括以下步 驟在其上限定有像素區域和邏輯區域的襯底上形成柵極導電層；以像素區域中的硬掩模 圖案的厚度比邏輯區域中的硬掩模圖案的厚度厚的方式在柵極導電層上形成硬掩模圖案； 通過采用硬掩模圖案作為蝕刻阻擋蝕刻柵極導電層而在像素區域和邏輯區域中形成柵極 圖案；移除保留在邏輯區域中的硬掩模圖案；以及在邏輯區域中形成硅化物。根據本發明的另一個方面，提供制造CMOS圖像傳感器的方法，該方法包括以下步 驟在其上限定有像素區域和邏輯區域的襯底上形成柵極導電層；以像素區域中的硬掩模 層的厚度比邏輯區域中的硬掩模層的厚度厚的方式在柵極導電層上形成硬掩模層；在硬掩 模層上形成有機抗反射層；在有機抗反射層上形成第一光致抗蝕劑圖案；采用第一光致抗 蝕劑圖案作為蝕刻阻擋蝕刻有機抗反射層和硬掩模層；通過采用硬掩模層作為蝕刻阻擋蝕 刻柵極導電層而在像素區域和邏輯區域中形成柵極圖案；移除保留在邏輯區域中的硬掩模 層；以及在邏輯區域中形成硅化物。有益效果根據本發明，注入離子以形成光電二極管的像素區域中的硬掩模層的厚度與不注 入離子的邏輯區域中的硬掩模層的厚度不同，所以不需要移除硬掩模層的工藝。此外，硬掩 模層具有薄的厚度，從而當形成柵極圖案時可以容易地控制臨界尺寸。此外，由于有機抗反 射層用作抗反射層，可以改善光致抗蝕劑圖案的臨界尺寸的均勻性。此外，由于不需要反向掩模，所以硬掩模層可以不保留在柵極圖案中，從而可以利 用各種圖案。此外，與反向掩模的成本相比，可以以低成本制造掩模，并且移除硬掩模層的工藝 可以省略，從而半導體器件的制造成本和制造時間可以減少。此外，根據本發明，硬掩模層的厚度減小，有機抗反射層用作抗反射層，移除硬掩 模層的工藝被省略，從而柵極圖案的臨界尺寸可以穩定地維持，因此改善了半導體器件的 可靠性和產率。


通過下面結合附圖進行的詳細描述，本發明的上述以及其他目的，特征和優點將 更加清楚易懂，在附圖中圖1至圖6是示出根據現有技術的制造CMOS圖像傳感器的方法的截面圖；圖7至圖14是示出根據本發明示范性實施例的制造CMOS圖像傳感器的方法的截 面圖。
具體實施例方式下面，將參考附圖詳細描述本發明的示范性實施例。圖7至圖14是示出根據本發明示范性實施例的制造CMOS圖像傳感器的方法的截 面圖。如圖7所示，柵極絕緣層22形成在半導體襯底21上。柵極絕緣層22可以通過氧 化半導體襯底21的表面來形成。用于光電二極管的像素區域和用于晶體管的邏輯區域限 定在半導體襯底21上。然后，柵極導電層23沉積在柵極絕緣層22上。柵極導電層23可以包括摻雜的多 晶硅層或者未摻雜的多晶硅層。之后，包括氧化物基的(oxide-based)材料的第一硬掩模層M沉積在柵極導電層 23上。第一硬掩模層M可以包括氧化層。優選地，第一硬掩模層M可以包括通過LPCVD (低 壓化學氣相沉積)形成的TEOS (四乙基原硅酸鹽)，該經由LPCVD形成的TEOS稱為LPTEOS。 第一硬掩模層M可以具有約500人至1500A的厚度。然后，光致抗蝕劑涂布在第一硬掩模層M上，并且第一光致抗蝕劑圖案25通過由 曝光和顯影工藝使光致抗蝕劑圖案化而形成。此時，第一抗蝕劑圖案25覆蓋像素區域而暴 露邏輯區域。之后，通過進行濕法蝕刻工藝，將邏輯區域中被第一光致抗蝕劑圖案25暴露的第 一硬掩模層M移除。因此，第一硬掩模層M可以僅保留在像素區域中。優選地，由于第一 硬掩模層M是氧化層，所以采用混合有HF (氟化氫的)酸的溶液進行濕法蝕刻工藝。例如， 采用BOE (緩沖氧化物蝕刻劑)溶液進行濕法蝕刻工藝。然后，如圖8所示，移除第一光致抗蝕劑圖案25，并在所得到的結構的整個表面上 形成第二硬掩模層26。第二硬掩模層沈的厚度等于或小于第一硬掩模層M的厚度。優選 地，第二硬掩模層沈比第一硬掩模層M薄。優選地，第二硬掩模層沈包括由LPCVD (低壓 化學氣相沉積)形成的TEOS (四乙基原硅酸鹽)，該經由LPCVD形成的TEOS稱為LPTE0S。 第二硬掩模層26可以具有約500A至1000人的厚度。由于第二硬掩模層沈，雙硬掩模層結構形成在像素區域和邏輯區域中。具體地， 第一硬掩模層M和第二硬掩模層26的堆疊結構形成在像素區域中，第二硬掩模層沈形成 在邏輯區域中。從而，像素區域中的硬掩模層的厚度與邏輯區域中的硬掩模層的厚度不同。 也就是，像素區域中的硬掩模層比邏輯區域中的硬掩模層厚，由此形成雙硬掩模層結構。然后，如圖9所示，抗反射層27形成在所得到的結構的整個表面上。形成在像素區 域中的硬掩模層將稱為厚硬掩模101，形成在邏輯區域中的硬掩模層將稱為薄硬掩模102。 厚硬掩模101包括第一硬掩模層M和第二硬掩模層沈的堆疊結構，薄硬掩模102僅包括 第二硬掩模層26。為了方便起見，下面的描述將集中在厚硬掩模101和薄硬掩模102上，并 將省略第一硬掩模層和第二硬掩模層的附圖標記。抗反射層27可以包括有機抗反射層。與諸如SiON層的無機抗反射層相比，有機 抗反射層具有優良的抗反射特性，從而在后續的光學工藝中可以可靠地確定光致抗蝕劑圖 案的臨界尺寸，由此光致抗蝕劑圖案的臨界尺寸的均勻性可以改善。有機抗反射層可以包 括含C、H和0的材料，與光致抗蝕劑相似。
之后，光致抗蝕劑涂布在所得到的結構上，并且第二光致抗蝕劑圖案觀通過由曝 光和顯影工藝使光致抗蝕劑圖案化而形成。第二光致抗蝕劑圖案觀是柵極光致抗蝕劑圖 案，以在像素區域和邏輯區域中同時形成柵極圖案。然后，如圖10所示，采用第二光致抗蝕劑圖案觀作為蝕刻阻擋來蝕刻抗反射層 27。此外，厚硬掩模101和薄硬掩模102由等離子體干法蝕刻工藝而被同時蝕刻。采用氧基(oxygen-based)氣體蝕刻抗反射層27，采用氟基(fluorine-based)氣 體蝕刻厚硬掩模層101和薄硬掩模層102。用于蝕刻抗反射層27的氧基氣體包括與選自 N2, HBr, CF4和Cl2構成的組中的一種混合的氧氣(O2)。例如，氧基氣體包括諸如02/N2，O2/ HBr』2/CF4或者的混合氣體。用于蝕刻包括氧化層的硬掩模的氟基氣體可以包括選 自CF4、CHF3> C2F6和CH2F2構成的組中的一種。因為厚硬掩模101和薄硬掩模102已經被蝕刻，所以厚硬掩模圖案IOlA形成在像 素區域中并且薄硬掩模圖案102A形成在邏輯區域中。形成在像素區域中的厚硬掩模圖案 IOlA比形成在邏輯區域中的薄硬掩模圖案102A厚。然后，如圖11所示，第二光致抗蝕劑圖案觀和抗反射層27被移除。之后，如圖12所示，采用厚硬掩模圖案IOlA和薄硬掩模圖案102A作為蝕刻阻擋 來蝕刻柵極導電層23，由此形成柵極圖案23A和23B。此時，由于柵極導電層23是多晶硅 層，因此采用包括HBr，Cl2和HeA的混合氣體來蝕刻柵極導電層23。柵極圖案23A和2!3B 同時形成在像素區域和邏輯區域中。然后，如圖13所示，通過進行采用HF溶液的濕法蝕刻工藝，移除保留在邏輯區域 中的薄硬掩模圖案102A。移除保留在邏輯區域中的薄硬掩模圖案102A的原因是為了由形 成在邏輯區域中的柵極圖案2 形成硅化物。由于薄硬掩模圖案102A包括氧化物材料，氧 化物可以由采用HF溶液的濕法蝕刻工藝從柵極圖案23選擇性地移除而不損傷柵極圖案 23。當移除薄硬掩模圖案102A時厚硬掩模圖案IOlA可以被部分蝕刻，但是厚硬掩模圖案 IOlA可以以一定的厚度保留。附圖標記IOlB表示保留的厚硬掩模圖案。接著，如圖14所示，硅化物四形成在邏輯區域中。硅化物四僅形成在柵極圖案 23B 上。如上所述，根據本發明的實施例，硅化物沒有形成在進行離子注入以形成光電二 極管的像素區域中的柵極圖案23A上，所以硬掩模層可以保留在柵極圖案23A上。此外，由 于邏輯區域不是形成光電二極管的離子注入區域，因此柵極圖案2 不需要厚硬掩模層。因此，由于進行離子注入以形成光電二極管的像素區域中的硬掩模層的厚度與不 進行離子注入的邏輯區域中的硬掩模層的厚度不同，所以不需要移除硬掩模層的工藝。此 外，硬掩模層保持為具有薄的厚度，從而當形成柵極圖案時臨界尺寸可以容易地控制。此 外，由于有機抗反射層用作抗反射層，所以光致抗蝕劑圖案的臨界尺寸的均勻性可以改善。盡管出于示例的目的已經描述了本發明的示范性實施例，但是本領域的技術人員 應該知道，可以進行各種修改、增加和替換而不脫離如在權利要求中公開的本發明的范圍 和精神。
權利要求
1.一種制造CMOS圖像傳感器的方法，該方法包括以下步驟 在其上限定有像素區域和邏輯區域的襯底上形成柵極導電層；以所述像素區域中的硬掩模圖案的厚度比所述邏輯區域中的硬掩模圖案的厚度厚的 方式在所述柵極導電層上形成所述硬掩模圖案；通過采用所述硬掩模圖案作為蝕刻阻擋蝕刻所述柵極導電層而在所述像素區域和所 述邏輯區域中形成柵極圖案；移除保留在所述邏輯區域中的所述硬掩模圖案；以及 在所述邏輯區域中形成硅化物。
2.根據權利要求1所述的方法，其中形成所述硬掩模圖案的步驟包括以下步驟 在所述柵極導電層的整個表面上形成第一硬掩模層；選擇性移除所述邏輯區域中的所述第一硬掩模層；在所得到的結構的整個表面上形成第二硬掩模層，該所得到的結構包括保留在所述像 素區域中的第一硬掩模層；以及采用光致抗蝕劑圖案作為蝕刻阻擋來同時蝕刻所述第一硬掩模層和所述第二硬掩模層。
3.根據權利要求2所述的方法，其中所述第二硬掩模層的厚度比所述第一硬掩模層的厚度薄。
4.根據權利要求2所述的方法，其中所述第一硬掩模層和所述第二硬掩模層包括氧化層。
5.根據權利要求4所述的方法，其中所述氧化層包括LPTEOS(低壓CVD四乙基原硅酸^Tt. ) ο
6.根據權利要求2所述的方法，其中通過采用光致抗蝕劑圖案作為蝕刻阻擋蝕刻所述 第一硬掩模層來將所述邏輯區域中的所述第一硬掩模層選擇性地移除，該光致抗蝕劑圖案 覆蓋所述像素區域并暴露所述邏輯區域。
7.根據權利要求6所述的方法，其中采用所述光致抗蝕劑圖案作為蝕刻阻擋而進行的 蝕刻工藝包括濕法蝕刻工藝。
8.根據權利要求2所述的方法，其中所述第一硬掩模層和所述第二硬掩模層通過等離 子體干法蝕刻工藝而被同時蝕刻。
9.根據權利要求1所述的方法，其中保留在所述邏輯區域中的所述硬掩模圖案由濕法 蝕刻工藝而被移除。
10.一種制造CMOS圖像傳感器的方法，該方法包括以下步驟 在其上限定有像素區域和邏輯區域的襯底上形成柵極導電層；以所述像素區域中的硬掩模層的厚度比所述邏輯區域中的硬掩模層的厚度厚的方式 在所述柵極導電層上形成所述硬掩模層； 在所述硬掩模層上形成有機抗反射層； 在所述有機抗反射層上形成第一光致抗蝕劑圖案；采用所述第一光致抗蝕劑圖案作為蝕刻阻擋蝕刻所述有機抗反射層和所述硬掩模層；通過采用所述硬掩模層作為蝕刻阻擋蝕刻所述柵極導電層而在所述像素區域和所述邏輯區域中形成柵極圖案；移除保留在所述邏輯區域中的所述硬掩模層；以及 在所述邏輯區域中形成硅化物。
11.根據權利要求10所述的方法，其中形成所述硬掩模層的步驟包括以下步驟 在所述柵極導電層的整個表面上形成第一硬掩模層；選擇性移除所述邏輯區域中的所述第一硬掩模層；以及在所得到的結構的整個表面上形成第二硬掩模層，該所得到的結構包括保留在所述像 素區域中的第一硬掩模層。
12.根據權利要求11所述的方法，其中所述第二硬掩模層的厚度比所述第一硬掩模層的厚度薄。
13.根據權利要求12所述的方法，其中所述第一硬掩模層和所述第二硬掩模層包括 LPTEOS (低壓CVD四乙基原硅酸鹽)。
14.根據權利要求11所述的方法，其中通過采用第二光致抗蝕劑圖案作為蝕刻阻擋蝕 刻所述第一硬掩模層而將所述邏輯區域中的所述第一硬掩模層選擇性地移除，該第二光致 抗蝕劑圖案覆蓋所述像素區域并暴露所述邏輯區域。
15.根據權利要求14所述的方法，其中采用所述第二光致抗蝕劑圖案作為蝕刻阻擋而 進行的蝕刻工藝包括濕法蝕刻工藝。
16.根據權利要求10所述的方法，其中所述有機抗反射層和所述硬掩模層由等離子體 干法蝕刻工藝而被蝕刻。
17.根據權利要求16所述的方法，其中所述有機抗反射層通過采用氧基氣體而被蝕刻。
18.根據權利要求16所述的方法，其中所述硬掩模層通過采用氟基氣體而被蝕刻。
19.根據權利要求10所述的方法，其中保留在所述邏輯區域中的所述硬掩模層由濕法 蝕刻工藝而被移除。
全文摘要
本發明的目的是提供制造CMOS傳感器的方法，該方法在于邏輯區域中確定硅化物的形成并于像素區域中利用離子注入的同時，不需要移除硬掩模的工藝，保持薄的硬掩模，便于在構建柵極圖案時控制閾值寬度，并且能夠改善柵極光致抗蝕劑圖案的閾值寬度均勻性。該制造CMOS圖像傳感器的方法包括在其中已經限定有像素區域和邏輯區域的襯底的上部上構建導電柵極涂層；在所述導電柵極涂層上構建硬掩模涂層的步驟，以使得所述像素區域上的硬掩模涂層的厚度比所述邏輯區域上的所述硬掩模涂層的厚度大；在所述硬掩模涂層上構建抗反射有機涂層的步驟；在所述抗反射有機涂層上構建第一光致抗蝕劑圖案的步驟；以所述第一光致抗蝕劑圖案作為蝕刻阻擋蝕刻所述抗反射有機涂層和所述硬掩模涂層的步驟；以所述硬掩模涂層作為蝕刻阻擋蝕刻所述導電柵極涂層的步驟，以分別在所述像素區域和所述邏輯區域中構建柵極圖案；移除保留在邏輯區域中的硬掩模涂層的步驟以及在所述邏輯區域中形成硅化物的步驟。
文檔編號H01L27/146GK102099915SQ200980122090
公開日2011年6月15日 申請日期2009年6月10日 優先權日2008年6月11日
發明者白澐錫 申請人:科洛司科技有限公司