具有eeprom結構的只讀存儲器的制作方法

專利名稱：具有eeprom結構的只讀存儲器的制作方法
技術領域：
本發明一般涉及集成電路，更具體地，本發明涉及制造集成電路時編碼集集成電路中的非易失性存儲。
背景技術：
電可擦除可編程只讀存儲器(即EEPROM)經常用在集成電路中。可在商業上 獲得的EEPROM具有標準的存儲容量。對于特定的應用而需要確定的存儲容量的用戶通 常會使用具有的存儲容量剛好大于所要求的存儲容量的標準EEPROM。因此，在工作中 可能有一部分EEPROM未使用。此外，在許多情況下，在制造集成電路時，需要確切地對存儲器內的數字字或 者決定電路工作的邏輯狀態進行編碼。為此，通常使用只讀非易失性存儲器或者ROM型 存儲器。會希望能夠簡單且以更少的成本修改EEPROM的一部分，以將它用作只讀存儲 器。這樣會使得能夠獲得具有按傳統作為電可擦除可編程非易失性存儲器運行的一部分 和作為只讀存儲器運行的另一部分的EEPROM。從而優化存儲器負荷。對于傳統的只讀存儲器而言，編碼是通過將形成存儲單元的晶體管的漏極和源 極互連實現的，以致從所述單元讀取的狀態取決于該連接是否存在。該結構的第一金屬 化層通常用于執行這種編程。這種編程的缺點是，通過分析用于形成該互連層的掩模，例如，通過由電路重 構該掩模(反向工程)，所述編程是可見的。

發明內容
本發明旨在形成具有與EEPROM的結構相接近的結構的只讀存儲器，且對于該 只讀存儲器而言，通過分析用于限定該結構的互連層的掩膜，邏輯狀態的編程是不可見 的。因此，本發明實施例提供一種包括至少第一存儲單元和第二存儲單元的非易失 性存儲器，每個存儲單元包括具有雙柵極的第一存儲MOS晶體管，該第一存儲MOS晶 體管具有介于這兩個柵極之間的絕緣層。第二存儲單元的存儲晶體管的絕緣層的至少一 部分比第一存儲單元的存儲晶體管的絕緣層的絕緣性低。根據本發明實施例，該第一存儲單元的存儲晶體管的絕緣層具有大于IOOnm的 第一厚度，該第二存儲單元的存儲晶體管的絕緣層的所述部分具有小于5nm的第二厚度。根據本發明實施例，該第二存儲單元的存儲晶體管的絕緣層包括具有該第一厚 度的、完全包圍具有該第二厚度的所述部分的附加部分。根據本發明實施例，具有該第一厚度的第一存儲單元的存儲晶體管的絕緣層由 第一氧化硅層、氮化硅層以及第二氧化硅層的層疊形成，而該第二存儲單元的存儲晶體管的絕緣層的具有該第二厚度的部分由第三氧化硅層形成。根據本發明實施例，該第一存儲單元和第二存儲單元的存儲晶體管包括第一 絕緣層、第一柵極、第二絕緣層以及第二柵極的層疊，該第二存儲單元的存儲晶體管的 第二絕緣層包括所述至少一部分。該存儲器進一步包括為半導體材料的襯底，該第一絕 緣層覆蓋該襯底，并且包括比第二絕緣部分薄的第一絕緣部分。本發明實施例旨在一種包括如前面所限定 的存儲器和與該存儲器分離并且連接 到該存儲器的集成電路的電子系統。本發明實施例旨在一種用于形成包括至少第一存儲單元和第二存儲單元的存儲 器的方法，每個存儲單元包括雙柵極MOS存儲晶體管，該雙柵極MOS存儲晶體管具有 插入在這兩個柵極之間絕緣層。該方法包括在該第二存儲單元的存儲晶體管的絕緣層 上，形成比該第一存儲單元的存儲晶體管的絕緣層的絕緣性低的至少一部分的步驟。根據本發明實施例，對于該第一存儲單元和第二存儲單元中的每一個，在形成 存儲晶體管的第一柵極的步驟之后，且在形成該存儲晶體管的第二柵極的步驟之前，該 方法包括如下連續的步驟對于該第一存儲單元和第二存儲單元，在該第一柵極上形成 第一絕緣層；僅對于該第二存儲單元，在該第一絕緣層上形成開口 ；在所述開口中形成 比該第一絕緣層的絕緣性低的第二絕緣層。根據本發明實施例，該第一絕緣層由第一氧化硅層、氮化硅層以及第二氧化硅 層的層疊形成，該第二絕緣層由第三氧化硅層形成。本發明實施例旨在一種用于從前面所限定的存儲器進行讀取的方法，該方法包 括如下連續步驟對于該第一存儲單元和第二存儲單元中的每一個，將電荷從存儲晶體 管的兩個柵極之間注入第一柵極，對于該第一存儲單元，這樣導致電荷儲存在該第一柵 極，而對于該第二存儲單元，這樣導致電荷從所述兩個柵極的該第一柵極排到另一個柵 極；以及測量代表儲存在該第一存儲單元和第二存儲單元的第一柵極的電荷的數據。在下面結合附圖對特定實施例所做的非限制性描述中，將詳細討論本發明的上 述目的、特征和優點。


圖1為EEPROM單元的電路圖；圖2為根據本發明實施例修改的EEPROM單元的電路圖；圖3示意性地示出根據本發明實施例的只讀存儲器；圖4以方框圖的形式示出用于從根據本發明實施例的圖3所示存儲器進行讀取的 方法的步驟；圖5示意性地示出包括根據本發明實施例的只讀存儲器的電子電路；圖6A至圖6C沿垂直剖面示出圖2所示存儲單元的結構的實施例；以及圖7A至圖7J和圖8A至圖8J分別為沿著在圖6A和圖6C所示的存儲單元制造 方法示例的連續步驟中所獲得的結構的垂直剖面的剖視圖。
具體實施例方式在不同的附圖中，相同的元件由相同的標號指代。為了清楚起見，僅示出和描述對于理解本發明有用的那些元件和步驟。圖1為構成EEPROM的存儲單元CellA的電路圖。存儲單元CellA包括選擇晶體 管Ta和存儲晶體管T/ (即存儲點)。晶體管Ta是包括漏極Da、源極Sa和絕緣柵極Ga 的MOS晶體管。存儲點T/是雙柵極型MOS晶體管。它包括漏極D/、源極S/ 和兩個絕緣柵極，即浮置柵極Fa和控制柵極G/。在此，考慮的存儲點T/為其浮 置柵極Fa的絕緣體包括至少一部分具有足夠低的絕緣特性，例如，該部分足夠薄，以使 得載流子能夠在下層通道與浮置柵極Fa之間通過隧道效應通過。浮置柵極Fa的絕緣體 的薄的部分被稱為“隧道絕緣體”、“隧道氧化物”或者“隧道窗口”。晶體管Ta的 源極Sa連接到存儲點T/的漏極D/。下面說明存儲單元操作。通過使選擇晶體管Ta導通、將漏極D/和源 極S/設置為O伏特，以及將控制柵極G/設置為刪除電勢，在存儲單元中執行刪除操 作。這樣使電荷(例如，柵極G/被設置為正刪除電勢時的電子)通過隧道窗口從漏極 Da'到達浮置柵極Fa，并使電荷累積在浮置柵Fa上。通過使選擇晶體管Ta導通、在漏 極D/與源極S/之間施加寫電壓、以及使控制柵極G/保持在O伏特，對存儲單元 CellA執行寫操作。這樣使得存儲在浮置柵Fa上的電荷通過該隧道窗口被消除。通過使 選擇晶體管Ta導通、在漏極D/與源極S/之間施加比該寫電壓小的讀電壓、以及將 控制柵極Ga’設置為給定的讀電勢，執行讀操作。當電荷儲存在浮置柵極Fa時，晶體 管T/的閾值電壓更高。穿過存儲點T/的電流強度于是表示在浮置柵極Fa中存在或 不存在電荷。作為示例，可以認為，當電荷儲存在存儲點T/的浮置柵極Fa時，在存 儲單元CellA中存儲邏輯值“O”，而當存儲點T/的 浮置柵極Fa未包含電荷時，在存儲 單元CellA中存儲邏輯值“1”。本發明旨在修改EEPROM的特定單元，使得該EEPROM能夠被全部或者部分地 用作ROM。圖2示意性地示出經修改的EEPROM單元示例。存儲單元CellB具有與 圖1所示的EEPROM單元Cel1A相同的結構，不同之處在于，位于存儲點(即存儲晶體 管)TB’的浮置柵極Fb與控制柵極Gb’之間的絕緣層被修改成使得儲存在浮置柵極FbW 電荷能夠向控制柵極Gb’泄漏。作為示例，正如下面將進一步詳細描述的那樣，在使浮 置柵極Fb與控制柵極Gb’分離的絕緣層的層級，設置比該絕緣層的其余部分絕緣性低的 部分，以使得儲存在浮置柵極FbW電荷能夠朝向控制柵Gb’移動。該部分可以是絕緣 材料制成的薄的部分，也可以是將浮置柵極Fb連接到控制柵極Gb’的由導電材料制成的 一部分。該絕緣性較低的部分的尺寸被選擇成使得儲存在浮置柵極Fb的電荷朝向控制柵 極Gb’的泄漏盡可能地快。利用以標號L表示的線表示在浮置柵極Fb與控制柵極Gb’ 之間的電荷的移動。圖3示出可以作為ROM工作的存儲器M的簡化實施例。存儲器M可以對應于 更大存儲器的一部分(未示出)，該更大的存儲器還具有傳統EEPROM結構。存儲器M 包括以行和列排列的存儲單元Cy，在本實施例中，i和j是1和4之間的整數。一些存 儲單元是未修改的EEPROM單元，例如圖1所示的單元CellA，而其他存儲單元是經修改 的EEPROM單元，例如圖2所示的單元CellB。更具體地說，未修改的存儲單元設置在 存儲器M中需要存儲邏輯值“O”的位置，而經修改的存儲單元設置在存儲器M中需要存儲邏輯值“1”的位置。作為示例，用交叉線表示的單元C1, i、C2, 2、C3, C3, 4和 C4, 3是經修改的EEPROM單元，而存儲器M的其他存儲單元是未修改的EEPROM單元。兩條跡線D,、S1與存儲器M的每一行相連。跡線D1連接到該行存儲單元的選擇 晶體管TA、Tb的漏極Da、Db,而跡線S1連接到該行存儲單元的存儲點Ta，、Tb'的源 極S/、Sb'。兩條跡線G1和0，，與每一列相連。跡線G1連接到該列存儲單元的選 擇晶體管TA、Tb的柵極Ga、Gb,而跡線G，，連接到該列存儲單元的存儲點Ta，、TB’ 的柵極G/、Gb，。圖4以方框圖的形式示出圖3所示存儲器M的讀周期的示例。該方法從步驟1開始，在步 驟1中，存儲器M的所有存儲單元被刪除。為此， 跡線G1被設置為給定的刪除電勢(例如，正電勢)，以導通存儲單元的選擇晶體管，跡 線DdPS1被設置為O伏特，而跡線G’，被設置為給定電勢。對于每個經修改的和未修 改的EEPROM單元，這樣可以使電子利用隧道窗口從每個存儲單元的存儲點TA’、Tb' 的漏極Da，、Db'移動到浮置柵極Fa、Fb,并且使電子累積在存儲點Ta，、Tb'的浮 置柵極Fa、Fbo對于未修改的EEPROM單元，電子保持儲存在存儲點T/的浮置柵極 Fa。對于修改的EEPROM單元，電荷經由將存儲點TB’的浮置柵極Fb與控制柵極Gb’ 分離的薄的絕緣層，非常迅速地從存儲點TB’的浮置柵極Fb逃逸，所以在該刪除步驟之 后很快就幾乎沒有電荷保留在浮置柵極Fb。如果電荷儲存在該浮置柵極Fb上，則晶體管 Tb ’的閾值電壓更高。該方法繼續進入步驟2，在步驟2中，對存儲單元執行實際的讀操作。作為示 例，同一行上的各單元的狀態可以被同時讀取。通過將跡線G1設置為給定的讀電勢以導 通相應存儲單元的選擇晶體管TA、Tb,通過在跡線^和S1之間施加給定的讀電壓，以及 將跡線G，，設置為給定電勢，實現從存儲單元Cy讀取。流過晶體管TA，、Tb'的電 流強度取決于儲存于浮置柵極Fa、Fb的電荷是否存在。對于所有未修改EEPROM單元， 因為電子儲存在存儲單元的存儲點Ta’的浮置柵極Fa，所以讀步驟會指示邏輯值“O”。 對于修改的EEPROM單元，因為在存儲單元的存儲點TB’的浮置柵極Fb未儲存電子， 所以該讀步驟指示邏輯值“1”。由此，在執行每一個相繼包括刪除步驟1和讀步驟2的讀周期后，存儲在存儲器 M中的值如下
'1 0 0 0' 0 10 0
10 0 1 、0 O 1因此，因為先前描述的讀周期使得能夠始終獲得僅取決于存儲器M的結構的相 同的邏輯值，所以存儲器M可以被看作只讀存儲器。此外，由于所有存儲單元中讀周 期以刪除操作開始，所以存儲器M的操作并不因存在未修改的EEPROM單元(其可能 是“有缺陷的”)而受干擾，即，對于未修改的EEPROM而言，浮置柵極上的電荷保持 容量(以讀周期的數量測量)小于傳統EEPROM單元通常要求的容量。事實上，由于 刪除步驟之后接著實際的讀步驟，所以當下一讀步驟執行時，在刪除步驟中儲存在傳統 EEPROM單元內的總電荷也沒有時間發生變化(即使該單元是“有缺陷的”)。因此，存儲器M的操作始終是可靠的。在寫入傳統EEPROM的EEPROM單元的步驟中，隨著空穴通過隧道窗口注入浮 置柵極Fa，晶體管Ta’的浮置柵極Fa上的電子通過該隧道窗口被消除。當施加的電壓 相同時，可以看到，寫操作之后存儲單元的晶體管T/的閾值電壓比經修改的EEPROM 單元的晶體管TB’的閾值電壓下降的更多，經修改的EEPROM單元的電子從浮置柵極Fb 逃向了控制柵極Gb’。因此，在存儲器M的讀周期，對晶體管的控制柵極施加的刪除 電勢可以大于在傳統EEPROM的刪除步驟中所施加的刪除電勢。這樣使得能夠在存儲器 M的晶體管的浮置柵極上儲存更多的電荷，并且能夠提高儲存了電荷的存儲器M的單元 與其中電荷已通過控制柵極逃選的存儲器M的單元之間的閾值電壓差。圖5示意性地示出包括存儲器4的電子電路3，存儲器4具有對應 于EEPROM的 部分(EEPROM) 5和對應于只讀存儲器的部分(ROM) 6，例如前面結合圖3所描述的存儲 器。電子電路3進一步包括通過連接8 (例如，數據交換總線)連接到存儲器4的另一個 集成電路(IC)7(例如，接口電路)，用于將數據寫入存儲器4的部分5中以及用于讀取存 儲在存儲器4的部分5或者部分6上的數據。圖6A是圖2所示類型的存儲單元CellB的橫向剖視圖。圖6B是圖6A的沿線 A-A的剖視圖，圖6C是圖6A的沿線B-B的剖視圖。在通常由單晶硅制成的、被場絕緣區12(STI，圖6B)橫向界定的半導體襯底10 的有源區域內形成單元CellB。存儲點TB’和晶體管^的柵極結構形成在襯底10上方。 晶體管Tb的柵極由第一絕緣部分13、第一導電部分14、第二絕緣部分15以及第二導電 部分16的層疊形成。希望晶體管Tb的操作與傳統單柵極MOS晶體管的操作相似。為 此，導電部分14和導電部分16可以被金屬跡線和通孔(未示出)短路。存儲點TB’的柵極由第一絕緣部分20、第一導電部分21、第二絕緣部分22以 及第二導電部分23的層疊形成。在圖6B中，示出在襯底10上延伸但不屬于存儲單元
其他導電部分24。導電部分21構成存儲點TB’的浮置柵極。導電部分23構成 存儲點TB’的控制柵極。導電部分23可以是導電帶，并且還可以形成其他存儲點的控 制柵極。絕緣部分20包括較厚部分25，形成浮置柵極21的絕緣體的非溝道部分；以 及較薄部分26，形成溝道氧化物區域。比部分25薄的氧化物部分26在有源區域的整個 寬度上延伸到場絕緣區12的頂部。在存儲點TB’和晶體管Tb的兩側形成隔離物27。對于經修改的EEPROM單元CellB，絕緣部分22包括較厚部分28和較薄部分 29。未修改的EEPROM單元CellA可以具有與圖6A至圖6C所示的結構相同的結構，其 差別在于，絕緣部分22基本上具有固定厚度。例如，導電部分21和導電部分23由多晶硅形成，并且分別具有大約IOOnm和大 約200nm的厚度。絕緣部分20由氧化物例如氧化硅(SiO2)形成。絕緣部分22的厚的 部分28例如包括總厚度約為ISOnm的氧化物-氮化物-氧化物疊層(“ΟΝΟ”疊層)。 作為示例，在ONO疊層中，氧化物可以是氧化硅，而氮化物可以是氮化硅。例如，絕緣 部分22的薄的部分29為厚度為幾納米(例如，2nm到3nm)厚的氧化硅部分。一般而 言，厚的部分28具有的厚度大于lOOnm，而薄的部分29具有的厚度小于5nm。在晶體管Tb和存儲點TB’的每一側，晶體管Tb的漏極和源極的注入區30以及 存儲點TB’的漏極和源極的注入區30形成在硅襯底10中(晶體管Tb的源極區域和存儲點TB’的漏極區域連接)。另外兩個注入區31形成在襯底10的表面，并且部分地在存 儲點TB’的絕緣部分25下方延伸。作為示例，存儲點TB’在剖面B-B上具有基本上為矩形的截面，該截面的長邊 L1SS^nm,而短邊liSe^nm。例如，變薄部分29關于存儲點TB’居中。該變薄部 分例如在剖面B-B上具有基本上為矩形的截面，該截面的長邊L2* 400nm，而短邊I2為 320nmo該部分29的存在使得儲存在浮置 柵極21的電荷能夠泄漏，該部分29比通常設 置在EEPROM單元的存儲點T/的兩個柵極之間的部分28的絕緣性低。薄的部分29 的尺寸被選擇成使得電荷的消除盡可能地快。申請人已經指出，對于前面作為示例給出 的薄的部分29的尺寸而言，刪除步驟之后儲存在浮置柵極21的電荷數量在幾毫秒內減少 90%。圖7A至圖7J是在制造修改的EEPROM單元(諸如圖6A所示的單元CellB)的 方法的連續步驟中所獲得的結構的橫向剖視圖。圖8A至圖8J分別為圖7A至圖7J的沿 線C-C(在圖7A中示出)的剖視圖。圖7A和圖8A示出如下步驟之后獲得的結構在P型摻雜單晶硅襯底上形成存儲單元的絕緣阱81 (STI)；在襯底80上形成對應于圖6A所示區域31的N型摻雜區域82 ；以及形成覆蓋存儲點和選擇晶體管的組件的氧化物層83。作為示例，氧化物層83可 以由氧化硅形成。圖7B和圖8B示出在已蝕刻層83以去除其在存儲點的隧道窗口的層級中的一部 分(開口 85)之后所獲得的結構。作為示例，開口 85可以通過濕法蝕刻形成。圖7C和圖8C示出在圖7B和圖8B所示的結構上形成絕緣層之后所獲得的結構。 因此，由該最后一層和下面的層83形成的絕緣區域86在開口 85的層級包括厚度較小的 部分。從而形成存儲點的浮置柵極的絕緣層和選擇晶體管的第一絕緣層。圖7D和圖8D示出在整個結構上形成多晶硅層87之后所獲得的結構。圖7E和圖8E示出在蝕刻多晶硅層87以形成將EEPROM單元與相鄰單元分離的 開口 88之后所獲得的結構。開口 88形成在絕緣阱81 (STI)上方。圖7F和圖8F示出在層87以及開口 88的壁和底部上形成絕緣層89之后所獲得 的結構。作為示例，絕緣層89可以由例如由第一氧化硅層90、氮化硅層91以及第二氧 化硅層92形成的氧化物-氮化物-氧化物(ONO)疊層形成。圖7G和圖8G示出在ONO層疊(90、91、92)中形成開口 94并在開口 94的層 級的多晶硅層87上形成絕緣層96之后所獲得的結構。作為示例，開口 94可利用如下兩 次連續的蝕刻操作獲得利用干法蝕刻來蝕刻氧化層92和氮化層91，接著，利用濕法蝕 刻來去除氧化層90。通過多晶硅層87的氧化可以獲得絕緣層96。絕緣部分96對應于 圖6A中的存儲單元CellB的薄的部分29。圖7H和圖8H示出在圖7G和圖8G所示的結構上形成多晶硅層98之后所獲得 的結構。圖71和圖81示出界定選擇晶體管的柵極和存儲點的柵極并形成選擇晶體管的源 極區域和漏極區域和存儲點的源極區域和漏極區域之后所獲得的結構。為此，蝕刻多晶硅層98、ONO層疊(90、91、92)、第一多晶硅層87以及絕緣層86的組件，以形成開口 100。然后，在襯底80中，在開口 100的層級，形成N型摻雜區域102，以形成該選擇 晶體管的源極和漏極和該存儲點的源極和漏極。圖7J和圖8J示 出在選擇晶體管和存儲點的側面上及上方形成薄的絕緣層104之 后所獲得的結構。絕緣層104可以通過熱氧化獲得。然后，利用任意常規的方法，在選 擇晶體管和存儲點的兩側可以形成隔離物。前面描述的用于形成存儲單元的方法使得能夠同時形成經修改的EEPROM單元 和未修改的EEPROM單元。事實上，在前面關于圖7G和圖8G描述的步驟中，關于修 改的EEPROM單元僅形成薄的部分96已足夠，而不關于未修改的EEPROM單元蝕刻絕 緣層89。因此，可以執行前面描述的方法，以形成包括對應于EEPROM的第一部分和對 應于只讀存儲器的第二部分的存儲器。此外，與常規的EEPROM單元形成方法相比，此方法的優點是不需要額外的步 驟。事實上，通常，在形成EEPROM單元時，在同一襯底上還形成低電壓單柵極MOS 晶體管。低電壓晶體管形成在襯底區域上以及襯底區域中，其中，在所述襯底區域的層 級去除了多晶硅層87。該低電壓晶體管的柵極絕緣體和柵極分別由絕緣層96和多晶硅層 98形成。因此，為了獲得圖6Α至圖6C所示的結構，對通常用于去除在低電壓晶體管層 級的ONO層疊(其通過在開口 94的層級對其增加開口進行)的掩膜進行修改已足夠。 此外，圖6Α至圖6C所示的結構具有在編程、讀和寫方面與其他單元完全兼容的優點。有利的是，薄的部分96的尺寸和位置被選擇成使得薄的部分96被較厚部分89 完全包圍。這樣使得在前面結合圖71和圖81描述的步驟中能夠對于全部存儲單元僅蝕刻 厚的層疊89。這樣使得能夠不用為此步驟而修改傳統的EEPROM制造工藝。事實上， 如果對于未修改的EEPROM單元必須蝕刻絕緣層疊89，并且如果對于經修改的EEPROM 單元必須蝕刻薄的部分96，假定絕緣部分89和絕緣部分96的結構和厚度不同，則必須提 供兩個單獨的蝕刻步驟。與傳統的ROM相比，與根據本實施例的存儲器相連的互連跡線并未為進行編程 而被修改。因此，在從金屬化之上觀看時，或者通過對用于該金屬化的掩膜進行分析， 或者通過執行連續剖開以重構該掩膜(去層化，delayering)，根據本實施例的存儲器的編 程是不可見的。此外，可提出附加寄生圖案以防止對形成開口 94所使用的掩膜進行可能的分 析，這可例如通過再STI絕緣溝槽的層級設置這樣的開口來實現。上面描述了本發明的特定實施例。本領域技術人員可以想到不同的改動和變 型。特別地，盡管針對包括存儲點和選擇晶體管的存儲單元描述了本發明，但是應當明 白，對于包括具有浮置柵極的雙柵極晶體管的任何類型的EEPROM單元均可以實施本發 明。例如，與圖1所示的單元相比，對于存儲單元僅包括存儲點T/的閃速存儲器而 言，可以實施本發明。
權利要求
1.一種包括至少第一存儲單元(CellA)和第二存儲單元(CellB)的非易失性存儲器 (M)，該第一存儲單元和第二存儲單元中的每一個包括具有雙柵極(21，23)的第一存儲 MOS晶體管(TA，、Tb’)，所述第一存儲MOS晶體管具有插入在這兩個柵極之間的絕 緣層(22)，其中，該第二存儲單元(CellB)的存儲晶體管(TB’ )的絕緣層(22)的至少一 部分(29)比該第一存儲單元(CellA)的存儲晶體管(TA’ )的絕緣層的絕緣性低。
2.根據權利要求1所述的存儲器(M)，其中，該第一存儲單元(CellA)的存儲晶體管 (Ta，)的絕緣層具有大于IOOnm的第一厚度，并且，其中該第二存儲單元(CellB)的存儲 晶體管(TB’ )的絕緣層(22)的所述部分(29)具有小于5nm的第二厚度。
3.根據權利要求2所述的存儲器，其中，該第二存儲單元(CellB)的存儲晶體管 (TB')的絕緣層(22)包括具有該第一厚度的、完全包圍具有該第二厚度的所述部分(29) 的附加部分(28)。
4.根據權利要求1至3中的任一項所述的存儲器，其中，具有該第一厚度的第一存儲 單元(CellA)的存儲晶體管(TA’ )的絕緣層由第一氧化硅層(90)、氮化硅層(91)以及第 二氧化硅層(92)的層疊形成，并且，其中該第二存儲單元(CellB)的存儲晶體管(TB’ ) 的絕緣層(22)的具有第二厚度的部分(29)由第三氧化硅層(96)形成。
5.根據權利要求1所述的存儲器(M)，其中，該第一存儲單元(CellA)和第二存儲單 元(CellB)的存儲晶體管(TA，、Tb')包括第一絕緣層(20)、第一柵極(21)、第二絕 緣層(22)以及第二柵極(23)的層疊，該第二存儲單元(CellB)的存儲晶體管(TB’ )的 第二絕緣層包括所述至少一部分(29)，并且，其中該存儲器進一步包括為半導體材料的 襯底(10)，該第一絕緣層覆蓋該襯底，并且包括比第二絕緣部分(25)薄的第一絕緣部分 (26)。
6.一種包括權利要求1所述的存儲器(4)和與該存儲器分離并且連接到該存儲器的集 成電路(7)的電子系統(3)。
7.—種用于形成包括至少第一存儲單元(CellA)和第二存儲單元(CellB)的存儲器 (M)的方法，該第一存儲單元和第二存儲單元分別包括雙柵極MOS存儲晶體管(TA’、 Tb')，所述雙柵極MOS儲存晶體管具有插入在這兩個柵極之間的絕緣層(22)，并且該 方法包括在該第二存儲單元(Ceig的存儲晶體管(TB’ )的絕緣層(22)上，形成比該 第一存儲單元(CellA)的存儲晶體管(TA’ )的絕緣層的絕緣性低的至少一部分(29)的步 馬聚O
8.根據權利要求7所述的方法，包括對于該第一存儲單元(CellA)和第二存儲單元 (CellB)中的每一個，在形成該存儲晶體管(TA，、Tb')的第一柵極(87)的步驟之后， 且在形成該存儲晶體管(TA’、Tb')的第二柵極(98)的步驟之前，該方法包括連續步 驟對于該第一存儲單元和第二存儲單元，在該第一柵極上形成第一絕緣層(90、91、92)；僅對于該第二存儲單元(Ceig，在該第一絕緣層上形成開口(94)；在所述開口(94)中形成比該第一絕緣層的絕緣性低的第二絕緣層(96)。
9.根據權利要求7所述的方法，其中，該第一絕緣層(89)由第一氧化硅層(90)、氮 化硅層(91)以及第二氧化硅層(92)的層疊形成，并且，其中該第二絕緣層(96)由第三氧化硅層形成。
10. 一種從根據權利要求1至5中任一項所述的存儲器(M)進行讀取的方法，包括連 續步驟對于該第一存儲單元(CellA)和第二存儲單元(CellB)中的每一個，將電荷從存儲晶體 管(TA，、Tb')的兩個柵極之間注入第一柵極(21)，這對于該第一存儲單元(CellA)而 言致使電荷儲存在該第一柵極，而對于該第二存儲單元(Ceig而言致使電荷從所述兩個 柵極的該第一柵極排到另一個柵極；以及對于該第一存儲單元和第二存儲單元，測量代表儲存在第一柵極的電荷的數據。
全文摘要
本發明涉及一種非易失性存儲器(M)，包括至少第一存儲單元和第二存儲單元(Cellg)，每個存儲單元包括具有雙柵極(21，23)的存儲MOS晶體管(Tg’)，該存儲MOS晶體管具有設置在所述兩個柵極之間的絕緣層(22)。第二存儲單元(Cellg)的存儲晶體管(Tg’)的絕緣層(22)包括比第一存儲單元的存儲晶體管的絕緣層的絕緣性低的至少一部分(29)。
文檔編號H01L27/02GK102027588SQ200980117249
公開日2011年4月20日 申請日期2009年5月12日 優先權日2008年5月13日
發明者帕斯卡爾·福爾納拉 申請人:意法半導體(魯塞)公司