半導體裝置、其制造方法、印刷電路板及電子設備的制作方法

專利名稱：半導體裝置、其制造方法、印刷電路板及電子設備的制作方法
技術領域：
本發明涉及半導體裝置、半導體裝置的制造方法、以及搭載有該半導體裝置的印 刷電路板及電子設備。特別是涉及將運算處理器和多個存儲器件以及/或者多個無源部件 組合而制成的小型半導體裝置及其制造方法等。
背景技術：
圖20示出采用相關的安裝技術(表面裝配技術[SMT，SurfaceMount Technology])安裝了半導體部件的印刷電路板，是相關的半導體裝置(之一)。該半導體 裝置的特征在于在運算處理器封裝101的周圍二維地排列安裝多個存儲器封裝102(例如 DRAM封裝)和多個無源部件103 (電容器、電阻器、電感器等)而成的構造，該半導體裝置用 在很多電子設備中。此外，圖21示出相關的半導體裝置(之二)的剖視圖，該半導體裝置的特征在 于下述構造將半導體的裸片204、205層疊成棱錐狀(裸片之間利用被稱作芯片粘接膜 (die attach film)的粘接薄膜粘接)，利用引線接合將各個裸片的外部端子連接在內插板 (interposer) 206的外部端子上，并對整體進行樹脂封固。該半導體裝置是采用了多個器件 的半導體裝置，而且是能夠使器件的安裝面積小型化的封裝技術，是在移動電話機中廣泛 使用的三維安裝型半導體裝置之一。此外，圖22示出專利文獻1 (日本特開2006-190834號公報)中所記載的半導體 裝置(之三)的剖視圖，是一種三維安裝型半導體裝置，其特征在于，使外型尺寸不同的第 一半導體芯片301和第二半導體302的外部端子(焊盤304)彼此面對并利用凸點303使 彼此連接，并且，利用凸點303將在中心部設有孔309的內插板(柔性電路板306)和位于 外形尺寸較大一方的半導體芯片(在圖中為301)的外周部的外部端子(焊盤304)彼此連 接，在所述孔309中收納有外形尺寸較小一方的半導體芯片(在圖22中為302)。此外，圖23示出專利文獻2 (日本特開2007-188921號公報)所記載的半導體裝 置(之四)的剖視圖，是一種三維安裝型半導體裝置，其特征在于，采用使剛性配線板402 和柔性配線板403合成一體而成的內插板，在剛性配線板402的局部的兩面安裝半導體元 件(LSI401)，將柔性配線板403的局部折彎，并將柔性板403固定于一方的LSI 401的背面 側(外部端子面的相反面側)。發明想要解決的課題關于圖20所示的半導體裝置(之一)的構造，形成為在運算處理器封裝101的周 圍二維地排列安裝了多個DRAM封裝102和多個無源部件103 (電阻器、電容器、電感器等) 而成的構造(采用了所謂的表面裝配技術(SMT)的構造)，上述的運算處理器和多個DRAM 的安裝總面積變大，存在難以使應用該半導體裝置的電子設備小型化的課題。而且，如果運 算處理器和DRAM的工作時鐘頻率變高(例如IOOMHz以上)，則在圖20所示的構造中，運算 處理器與DRAM之間的配線距離長，因此存在信號延遲的問題變得顯著、而且信號損失變大 從而引起工作不良的課題。此外，在為了縮小半導體裝置的外形尺寸、以及為了縮短器件之間的配線距離而在多個器件中采用裸片的情況下，由于將半導體的裸片作為KGD(確好芯 片，Known GoodDie)而獲得的情況是不可能的或者非常困難，所以存在半導體的組裝成品 率變低、制造成本變高的課題。此外，如果采用圖21所示的芯片堆疊(chip stack)型半導體裝置(之二)的構 造制成三維安裝了運算處理器(裸片)204和存儲器(裸片)205的半導體裝置，則其構造 成為裸片彼此之間隔著薄粘接層207而接觸的構造。例如在運算處理器采用三維圖像處理 器且存儲器采用DRAM的情況下，由于三維圖像處理器的發熱量大、一般為大約5W以上，因 此存在從處理器產生的熱直接傳遞到DRAM、導致DRAM的溫度為DRAM的工作保證溫度(一 般在大約70 80°C以下)以上從而半導體裝置無法工作的課題。此外，在圖22所示的專利文獻1所記載的半導體裝置(之三)中形成為如下的構 造使外型尺寸不同的半導體芯片(在圖中為301和302)的外部端子(焊盤304)彼此相對 并利用凸點303使彼此的外部端子連接，并且，使在中心部設有孔309的內插板(柔性電路 板306)和位于外形尺寸較大一方的半導體芯片(在圖中為301)的外周部的外部端子(焊 盤304)連接，并將外形尺寸較小一方的半導體芯片(在圖中為302)收納于設在內插板306 的中心的孔309中。但是，能夠實現本構造的多個半導體芯片被互相限定成預先對外部端 子的布局進行專門設計的半導體芯片，存在半導體裝置的設計自由度低的課題。而且，由于 需要專門設計半導體芯片，因此存在需要較長的開發時間、制造成本變高、存儲器容量無法 根據顧客的需求自由變更的課題。再進一步，由于難以將電阻器、電容器、電感器等多個無 源部件安裝在半導體芯片(特別是存儲器芯片)的附近，因此存在難以使由高速的運算處 理器和高速的DRAM等存儲器組合而成的半導體裝置工作的課題。此外，在圖23所示的專利文獻2所記載的半導體裝置(之四)中形成為如下的構 造采用使剛性配線板402和柔性配線板403合成一體而成的內插板，在剛性配線板402的 局部的兩面安裝半導體元件(LSI 401)，將柔性配線板403的局部折彎，并將柔性板403固 定于一方的LSI 401的背面側(外部端子面的相反面側)。但是，存在最初使剛性配線板 402和柔性配線板403合成一體而成的內插板的制造成本高的課題。而且，在安裝于內插板 的器件的外形大的情況下或是安裝的器件有多個的情況下，存在內插板的面積變大、板的 翹曲變大、容易招致安裝不良的課題。此外，還考慮了為了改善上述情況而加厚內插板的方 法，但是這樣的話則存在半導體裝置的厚度增加的課題。此外，與上述的技術相關，不論使用存儲器件還是不使用存儲器件，當在電路板、 電子設備中使用例如以時鐘頻率超過數百MHz那樣的高速來工作的運算處理器的情況下， 如果運算處理器以高速進行開關(switching)(工作的ON、OFF)，則例如圖24所示，存在 因存在于從直流電源505到器件的配線、以及印刷電路板的過孔(via)、通孔中的寄生電感 (L)而引起向器件供給的直流電壓V瞬時降低(變動；△ V)、引起工作不良的課題。圖24示出將以上升時間tl高速地開關的運算處理器504安裝于印刷電路板507 的情況下的、向運算處理器504供給的直流電壓(V)的變動(AV)。在圖24中，在印刷 電路板507上并未安裝對直流電壓V的變動(AV)進行抑制或者補償的去耦電容器。圖 25示出圖24的等價電路。如果運算處理器504以高速進行開關，則由于存在于直流電源 和運算處理器504之間的配線、或印刷電路板507的過孔、通孔506中的寄生電感L(= L1+L2+L3+L4+L5+L6)，向運算處理器504供給的直流電壓V會發生變動 Δν)。此處，直流電壓的變動量Δν以⑴式表示。L的符號為-是因為感應電動勢以抵消瞬時產生的電流 i的方式產生。AV = -LXdi/dt......(1)因此，存在于配線501、502、503、過孔、通孔506中的寄生電感、和電流的時間變動 率(di/dt)越大，則電壓變動量AV越大。若時鐘頻率變高，則上升時間tl變短，因此，根 據(1)式可知電壓變動量AV變得更大。而且，除此之外，近年來，在運算處理器504中，為 了減少耗電量，正在推進輸入電壓V的低電壓化(例如從3. 3V向1. 8V)，電壓變動率(AV/ V)有越來越大的傾向，導致Δν/ν超過運算處理器的工作規范允許值(例如一般為大約 5%).雖然只要開關電源能夠對該電壓的變動進行補償即可，但由于通過開關電源進行補 償需要IOOns 數十μ s的時間，所以無法追隨以高速進行開關(數百ps Ins)的器件 的電壓變動。因此，為了防止由這種電壓變動導致的誤操作，如圖26所示，在運算處理器604的 電源線-地(接地)線之間并聯地連接有所謂的去耦電容器607。去耦電容器607具有以 下兩個效果使從運算處理器604產生的高速開關信號分流(bypath)而縮短高速信號的路 徑，從而使寄生電感L變小(其結果是，使AV =-LXdi/dt變小)(效果1)；通過從去耦 電容器607供給電荷(放電)而對在高速開關時暫時下降的電壓進行補償(效果2)。根 據(1)式，為了縮小△￥，只要使存在于高速信號的路徑中的電感L(存在于配線、過孔、通孔 中的L等)最小即可，一般情況下，為了使該L最小，如圖26所示，將去耦電容器607安裝 于運算處理器604的正側方或者隔著印刷電路板608安裝于運算處理器604的正下方。其 結果是，基于去耦電容器607的效果1和效果2，向運算處理器604供給的直流電壓的變動 AV降低。圖27示出圖26的等價電路。基于去耦電容器(在圖27中簡記為DCC)的效果1 和效果2，向運算處理器供給的直流電壓的變動Δ V如圖27右上部的曲線圖中的虛線所示 那樣降低。但是，一般情況下，為了抑制這種直流電壓的變動而采用的去耦電容器的數量 多，安裝占用面積大，存在印刷電路板大面積化和隨之而來的成本變高的課題。而且，如果 去耦電容器與運算處理器之間的配線距離長，則存在于配線路徑中的寄生電感變大，存在 無法防止瞬時的電壓降低、無法實現半導體裝置的穩定的工作的課題。即，去耦電容器與運 算處理器之間的配線距離越短越能夠實現工作穩定的半導體裝置。

發明內容
本發明就是鑒于以上的課題而做出的，其目的在于一種如下的三維安裝型半導體 裝置及其制造方法該三維安裝型半導體裝置是組合了運算處理器、多個存儲器件、多個無 源部件等多個器件而成的半導體裝置，并且是小型薄型的，即便是在采用高速工作的處理 器和存儲器的情況下也能夠工作，散熱特性也好，能夠不受處理器的耗電量的影響地自由 地選擇處理器，組裝成品率高，且安裝可靠性高，成本低。此外，本發明的目的在于提供一種由于搭載這樣的三維安裝型半導體裝置而外形 面積和體積進一步變小、其結果是能夠實現更低成本的印刷電路板及電子設備。用于解決課題的手段(1)為了達成上述目的，本發明的第一觀點所涉及的半導體裝置包括一個柔性電路板，該柔性電路板在第一面設有第一外部電極，在第二面設有第二外部電極和第三外 部電極，并且該柔性電路板具有至少兩層以上的配線層；多個存儲器件；多個無源部件，該 無源部件包含電阻器、電容器以及電感器中的至少一種以上；支承體，該支承體設有收納所 述多個存儲器件和所述多個無源部件的至少一個以上的槽；以及一個運算處理器，其特征 在于， 所述柔性電路板具有比所述支承體的面積大的面積，所述多個存儲器件和所述多 個無源部件平面安裝于所述柔性電路板的第一面上并與所述第一面的第一外部電極電連 接，并且，所述無源部件安裝在所述存儲器件的附近，所述支承體以包圍所述多個存儲器件 和所述多個無源部件的方式粘接于所述柔性電路板的第一面上，或者與設在第一面上的第 一外部電極電連接，該多個存儲器件和該無源部件被收納在該支承體的槽的內側，所述柔 性電路板沿著所述支承體的外周被折彎，并至少包裹所述支承體的一個以上的側面和該支 承體的表面中的形成有槽的面的表里相反側的面的至少一部分，該柔性電路板粘接于所述 支承體的表面的至少一部分上，在安裝有所述多個存儲器件和所述無源部件的所述第一外 部電極的表里相反側的第二面上具有所述柔性電路板的第二外部電極，所述運算處理器與 所述第二外部電極電連接，所述運算處理器的外部端子面以隔著所述柔性電路板而與所述 多個存儲器件的外部端子面及多個無源部件彼此面對的方式安裝，在所述支承體的表面中 的形成有槽的面的表里相反側的面上具有所述柔性電路板的第三外部電極，在所述第三外 部電極上形成有釬料凸點，當將所述釬料凸點定義為下面時，所述運算處理器安裝在最上根據該發明，由于是如下的三維安裝構造多個存儲器件和多個無源部件平面安 裝于柔性電路板的一方的面上并電連接，運算處理器與安裝有多個存儲器件和多個無源部 件的面的表里相反側的面電連接，運算處理器的外部端子面以隔著柔性電路板而與多個存 儲器件的外部端子面及多個無源部件彼此面對的方式安裝，因此，能夠實現采用多個器件 的半導體裝置，且能夠實現小型的半導體裝置，并且，由于多個存儲器件和多個無源部件平 面安裝于柔性電路板的同一面上，因此能夠實現薄型的半導體裝置，并且由于能夠縮短運 算處理器與多個存儲器件之間的配線距離，因此，即便是在所使用的器件的工作頻率為高 速(例如大約IOOMHz以上)的情況下也能夠減少信號延遲和信號損失，能夠實現穩定的工 作。并且，根據本發明，即便是在運算處理器的耗電量大的情況下，也由于運算處理器 位于半導體裝置的最上面，因此是容易散熱的構造，其結果是，即便運算處理器發熱也能夠 抑制相鄰接的存儲器件的溫度上升，能夠容易地將環境溫度保持在存儲器件的工作保證溫 度以下。此外，根據該發明，由于多個無源部件(電容器、電阻器等)安裝在運算處理器和 存儲器件的附近，因此即便是在所使用的器件的工作頻率為例如大約IOOMHz以上的高速 的情況下也能夠有效地降低高速信號傳播中的以開關噪聲為首的各種噪聲，能夠實現半導 體裝置的穩定的工作。此外，根據該發明，由于是利用設有槽的支承體包圍多個存儲器件和 多個無源部件并利用柔性電路板包裹支承體的周圍，并且將半導體裝置的外部電極設在支 承體的表面中的形成有槽的面的表里相反側的面(該側為平坦的面)的構造，因此能夠獲 得平坦性良好且安裝成品率高的半導體裝置。(2)本發明的半導體裝置，在上述第一觀點所涉及的半導體裝置中，構成為所述運算處理器的面積比所述多個存儲器件和所述多個無源部件的合計的面積大。在上述第一觀點所涉及的半導體裝置中，運算處理器搭載在最上面，根據本發明， 如果以形成本發明的半導體裝置的核心的運算處理器(由于在半導體裝置的設計的最初 就決定運算處理器的規范，因此定義為核心)的面積作為基礎，以多個存儲器件和多個無 源部件的合計的面積比運算處理器的面積小的方式設計半導體裝置的話，則能夠將半導體 裝置整體的外形尺寸抑制在最小限度。(3)為了達成上述目的，本發明的第二觀點所涉及的半導體裝置包括一個柔性 電路板，該柔性電路板在第一面設有第一外部電極，在第二面設有第二外部電極和第三外 部電極，并且該柔性電路板具有至少兩層以上的配線層；多個無源部件，該無源部件包含電 阻器、電容器以及電感器中的至少一種以上；支承體，該支承體設有收納所述多個無源部件 的至少一個以上的槽；以及一個運算處理器，其特征在于，所述柔性電路板具有比所述支承體的面積大的面積，所述多個無源部件平面安裝 于所述柔性電路板的第一面上并與所述第一面的第一外部電極電連接，所述支承體以包圍 所述多個無源部件的方式粘接于所述柔性電路板的第一面上，或者與設在第一面上的第一 外部電極電連接，所述多個無源部件被收納在所述支承體的槽的內側，所述柔性電路板沿 著所述支承體的外周被折彎，并至少包裹所述支承體的一個以上的側面和該支承體的表面 中的形成有槽的面的表里相反側的面的至少一部分，該柔性電路板粘接于所述支承體的表 面的至少一部分上，在安裝有所述多個無源部件的所述第一外部電極的表里相反側的第二 面上具有所述柔性電路板的第二外部電極，所述運算處理器與所述第二外部電極電連接， 所述運算處理器的外部端子面以隔著所述柔性電路板而與所述多個無源部件彼此面對的 方式安裝，在所述支承體的表面中的形成有槽的面的表里相反側的面上具有所述柔性電路 板的第三外部電極，在所述第三外部電極上形成有釬料凸點，當將所述釬料凸點定義為下 面時，所述運算處理器安裝在最上面。根據該發明，由于能夠將原本安裝于運算處理器的正側方、或是隔著印刷電路板 安裝在運算處理器的相反面上的主要是多個去耦電容器(也稱為旁路電容器)放入半導體 裝置中，因此能夠實現印刷電路板的小型化。而且，特別是在本發明中內插板采用配線層數 為兩層以上的柔性電路板，與以往的剛性電路板(厚度大約0. 8mm 1.0mm)相比，柔性電 路板的厚度薄、通常為大約0. 09mm 0. 15mm,能夠縮小存在于基板內部的配線、過孔、通孔 等中的寄生電感，因此具有能夠進一步降低高頻信號的噪聲的優點。此外，由于能夠將去耦電容器配置在印刷電路板(主板)與運算處理器之間、且在 運算處理器的電源端子和接地端子的附近，因此，與以往的安裝形態相比能夠縮小存在于 運算處理器與去耦電容器之間的寄生電感，能夠縮小運算處理器在開關操作時所產生的電 壓變動，能夠獲得工作穩定的半導體裝置。(4)為了達成上述目的，本發明的第三觀點所涉及的半導體裝置包括一個柔性 電路板，該柔性電路板在第一面設有第一外部電極，在第二面設有第二外部電極和第三外 部電極，并且該柔性電路板具有至少兩層以上的配線層；多個存儲器件；支承體，該支承體 設有收納所述多個存儲器件的至少一個以上的槽；以及一個運算處理器，其特征在于，所述柔性電路板具有比所述支承體的面積大的面積，所述多個存儲器件平面安裝 于所述柔性電路板的第一面上并與所述第一面的第一外部電極電連接，所述支承體以包圍所述多個存儲器件的方式粘接于所述柔性電路板的第一面上，或者與設在第一面上的第一 外部電極電連接，所述多個存儲器件被收納在所述支承體的槽的內側，所述柔性電路板沿 著所述支承體的外周被折彎，并至少包裹所述支承體的一個以上的側面和該支承體的表面 中的形成有槽的面的表里相反側的面的至少一部分，該柔性電路板粘接于所述支承體的表 面的至少一部分上，在安裝有所述多個存儲器件的所述第一外部電極的表里相反側的第二 面上具有所述柔性電路板的第二外部電極，所述運算處理器與所述第二外部電極電連接， 所述運算處理器的外部端子面以隔著所述柔性電路板而與所述多個存儲器件的外部端子 面彼此面對的方式安裝，在所述支承體的表面中的形成有槽的面的表里相反側的面上具有 所述柔性電路板的第三外部電極，在所述第三外部電極上形成有釬料凸點，當將所述釬料 凸點定義為下面時，所述運算處理器安裝在最上面。該結構與上述第一觀點所涉及的半導體裝置類似，但是，在半導體裝置內部未安 裝多個無源部件這點不同。例如，在半導體裝置被面向移動設備來使用且運算處理器和多 個存儲器件的工作頻率在大約IOOMHz以下的情況等、即使在半導體裝置內部沒有無源部 件半導體裝置也能夠單獨工作的情況，可以是該第三觀點所涉及的結構。如果不在半導體 裝置內部安裝多個無源部件的話，則有能夠使半導體裝置相應地小型化的優點。而且，還存 在基于使用者的情況而想要在以后將無源部件安裝于主板上的半導體裝置的周圍的情況， 因此，在這種情況下，該第三觀點的結構是優選的。(5)本發明的半導體裝置，在上述第一觀點 第三觀點所涉及的半導體裝置中，構 成為所述運算處理器具有散熱器和熱沉中的至少某一個。根據該發明，能夠進一步提高半導體裝置的冷卻效果，能夠進一步抑制半導體裝 置的溫度上升，能夠實現工作穩定的半導體裝置。(6)本發明的半導體裝置，在上述第一 第三觀點所涉及的半導體裝置中，構成 為所述運算處理器和多個存儲器件、或者所述運算處理器是BGA(球柵陣列，Ball Grid Array)類型的封裝。根據該發明，由于多個存儲器件和一個運算處理器、或者一個運算處理器不是裸 片，而是經過質量保證的BGA類型的封裝，因此能夠獲得高組裝成品率的半導體裝置。此 外，作為經過質量保證的封裝，除了 BGA類型，還有TSOP(薄型小尺寸封裝，Thin Small OutlinePackage)、SOP(小尺寸封裝，Small Outline Package)、GFP(方形扁平封裝，Quad Flat Package)以及TCP (帶載封裝，Tape CarrierPackage)類型等各種形態的封裝，其中， BGA類型的封裝尤其小型，因此能夠通過采用BGA類型的封裝使半導體裝置更加小型化。另 外，所謂BGA類型的封裝有例如μ (微，Micro)－BGA、FBGA(精確柵距BGA,Fine pitch BGA)、 晶圓級封裝(Wafer Level CSP)等，也包含其他的BGA類型的封裝，是指作為外部端子具有 釬料球(或者釬料凸點)的封裝。(7)本發明的半導體裝置，在上述第一 第三觀點所涉及的半導體裝置(除了上 述(3)的發明之外)中，所述多個存儲器件為DRAM(動態隨機存取存儲器，Dynamic Random Access Memory)，且所述運算處理器是圖像處理器。根據該發明，由于存儲器件采用多個DRAM，運算處理器采用圖像處理器，能夠高速 地處理大容量的信息，因此能夠實現能夠在畫面上映出高精細的圖像和三維動畫圖像的小 型的圖像處理模塊。
(8)本發明的半導體裝置，在上述第一 第三觀點所涉及的半導體裝置(除了上 述(3)的發明之外)中，所述多個存儲器件的至少一個是多芯片封裝或者彼此層疊而成的 層疊封裝構造。根據該發明，由于存儲器件中的至少一個采用多芯片封裝或者彼此層疊而成的層 疊封裝(Package on Package)構造，因此能夠在相同面積中安裝更多的存儲器件，能夠實 現半導體裝置的存儲器的大容量化。(9)本發明的半導體裝置，在上述第一 第三觀點所涉及的半導體裝置中，構成為 所述支承體由金屬材料形成，并與所述柔性電路板的地線電連接。根據該發明，由于支承體采用金屬材料，且將該支承體與柔性電路板的地線連接， 因此，即便是在支承體采用金屬材料的情況下，支承體的電位也不會變得不穩定，而且能夠 強化半導體裝置的地線整體，因此能夠實現沒有電位變動、或者電位變動少的地線，能夠實 現半導體裝置的穩定的工作。(10)本發明的半導體裝置，在上述第一 第三觀點所涉及的半導體裝置中，構成 為所述支承體的至少一部分由42合金、科瓦鐵鎳鈷合金等含Ni的合金、陶瓷以及Si中的 任一種材料構成。根據該發明，由于支承體的至少一部分由42合金、科瓦鐵鎳鈷合金等含Ni的合 金、陶瓷以及Si中的任一種材料構成，這些材料的線膨脹率小，大約為3ppm 5ppm，因此能 夠防止配置在支承體的槽上的柔性電路板的撓曲和凹凸，能夠防止安裝在槽之上的柔性電 路板上的運算處理器的安裝不良。其結果是，能夠實現組裝成品率高的半導體裝置。(11)本發明的半導體裝置，在上述第一 第三觀點所涉及的半導體裝置中，構成 為所述支承體由設有用于收納所述多個存儲器件和所述多個無源部件的至少一個以上的 貫通孔的至少一片以上的板、和一片平板層疊而制成。根據該發明，由于由設有用于收納多個存儲器件和多個無源部件的至少一個以上 的貫通孔的至少一片以上的板和一片平板層疊而制成具有槽的支承體，因此，與通過蝕刻 或采用金屬模在一個平板材料上形成槽的方法相比，能夠廉價地制造。而且，由于能夠組合 多種材料制成支承體，因此，與利用一種材料制成支承體的情況相比較，能夠容易地實現支 承體所期望的低線膨脹率、輕量、廉價等。(12)本發明的半導體裝置，在上述(11)的發明所涉及的半導體裝置中，所述支承 體中的至少設有貫通孔的板的部分由42合金、科瓦鐵鎳鈷合金等含Ni的合金制成。根據該發明，與柔性電路板粘接或連接的至少設有貫通孔的板的部分由42合金、 科瓦鐵鎳鈷合金等含Ni的合金制成，這些材料的線膨脹率小、大約為3ppm 5ppm，因此能 夠防止配置在支承體的槽上的柔性電路板的撓曲和凹凸，能夠防止安裝在槽之上的柔性電 路板上的運算處理器的安裝不良。其結果是，能夠實現組裝成品率高的半導體裝置。而且， 由于與柔性電路板粘接或連接的至少設有貫通孔的板部分是42合金、科瓦鐵鎳鈷合金等 含有Ni的合金，因此能夠將其與柔性電路板的地線連接來強化地線。其結果是，能夠實現 地線電位沒有變動、或者電位變動少的地線，能夠實現半導體裝置的穩定的工作。(13)本發明的半導體裝置，在上述(11)的發明所涉及的半導體裝置中，構成為， 構成所述支承體的材料中的至少所述一片平板由鋁、鋁合金、鈦、鈦合金、陶瓷、以及Si中 的任一種材料制成。
13
根據該發明，由于構成支承體的材料中的至少一片平板由鋁、鋁合金、鈦、鈦合金、 陶瓷、以及Si中的任一種材料制作，這些材料的比重小，因此能夠使支承體輕量化。如果支 承體的重量增加，則當將半導體裝置二次安裝于印刷基板上時，由于半導體裝置的自重導 致外部端子的釬料球的壓潰量變大，容易與相鄰的釬料球短路，存在安裝成品率低的課題， 但是，通過采用該結構，能夠改善短路不良，能夠實現組裝成品率高的半導體裝置。(14)本發明的半導體裝置，在上述(11) (13)的發明所涉及的半導體裝置中，構 成為，構成所述支承體的層疊的材料至少一部分彼此經由導電性材料或絕緣性材料粘接或 連接，或者至少一部分彼此焊接。根據該發明，在構成支承體的設有貫通孔的板和平板中，各自的至少一部分彼此 經由導電性材料或絕緣性材料粘接或連接，或者至少一部分彼此焊接，因此，在將柔性電路 板折彎并粘接于支承體的周圍的工序中，能夠實現穩定的形狀的支承體(在使柔性電路板 粘接的工序中支承體不會分解而散亂)，其結果是，能夠實現組裝成品率高的半導體裝置。(15)本發明的半導體裝置，在上述(11) (13)的發明所涉及的半導體裝置中，構 成為，在構成所述支承體的層疊的材料中的一方的材料的表面上形成有突起，在與所述材 料彼此重合的另一方的材料上形成有接納所述突起的貫通孔或槽，層疊的材料彼此在所述 突起與所述貫通孔或槽的部分連接。根據該發明，由于在構成所述支承體的層疊的材料中的一方的材料的表面上形成 有突起，在與所述材料彼此重合的另一方的材料上形成有接納所述突起的貫通孔或槽，層 疊的材料彼此在所述突起與所述貫通孔或槽的部分連接，因此，與(14)同樣，能夠實現穩 定的形狀的支承體，且不使用粘接材料和焊接工藝就能夠實現支承體，因此能夠以比(14) 的半導體裝置還低的成本制造支承體。(16)本發明的半導體裝置，在上述第一 第三觀點所涉及的半導體裝置中，構成 為在所述支承體的槽的周圍、構成所述支承體的設有貫通孔的板中的所述貫通孔的周圍、 以及構成所述支承體的一片平板內之中的至少任一個部位設有多個貫通孔。根據該發明，通過在支承體的槽的周圍、構成支承體的設有貫通孔的板中的貫通 孔的周圍、或構成支承體的一片平板內之中的至少任一個部位設有多個貫通孔，能夠減少 構成支承體的材料的實質的體積，因此能夠減少支承體的重量。其結果是，當將半導體裝置 二次安裝于印刷基板上時，能夠抑制因半導體裝置的自重導致的外部端子的釬料球的壓潰 量的增加，能夠改善與相鄰的釬料球之間的短路不良的課題，能夠實現組裝成品率高的半 導體裝置。(17)本發明的半導體裝置，在上述第一 第三觀點所涉及的半導體裝置中，所述 存儲器件與所述支承體經由導熱材料而接觸。根據該發明，即便是在存儲器件的耗電量大的情況下，也能夠經由導熱材料使從 存儲器件產生的熱散發到支承體(支承體起到存儲器件的熱沉的作用)，因此能夠實現半 導體裝置的穩定的工作。(18)本發明的半導體裝置，在上述第一 第三觀點所涉及的半導體裝置中，構成 為，在所述柔性電路板的第一面的一部分上粘貼有用于與所述支承體的表面粘接的熱塑性 粘接樹脂薄膜或固化處理前的熱固性粘接樹脂薄膜。根據該發明，由于在柔性電路板的第一面的一部分上且是粘接于支承體的表面上的區域粘貼有熱塑性粘接樹脂薄膜或固化處理前的熱固性粘接樹脂薄膜，因此能夠一邊對 柔性電路板進行加熱一邊折彎并容易地粘接于支承體的表面上，能夠實現組裝成品率高的 半導體裝置。而且，由于粘接材料采用薄膜形態的材料，所以能夠使粘接層的厚度大致恒 定，能夠減小粘接在了支承體的表面上的柔性電路板的表面的凹凸，能夠獲得平坦性佳的 半導體裝置，其結果是，當將半導體裝置二次安裝于印刷基板上時能夠獲得高安裝組裝成 品率。而且，由于采用熱塑性粘接樹脂薄膜作為粘接層，如果對柔性電路板進行加熱則 這些材料的彈性率顯著變小(幾MPa 幾十MPa的程度)、變軟，因此即便柔性電路板的厚 度增加與粘接層相當的量，也能夠容易地將柔性電路板折彎，并能夠容易地與支承體粘接。 此外，通過粘接層采用熱固化前(所謂的B階段狀態)的熱固性粘接樹脂薄膜，與熱塑性樹 脂同樣，該材料的彈性率小(一般在IOOMPa以下)，因此即便柔性電路板的厚度增加也能夠 容易地將柔性電路板折彎，并能夠容易地與支承體粘接。(19)本發明的半導體裝置，在上述第一 第三觀點所涉及的半導體裝置中，構成 為在所述運算處理器上安裝有熱沉，該熱沉是覆蓋半導體模塊整體的形狀。根據該發明，由于在位于半導體裝置的最上面側的運算處理器安裝有熱沉，且熱 沉是覆蓋半導體模塊整體的形狀，因此能夠使熱沉整體的表面積大，能夠實現散熱性能佳 的半導體裝置。(20)本發明的半導體裝置，在上述第一 第三觀點所涉及的半導體裝置中，構成 為所述柔性電路板中的沿著所述支承體被折彎的區域的配線層數比未被折彎的其他區域 的配線層數少。一般情況下，在柔性電路板中，如果配線層數增加，則配線材料(一般為金屬材 料)的體積增加，因此難以進行將柔性電路板折彎并粘接于支承體的表面的工序(如果柔 性電路板的配線層數增加，則折彎時柔性電路板想要返回原來的形狀的反力變大，因此難 以粘接固定于支承體的表面)。根據該發明，柔性電路板中的沿著支承體折彎的區域的配線層數比未折彎的其他 區域的配線層數少，因此，即便是在柔性電路板為多層配線板的情況下也能夠更容易地折 彎，能夠實現組裝成品率高的半導體裝置。(21)為了達成上述目的，本發明的印刷電路板的特征在于搭載有上述第一 第三 觀點所涉及的(1) (20)中的任一半導體裝置。根據該發明，由于是搭載有本發明的任一半導體裝置的印刷電路板，因此能夠使 外形尺寸比以往的表面裝配型的印刷電路板的外形尺寸小。(22)為了達成上述目的，本發明的電子設備的特征在于搭載有上述第一 第三觀 點所涉及的(1) (20)中的任一半導體裝置。(23)為了達成上述目的，本發明的電子設備的特征在于搭載有上述(21)所涉及 的印刷電路板。根據這些(22)、(23)的發明，由于是搭載有本發明的任一半導體裝置或者印刷電 路板的電子設備，因此能夠實現比搭載有以往的半導體裝置或以往的印刷基板的電子設備 更小型的電子設備。(24)為了達成上述目的，本發明的第一觀點所涉及的半導體裝置的制造方法的特征在于，包含以下工序(a)將多個無源部件安裝在柔性電路板的第一面上的工序；(b)將 多個存儲器件安裝在所述柔性電路板的第一面上的工序；(C)以覆蓋安裝在該柔性電路板 的第一面上的所述多個存儲器件和所述多個無源部件的方式進行支承體向所述柔性電路 板的第一面安裝的工序，所述支承體具有用于收納所述多個存儲器件和所述多個無源部件 的槽；(d)將所述柔性電路板沿著所述支承體的外周折彎，并至少包裹所述支承體的一個 以上的側面和該支承體的表面中的形成有槽的面的表里相反側的面的至少一部分，并且將 該柔性電路板粘接于所述支承體的表面的至少一部分上的工序；(e)將運算處理器安裝在 所述柔性電路板的第二外部電極上的工序，所述第二外部電極形成于安裝有所述多個存儲 器件和所述多個無源部件的所述柔性電路板的第一外部電極的表里相反側的第二面上；以 及(f)在粘接于所述支承體的表面中的形成有槽的面的表里相反側的面上的所述柔性電 路板的第三外部電極上形成釬料凸點的工序。另外，以下的制造方法的發明是分別與上述 第一 第三觀點所涉及的半導體裝置對應的制造方法，因此直接使用在第一、第二、第三觀 點所涉及的半導體裝置中采用的用語。根據本發明，能夠容易地制成組合了運算處理器、多個存儲器件以及多個無源部 件的三維安裝型半導體裝置。(25)本發明的半導體裝置的制造方法，在上述第一觀點所涉及的半導體裝置的制 造方法中，構成為(a)和(b)的工序、(a)和(b)和(c)的工序、(e)和(f)的工序中的至少 任一組工序同時進行。根據該發明，與上述(24)的半導體裝置的制造工序相比，能夠減少制造工序，能 夠降低制造成本。而且，由于能夠減少回流工序，因此能夠將存儲器件、無源部件以及運算 處理器的熱過程減少至最小限度，能夠獲得高組裝成品率的半導體裝置。(26)為了達成上述目的，本發明的第二觀點所涉及的半導體裝置的制造方法的特 征在于，包含以下工序a)將多個無源部件安裝于柔性電路板的第一面上的工序；(b)以覆 蓋安裝于該柔性電路板的第一面上的所述多個無源部件的方式進行支承體向所述柔性電 路板的第一面安裝的工序，所述支承體具有用于收納所述多個無源部件的槽；(c)將所述 柔性電路板沿著所述支承體的外周折彎，并至少包裹所述支承體的一個以上的側面和該支 承體的表面中的形成有槽的面的表里相反側的面的至少一部分，并且將該柔性電路板粘接 于所述支承體的表面的至少一部分上的工序；(d)將運算處理器安裝在所述柔性電路板的 第二外部電極上的工序，所述第二外部電極形成于安裝有所述多個無源部件的所述柔性電 路板的第一外部電極的表里相反側的第二面上；以及(e)在粘接于所述支承體的表面中的 形成有槽的面的表里相反側的面上的所述柔性電路板的第三外部電極上形成釬料凸點的 工序。根據該發明，能夠容易地制成組合了運算處理器和多個無源部件的三維安裝型半 導體裝置。(27)本發明的半導體裝置的制造方法，在上述第二觀點所涉及的半導體裝置的制 造方法中，構成為(a)和(b)的工序、(d)和(e)的工序中的至少任一組工序同時進行。根據該發明，與上述(26)的半導體裝置的制造工序相比，能夠減少制造工序，能 夠降低制造成本。而且，由于能夠減少回流工序，因此能夠將無源部件以及運算處理器的熱 過程減少至最小限度，能夠獲得高組裝成品率的半導體裝置。
28)為了達成上述目的，本發明的第三觀點所涉及的半導體裝置的制造方法的特 征在于，包含以下工序(a)將多個存儲器件安裝于柔性電路板的第一面上的工序；(b)以 覆蓋安裝于該柔性電路板的第一面上的所述多個存儲器件的方式進行支承體向所述柔性 電路板的第一面安裝的工序，所述支承體具有用于收納所述多個存儲器件的槽；(c)將所 述柔性電路板沿著所述支承體的外周折彎，并至少包裹所述支承體的一個以上的側面和該 支承體的表面中的形成有槽的面的表里相反側的面的至少一部分，并且將該柔性電路板粘 接于所述支承體的表面的至少一部分上的工序；(d)將運算處理器安裝于所述柔性電路板 的第二外部電極上的工序，所述第二外部電極形成于安裝有所述多個存儲器件的所述柔性 電路板的第一外部電極的表里相反側的第二面上；以及(e)在粘接于所述支承體的表面中 的形成有槽的面的表里相反側的面上的所述柔性電路板的第三外部電極上形成釬料凸點 的工序。根據該發明，能夠容易地制成組合了運算處理器和多個存儲器件的三維安裝型半 導體裝置。(29)本發明的半導體裝置的制造方法，在上述第三觀點所涉及的半導體裝置的制 造方法中，構成為(a)和(b)的工序、(d)和(e)的工序中的至少任一組工序同時進行。根據該發明，與上述(28)的半導體裝置的制造工序相比，能夠減少制造工序，能 夠降低制造成本。并且，由于能夠減少回流工序，因此能夠將運算處理器的熱過程減少至最 小限度，能夠獲得高組裝成品率的三維安裝型半導體裝置。發明的效果如以上所說明的那樣，根據本發明，具有能夠提供如下的三維安裝型半導體裝置 的效果，即該三維安裝型半導體裝置是組合了運算處理器、多個存儲器件、多個無源部件 等許多器件而成的半導體裝置，并且是小型薄型的，即便是在采用高速工作的處理器或存 儲器的情況下也能夠工作，由于采用多個存儲器，因此性能更高，散熱特性也好，能夠不受 處理器的耗電量影響地自由地選擇處理器，組裝成品率高，且安裝可靠性高，成本低。此外，通過將本發明那樣的小型的半導體裝置搭載于印刷電路板上，具有以下效 果能夠提供外形面積更小的印刷電路板，能夠縮小外形面積，由此能夠使印刷電路板的成 本更低。此外，通過將本發明那樣的小型的半導體裝置或印刷電路板搭載于以娛樂設備、 家庭用游戲機、醫療設備、個人計算機、車輛導航系統、車載模塊等為代表的電子設備，能夠 實現這些電子設備的小型化、輕量化、高性能化。


圖IA 圖IC是示出本發明的實施方式1的半導體裝置的剖視圖。圖2是將多個存儲器件和多個無源部件平面安裝于本發明的半導體裝置所采用 的柔性電路板的第一面時的圖(從正上方觀察)。圖3是在將多個存儲器件和多個無源部件安裝于柔性電路板之后，以包圍這些部 件的方式將支承體粘接于柔性電路板的第一面上或是與形成在第一面上的第一外部電極 連接后的圖(從正上方觀察)，是假定將柔性電路板在支承體的兩條邊處折彎的圖。圖4是示出沿著圖3中的A-A’線的剖面的圖。
圖5是本發明的半導體裝置所采用的柔性電路板的一例的剖視圖。圖6是示出本發明的實施方式1的變形例的剖視圖。圖7是在將多個存儲器件和多個無源部件安裝于柔性電路板之后，以包圍這些部 件的方式將支承體粘接于柔性電路板的第一面上或是與形成在第一面上的第一外部電極 連接后的圖(從正上方觀察)，是假定將柔性電路板在支承體的一條邊處折彎的圖。圖8是在將多個存儲器件和多個無源部件安裝于柔性電路板之后，以包圍這些部 件的方式將支承體粘接于柔性電路板的第一面上或是與形成在第一面上的第一外部電極 連接后的圖(從正上方觀察)，是假定將柔性電路板在支承體的三條邊處折彎的圖。圖9是在將多個存儲器件和多個無源部件安裝于柔性電路板之后，以包圍這些部 件的方式將支承體粘接于柔性電路板的第一面上或是與形成在第一面上的第一外部電極 連接后的圖(從正上方觀察)，是假定將柔性電路板在支承體的四條邊處折彎的圖。圖IOA 圖IOE是對本發明的實施方式1的制造方法進行說明的圖。圖11是示出本發明的實施方式2的半導體裝置的剖視圖。圖12是示出本發明的實施方式3的半導體裝置的剖視圖。圖13A 圖13E是示出本發明的實施方式4所采用的支承體的特征的圖，其中，圖 13A 圖13D示出剖視圖，圖13E是從槽側的正上方觀察到的俯視圖。圖14是示出本發明的實施方式5的半導體裝置的剖視圖。圖15A和圖15B是示出本發明的實施方式6的半導體裝置的剖視圖。圖16是示出本發明的實施方式7的半導體裝置的剖視圖。圖17是示出本發明的實施方式8的半導體裝置的剖視圖。圖18是示出作為本發明的實施方式9而搭載有本發明的半導體裝置的印刷基板 的圖。圖19A是本發明的實施例1的半導體裝置所采用的BGA類型的DDR-DRAM封裝。圖19B是本發明的實施例1的半導體裝置所采用的BGA類型的三維圖像處理器封裝。圖19C是本發明的實施例1的半導體裝置所采用的支承體。圖19D是本發明的實施例1的半導體裝置所采用的柔性電路板的剖視圖。圖19E是本發明的實施例1的半導體裝置的剖視圖。圖19F是用于對本發明的實施例2的半導體裝置所采用的支承體進行說明的圖。圖20示出采用相關的安裝技術(表面裝配技術)安裝有所制成的半導體部件的 印刷電路板，是現有的半導體裝置(之一)。圖21示出相關的半導體裝置(之二)的剖視圖。圖22示出專利文獻1(日本特開2006-190834號公報)所記載的半導體裝置(之
三)的剖視圖。圖23示出專利文獻2(日本特開2007-188921號公報)所記載的半導體裝置(之
四)的剖視圖。圖24是示出將以上升時間tl高速地進行開關的運算處理器安裝于印刷電路板的 情況下的、向運算處理器供給的直流電壓(V)的變動(AV)的圖。圖25是示出圖24的等價電路的圖。
18
圖26示出將運算處理器安裝于印刷電路板、并且在運算處理器的電源線-地(接 地)線之間連接有去耦電容器的圖。圖27是示出圖26的等價電路的圖。圖28是本發明的實施方式10的半導體裝置的柔性電路板的折彎部的放大剖視 圖。附圖標記的說明1:運算處理器；2:存儲器件；3:柔性電路板；4:支承體；5:無源部件；6 槽；7 熱沉(heat sink)；8 釬料凸點(或者釬料球)；9 半導體裝置的外部端子；10:柔性電路板的第一面；11 柔性電路板的第二面；12 位于柔性電路板的第一面側的第一外部電極；13 位于柔性電路板的第二面側的第二外部電極；14 位于柔性電路板的第二面側的第三外部電極；15:散熱器；16:支承體的側面；17 在支承體中與形成有槽的面表里相反側的面；18:支承體的邊；19 運算處理器的外部端子面；20 存儲器件的外部端子面；21 設有貫通孔的板(支承體的一部分)；22 平板；23 貫通孔；24 導熱材料；25:印刷電路板；26:本發明的半導體裝置；27 示出本發明的實施例1的半導體裝置；28 =DDR-DRAM 的裸片；29:粘接層；30:配線圖案;31 第一絕緣層；32:第二絕緣層；33:第三絕緣層；
34:第四絕緣層；35:第五絕緣層；36:第六絕緣層；37:第七絕緣層；38:過孔或者通孔；39 突起；40 與突起連接的貫通孔、或者槽；41 沿著支承體將柔性電路板折彎的區域；42:配線層數少的區域；43 外側;101:運算處理器封裝；102:存儲器封裝；103:無源部件；104:印刷電路板；201:封固樹脂;202 釬料凸點；203:Au 導線；204 半導體裸片、或者運算處理器(裸片)；205 半導體裸片、或者存儲器(裸片)；206:內插板;207:粘接層；301:第一半導體芯片；302:第二半導體芯片；303:凸點;304:焊盤;305:中央加強部件；306 柔性電路板(柔性基板)；307 釬料球；308:板狀加強部件；309 : L ；401 =LSI ；402 剛性布線板；403:柔性布線板；404:底部填料(underfill)；405 釬料球；406 主板；407:粘接樹脂；501 印刷基板的第一層配線；502 印刷基板的第二層和第三層配線；
503 印刷基板的第四層配線；504:運算處理器；505:直流電源；506:過孔、通孔；507:印刷電路板；601 印刷基板的第一層配線；602 印刷基板的第二層和第三層配線；603 印刷基板的第三層配線；604 運算處理器；605 直流電源；606 過孔、通孔；607:去耦電容器；608:印刷電路板。
具體實施例方式[實施方式]以下，參照附圖對本發明的實施方式進行詳細敘述。(實施方式1)圖IA 圖IC是示出本發明的實施方式1的半導體裝置的剖視圖。圖2是將多個 存儲器件2和多個無源部件5平面安裝于本發明的半導體裝置所采用的柔性電路板3的第 一面時的俯視圖(從正上方觀察)。圖3是將多個存儲器件2和多個無源部件5安裝于柔 性電路板3之后，以包圍這些部件的方式將設有用于收納這些部件的槽6的支承體4粘接 于柔性電路板3的第一面10上或是與形成在第一面10上的第一外部電極12連接后的俯 視圖(從正上方觀察)。圖4是示出沿著圖3中的A-A’線的剖面的圖。圖IA所示的本發明的實施方式1的半導體裝置具有一個柔性電路板3，具有至 少兩層以上的配線層，并且在第一面10上設有第一外部電極12，在第二面11上設有第二外 部電極13和第三外部電極14 ；多個存儲器件2 ；包含電阻器、電容器、電感器中的至少一種 以上的多個無源部件5 ；支承體4，設有至少一個以上的槽6，所述槽6用于收納多個存儲器 件2和多個無源部件5 ；以及具有散熱器15和熱沉7的一個運算處理器1。圖IB所示的本發明的實施方式1的半導體裝置為從圖IA所示的構造中僅除去熱 沉7而成的構造。如果僅利用運算處理器1所具有的散熱器15就能夠將半導體裝置冷卻 至能夠工作的溫度，則如圖IB所示沒有熱沉7的構造也可以。圖IC所示的本發明的實施方式1的半導體裝置為從圖IB所示的構造中僅除去散 熱器15的構造。即便在運算處理器中不具備散熱器15和熱沉7，如果能夠利用外置的冷卻 風扇或水冷機構等將半導體裝置冷卻至能夠工作的溫度，則如圖IC所示沒有熱沉7和散熱 器15的構造也可以。上述情況是針對以下所有的實施方式而言的。柔性電路板3為至少兩層以上的配線層構造，以便能夠實現信號配線/地線(微 帶線)的構造。配線層數由于配線寬度/空間的制造余量和配線規則的制約等而被確定為 例如三層、四層等。另一方面，如果能夠盡可能地減少配線層數，則能夠減少柔性電路板3的制造工序，能夠低成本地進行制造，因此是優選的。多個存儲器件2由裸片或者能夠進行老化測試(burn in test)和功能測試 (function test)的封裝形態(TSOP、BGA類型的封裝等)的DRAM、SRAM(靜態隨機存取存 儲器，Static Random AccessMemory)、閃存等易失性存儲器或者非易失性存儲器構成，例 如可以僅由多個DRAM構成，也可以由DRAM和閃存、DRAM和SRAM等多個種類的存儲器構成。進一步地說，作為運算處理器1和多個存儲器件2，與裸片相比，采用能夠進行老 化測試和功能測試的封裝形態(TSOP、BGA等)在半導體裝置整體的組裝成品率高、能夠削 減檢查所需要的設備投資、容易保證質量、可靠性高等方面是優選的。運算處理器1 一般情 況下大多耗電量大(例如大約5W以上)，需要安裝散熱器15或熱沉7。因此，與后安裝散 熱器15、熱沉7這些部件相比，優選采用預先具備了散熱器15或者熱沉7的BGA類型的封 裝。此外，存儲器件2也優選采用能夠使外形尺寸比TSOP小的BGA類型的封裝。此外，為了實現半導體裝置的高性能化，作為存儲器件2，優選采用能夠與運算處 理器1高速地進行隨機存取的DDR(雙倍數據率，Double Data Rate) -DRAM, DDR2-DRAM、 DDR3-DRAM這樣的能夠以高速(時鐘頻率100MHz以上)工作的DRAM、并且是存儲容量盡 可能大的DRAM。無源部件5是具有電阻器、電容器、電感器的功能的部件，可以是芯片形狀的部 件、薄膜形狀的部件，關于電容器也可以是像電場電容器等那樣的圓柱狀的形態。并且，運 算處理器1由圖像處理器、聲音處理器等各種中央運算處理裝置(CPU=Central Processor Unit)等構成。特別是，本發明由于具有能夠縮短運算處理器1與多個存儲器件2之間的配線距 離的本發明所起到的優點而優選應用于需要大容量且高速的存儲器的三維圖像處理模塊 或能夠進行高精細的圖像處理的電子設備等中。在該情況下，優選多個存儲器件2是DRAM， 進一步地說，是DDR、DDR2、DDR3這樣的高速DRAM，并且運算處理器1是圖像處理器。支承體4由金屬材料、陶瓷材料、玻璃、Si、樹脂基板、樹脂與金屬箔的層疊材料等 構成，優選廉價且平坦性好的材料。利用化學藥品對這些材料進行蝕刻而形成槽6，并且，如 果是金屬材料、樹脂基板、樹脂與金屬箔的層疊材料的話，也可以利用金屬模形成槽6。由于 支承體4采用平坦性好、廉價的材料，所以，即便安裝有采用釬料球形成的凸點8也能夠實 現平坦性(共面性，coplanarity)好的半導體裝置，能夠提供二次安裝成品率高的半導體
直ο進一步，支承體4優選至少一部分由42合金、科瓦鐵鎳鈷合金等含有Ni的合金、 陶瓷、Si中的任一種材料構成。特別是，優選與柔性電路板3粘接或者連接的支承體的一 部分由42合金、科瓦鐵鎳鈷合金等含有Ni的合金、陶瓷、Si中的任一種材料構成。由于這 些材料的線膨脹率小，約為3ppm 5ppm，因此能夠防止配置在支承體4的槽6上的柔性電 路板3的撓曲、凹凸，能夠防止在槽6之上的柔性電路板3上安裝的運算處理器1的安裝不 良(開啟不良)。其結果是，能夠實現組裝成品率高的半導體裝置。此外，在支承體4采用金屬材料的情況下、或是支承體4的一部分采用金屬材料的 情況下，由于該金屬材料是導體，因此優選支承體4與柔性電路板3的地線電連接。如果由 金屬材料形成的支承體4與柔性電路板3的地線電連接的話，則支承體4的電位不會變得 不穩定，而且能夠強化半導體裝置的地線整體，因此能夠實現沒有電位變動或者電位 動少的地線，能夠實現半導體裝置的穩定的工作。如圖2和圖3所示，柔性電路板3具有比支承體4的面積大的面積(圖3)，多個存 儲器件2和多個無源部件5平面安裝于柔性電路板3的第一面10上(圖2)，并與第一面 10的第一外部電極12電連接(在圖2中，雖然在第一面10上形成有第一外部電極12，但 是由于是從正上方觀察到的俯視圖，所以第一外部電極12隱藏在存儲器件2和無源部件的 下方)，并且，無源部件5安裝在存儲器件2的附近，支承體4以包圍多個存儲器件2和多個 無源部件5的方式粘接于柔性電路板3的第一面10上，并與設于第一面10上的第一外部 電極12電連接，多個存儲器件2和無源部件5被收納在支承體4的槽6的內側。柔性電路板3沿著支承體4的邊18 (在圖3中為支承體4的相面對的兩個邊)而 被折彎。而且，該柔性電路板3包裹支承體4的側面16 (在圖3中為兩個側面)和支承體 4的表面中的形成有槽的面的表里相反側的面17，并粘接于支承體4的表面。此處，作為柔性電路板3與支承體4之間的粘接方法，有如下方法預先在支承體 4的表面上涂布熱固性粘接劑，將柔性電路板3折彎并臨時粘接于支承體4的表面上，最后 使熱固性粘接劑熱硬化(固化)。但是，在這種方法中，存在難以使粘接劑的厚度均勻從而 粘接于支承體4的表面上的柔性電路板3的表面的凹凸變大的課題。并且，存在液狀或者 凝膠狀的熱固性粘接劑從支承體4與柔性電路板3之間的間隙露出至外部，隨后將其除去 的工序耗費勞力，導致制造成本變高的課題。因此，為了改善這種課題，優選采用在柔性電路板3的第一面上、在粘接于支承體 4的表面上的部位的對應部分預先粘貼有熱塑性粘接樹脂薄膜或者固化處理前的熱固性粘 接樹脂薄膜的柔性電路板3。通過采用這種構造，能夠一邊對柔性電路板3進行加熱一邊將 柔性電路板3折彎，使柔性電路板3容易地粘接于支承體4的表面，并且粘接材料露出至柔 性電路板3和支承體4的外部這一不良情況也能夠改善，能夠減小粘接材料層的厚度的偏 差因此柔性電路板3的表面的凹凸也能夠改善，能夠實現組裝成品率和相對于印刷基板的 二次安裝可靠性高的半導體裝置。此外，如圖1所示，在第一面10上安裝有多個存儲器件2和無源部件5，且具有第 一外部電極12，該第一面10的表里相反側的面具有柔性電路板3的第二外部電極13，運算 處理器1與第二外部電極13電連接，運算處理器1的外部端子面19以隔著柔性電路板3 而與多個存儲器件2的外部端子面20和多個無源部件相對的方式安裝。此處，在本發明的 半導體裝置中，大多在半導體裝置的設計的最初就決定運算處理器1的規范，運算處理器1 大多是例如FCBGA(倒裝芯片球柵陣列，Flip Chip BGA)那樣的大型器件。在這種情況下， 優選以運算處理器1的面積為基礎，以使多個存儲器件2和多個無源部件5的總計的面積 比運算處理器1的面積小的方式設計半導體裝置，其結果是，能夠將半導體裝置整體的外 形尺寸抑制在最小限度，因此是優選的。此外，支承體4的表面中的、形成有槽6的面的表里相反側的面17具有柔性電路 板3的第三外部電極14，在第三外部電極14上形成有釬料凸點8，該釬料凸點8成為半導 體裝置的外部端子9。此處，當將釬料凸點8 (半導體裝置的外部端子9)定義為下面時，運算處理器1安 裝于最上面，進一步地說，安裝于運算處理器1上的熱沉成為最上面。在構成本發明的半導 體裝置的器件中耗電量最大的器件一般是運算處理器1，通過形成運算處理器1位于半導體裝置的最上面的構造，能夠使來自運算處理器1的熱量高效地向外部散發，并且能夠使 熱盡量不傳導至安裝于附近的存儲器。 圖5是示出本發明的半導體裝置所采用的柔性電路板的一例的剖視圖。在圖5 中舉出柔性電路板3的配線層數為4層的情況。在圖5中，第一絕緣層31和第七絕緣層 37例如采用阻焊劑(solder resist)或預浸(pre-preg)材料，阻焊劑采用能夠耐受回流 (reflow)時的溫度(在SnAg、SnAgCu、SnCu等的無鉛釬焊(Pb free soldering)的情況下， 峰值溫度為大約250°C 260°C)的材料。而且，采用當將柔性電路板3折彎時不會產生裂 紋或斷裂的材料。此外，第二絕緣層32、第四絕緣層34以及第六絕緣層36 —般優選采用聚 酰亞胺基材。此外，第三絕緣層33和第五絕緣層35是用于將兩側的絕緣層粘接在一起的 粘接劑，這些也采用耐熱溫度能夠耐受回流時的溫度(在SnAg、SnAgCU、SnCU等的無鉛釬焊 的情況下，峰值溫度為大約250°C 260°C )的材料。 此外，對于柔性電路板3中的沿著支承體4折彎的區域的部分，為了使柔性電路板 3的折彎容易(為了能夠以較小的外力折彎)、以及為了減小將柔性電路板3折彎時產生的 想要恢復原來的形狀的反力(為了減少反力以使與支承體之間的粘接更容易)，優選僅在 折彎部分的區域減少配線材料的占有率(例如使占有率為大約50%以下)。或者，基于同 樣的目的，優選形成為僅使折彎區域的配線層數比其他不折彎的區域的配線層數少的構造 (其結果是，配線材料的占有率變小)，例如優選不折彎的區域的配線層數為四層而僅在折 彎的區域使配線層數為三層等。此外，各層的配線圖案30之間的連接通過過孔或通孔38來進行。柔性電路板3 具有第一面10和第二面11，在第一面10側有第一外部電極12，在第二面11側有第二外部 電極13和第三外部電極14。在本實施方式1的情況下，在第一外部電極12上連接有多個 存儲器件2和多個無源部件5。另一方面，在第二外部電極13上連接有運算處理器1，在第 四外部電極14上形成有作為半導體裝置的外部端子9的釬料球(或者釬料凸點)8。進一步，在柔性電路板3的第一面10上，在使支承體4的表面與柔性電路板3粘 接的部分形成有作為半導體裝置的構成材料之一的粘接層29。作為粘接層29，優選熱塑性 粘接樹脂薄膜或者進行固化處理之前的熱固性粘接樹脂薄膜。雖然在圖5中示出配線層數 為四層的例子，但是，作為傳送線路只要能夠形成微帶線且配線能夠迂回，則配線層數也可 以是兩層、三層。而且，也可以是五層以上。此外，雖然在圖5中示出在第一面10上形成有 粘接層29的例子，但是，也可以采用沒有粘接層29的柔性電路板3，并在支承體4的表面預 先形成粘接層。此外，雖然在圖5中舉例示出第一外部電極12為兩處、第二外部電極13為 兩處、第三外部電極14為兩處的例子，但是，實際上當然是與所使用的器件的外部端子數 相匹配地具有多個。圖6是示出本發明的實施方式1的簡單的變形例的圖。在圖1所示的本發明的實 施方式1中，在運算處理器1上安裝有熱沉7，但是，如果不安裝熱沉7而僅利用散熱器15 就能夠充分地發揮冷卻功能的話，則也可以如圖6所示的例子那樣是沒有熱沉7的構造。圖7 圖9是示出柔性電路板3的折彎構造的例子的說明圖。在本實施方式1中 采取在支承體4的兩條邊處將柔性電路板3折彎的方法，但是，如圖7所示也可以是在支承 體的一條邊處將柔性電路板3折彎的構造，或者，如圖8所示也可以是在支承體4的三條邊 處將柔性電路板3折彎的構造，或者，如圖9所示也可以是在支承體4的四條邊處將柔性電路板3折彎的構造。對此，優選在考慮了能夠進一步減少配線的層數、或者能夠更容易地進 行柔性電路板3的折彎工序等的基礎上選擇最佳的柔性電路板3的折彎方法。下面對本發明的實施方式1的制造方法進行說明。圖IOA 圖IOE是示出本發明 的實施方式1的制造方法的一例的工序圖。首先，在柔性電路板3的第一面10的第一外部電極12上涂布助焊劑(flux)或者 釬焊膏，將多個存儲器件2和多個無源部件5臨時安裝在第一外部電極上，利用回流工序使 釬料熔融，從而將這些器件安裝于柔性電路板3的第一面上(圖10A)。在該柔性電路板3 的制造工序中，如果在柔性電路板3的第一面10上預先安裝多個無源部件5能夠更容易地 制造半導體裝置，則也是可以的。接著，采用釬料或導電性粘接劑將具有用于收納多個存儲器件2和多個無源部件 5的槽6的支承體4連接在柔性電路板3的第一面10上的第一外部電極12 (與柔性電路板 3內的地線連結)上(圖10B)。支承體4以包圍多個無源部件5的方式安裝。由于在利用 釬料使支承體4和柔性電路板3連接的情況下使用回流裝置，因此，也為了減少熱過程，優 選同時進行多個存儲器件2及多個無源部件5的安裝和支承體4的安裝。在利用導電性粘 接劑進行粘接的情況下，可以在剛剛使支承體4粘接于柔性電路板3之后就利用加熱爐或 者熱板等使導電性粘接劑熱固化，也可以在以后的半導體裝置的制造工序的中途或最后的 工序中使導電性粘接劑熱固化。此外，如果采用熱固化的時間短的材料，則能夠在中途的回 流工序中進行熱固化，無需特意再增加熱固化處理。此外，支承體4也可以采用絕緣性粘接劑來與柔性電路板3的表面(絕緣層)粘 接。關于使絕緣性粘接劑熱固化的工序，與如上所述的采用導電性粘接劑的情況相同。接著，將柔性電路板3沿著支承體4的外周折彎，使柔性電路板3粘接在支承體4 的側面16和支承體4的表面中的形成有槽的面的表里相反側的面17上(圖10C)。接著，在柔性電路板3的第二面11的第二外部電極13上涂布助焊劑或者釬焊膏， 將運算處理器1與之重疊(層疊)，并采用回流裝置進行釬焊連接(圖10D)，其中，上述第 二外部電極13形成于安裝有多個無源部件5的柔性電路板3的第一外部電極12的表里相 反側的面上。最后，在柔性電路板3上的第三外部電極14上涂布助焊劑，通過釬料球轉印法、或 者不涂布助焊劑而直接在第三外部電極上印刷釬焊膏的印刷法進行涂布，并采用回流裝置 形成釬料凸點8(圖10E)，其中，上述第三外部電極14粘接于支承體4的表面中的形成有槽 6的面的表里相反側的面17側。這樣，本發明的實施方式1(圖1A)完成。此處，優選利用回流裝置同時進行以下兩個工序將利用支承體4包圍多個存儲 器件2和多個無源部件5并利用柔性電路板3包裹支承體4的周圍而成的形態的封裝和 運算處理器1層疊的工序(圖10D)；和在第三外部電極14上形成釬料凸點8的工序(圖 10E)。在半導體裝置的制造工序中盡可能地減少熱過程能夠進一步提高半導體裝置的可靠 性。通過采用這種構成的制造方法，能夠容易地制作像本發明這樣的組合了運算處理 器和多個無源部件而成的三維安裝型半導體裝置，并且能夠獲得可靠性高的三維安裝型半 導體裝置。以上，如果在本發明中采用實施方式1，則能夠提供如下的三維安裝型半導體裝置該三維安裝型半導體裝置是組合了運算處理器1、多個存儲器件2、多個無源部件5等多 個器件而成的半導體裝置，是小型薄型的，即便是在采用高速工作的處理器和存儲器的情 況下也能夠工作，由于采用了多個存儲器因此性能更高，散熱特性也好，能夠不受處理器的 耗電量的影響地自由地選擇處理器，組裝成品率高，并且安裝可靠性高、成本低。(實施方式2)圖11是示出本發明的實施方式2的半導體裝置的剖視圖。圖11所示的本發明的 實施方式2是與圖1所示的本發明的實施方式1類似的構造，但是，在采用多個層疊了 BGA 類型的封裝而成的結構(所謂的層疊封裝(package on package)構造)方面與實施方式 1不同。在圖11中示出將BGA類型的封裝2級層疊的構造，但是，并不限于BGA類型的封 裝，也可以是層疊了在外部端子具有配線的TSOP類型的封裝而成的結構。此外，圖11中 示出采用兩組將封裝2級層疊的結構的方式，但是，只要面積限制允許，也可以采用三組以 上。此外，只要高度限制允許，封裝也可以層疊3級以上，也可以包含不層疊的封裝單體。進 一步，即便是封裝單體，也可以包含在內部包含多個存儲器裸片那樣的多芯片封裝。多芯片 封裝是指在封裝單體的內部以三維層疊的方式安裝有多個裸片的形態，或者在封裝單體的 內部平面排列地安裝有多個裸片的形態等。關鍵點在于，只要能夠實現半導體裝置所需要 的存儲器容量，可以組合任意形態的器件。通過采用本實施方式，其特點在于能夠使半導體 裝置的存儲器容量大容量化。(實施方式3)圖12是示出本發明的實施方式3的半導體裝置的剖視圖。圖12所示的本發明的 實施方式3是與圖1所示的本發明的實施方式1類似的構造，但是，在支承體4是由設有貫 通孔的板21、和平板22層疊而制成的這方面與實施方式1不同。如果采用本實施方式，與 圖1的本發明的實施方式1所示的在一個平板部件上利用蝕刻或金屬模形成槽6的方法相 比能夠廉價地進行制造。而且，由于能夠組合多種材料來制成支承體，因此與利用一種材料 制成支承體的情況相比能夠容易地實現支承體所期望的低線膨脹率、輕量、廉價等。 此外，在本發明的實施方式3中，優選支承體4中的至少設有貫通孔的板21的部 分采用42合金、科瓦鐵鎳鈷合金等含有Ni的合金來制成。由于這些合金材料的線膨脹率 小、約為3ppm 5ppm，因此能夠防止配置在支承體4的槽6之上的柔性電路板3的撓曲、凹 凸，能夠防止安裝于槽6之上的柔性電路板3上的運算處理器1的安裝不良(開啟不良)。 其結果是，能夠實現組裝成品率高的半導體裝置。此外，在本發明的實施方式3中，優選構成支承體4的材料中的至少平板22由鋁、 鋁合金、鈦、鈦合金、陶瓷、Si中的任一種材料制成。這些材料的比重小，因此能夠使支承體 4輕量化。如果支承體4的重量增加，則當將半導體裝置二次安裝于印刷基板上時，由于半 導體裝置的自重而導致外部端子9的釬料球的壓潰量變大，容易與相鄰的釬料球短路，存 在安裝成品率低的課題，但是，通過形成為這樣的結構，能夠改善短路不良，進而能夠實現 組裝成品率高的半導體裝置。圖12中示出設有貫通孔的板21和平板22均各為一片并且它們層疊的構造，但 是，設有貫通孔的板21和平板22并不限于各為一片，也可以各為兩片以上，或者是例如兩 片設有貫通孔的板和一片平板層疊的構造。關鍵點在于，只要能夠防止配置在支承體4的
26槽之上的柔性電路板3的撓曲和凹凸、且能夠實現支承體4的輕量化，可以以任意的組合制 成支承體4。此外，優選構成支承體4的層疊的材料各自的至少一部分彼此經由導電性或者絕 緣性材料粘接或者連接，或者至少一部分被彼此焊接(例如點焊接等)。如果層疊的材料并 未彼此固定，則在將柔性電路板3折彎并粘接在支承體4的周圍的工序中，層疊的多種材料 移動而容易產生組裝不良，但是，通過采用本實施方式，能夠實現穩定形狀的支承體4，其結 果是，能夠實現組裝成品率高的半導體裝置。(實施方式4)圖13A 圖13E是示出本發明的實施方式4所采用的支承體4的特征的圖，圖 13A 圖13D示出剖視圖，圖13E是從槽6側的正上方觀察到的俯視圖。在本發明的實施方式4中，與其他的實施方式相比僅支承體的構造不同。在該實 施方式4中，以支承體4的輕量化為目的，在支承體4的槽6的周圍、或者構成支承體4的 設有貫通孔的板21中的貫通孔的周圍、或者構成支承體的平板22這其中的至少某一個部 位設有多個貫通孔23。通過在構成支承體4的材料上設置多個貫通孔23，能夠降低材料的 實質上的體積，因此能夠實現支承體4的輕量化。此外，如果支承體4的體積大則熱容量也大，因此，在回流工序中如果不提高外部 加熱溫度則難以使釬料熔融而形成釬料凸點8。但是，如果提高外部加熱溫度，則存在構成 柔性電路板3的阻焊劑剝離的課題、或者在柔性電路板3的內部發生層間粘接劑剝離的課 題，因此是不優選的。特別是在采用SnAg類的無鉛釬料的情況下，如果支承體4的熱容量 大則支承體4奪取熱量，由于如果不使外部溫度上升至大約260°C以上則無法使釬料充分 熔融，因此上述課題變得顯著。另一方面，如果支承體4采用本實施方式4這樣的構造，則 能夠降低支承體4的熱容量，因此能夠盡可能地降低回流工序中的外部加熱溫度，能夠防 止柔性電路板3中的阻焊劑的剝離和層間粘接劑的剝離。(實施方式5)圖14是示出本發明的實施方式5的半導體裝置的剖視圖。本發明的實施方式5 與其他的實施方式之間的構造上的不同點在于多個存儲器件2和支承體4經由導熱材料 24接觸。導熱材料24是導電性或者絕緣性的材料，由熱固性的材料、凝膠狀的材料、橡膠材 料等構成。在圖14中，存儲器件2的表面中的、表面積大的存儲器件的外部端子面20的表 里相反側的面與支承體4經由導熱材料24接觸。由于采用這種構造，即便是在存儲器件2的耗電量變大的情況下，也由于能夠使 從存儲器件2產生的熱經由導熱材料24散發至支承體(支承體4起到作為存儲器件2的 熱沉的作用)而能夠實現半導體裝置的穩定的工作。作為支承體4的材料、特別是經由導熱材料24而與存儲器件2接觸的部分的材 料，優選是熱導率高、能夠廉價地制造的Cu、Al、或者是以這些元素作為主原料的合金。進 一步，為了實現輕量化，優選是Al或以Al為主原料的合金。此外，由于采用這樣的構造，不僅能夠發揮存儲器件2自身的冷卻效果，而且還能 夠使從運算處理器1傳導至多個存儲器件2的熱散發至支承體4，從而能夠將存儲器件2保 持在工作保證溫度以下的環境中，因此能夠實現半導體裝置的穩定的工作。此外，作為導熱材料24，優選凝膠狀的材料、橡膠材料(散熱用凝膠、作為散熱用橡膠在市面上銷售的材料等)。如果導熱材料24采用導電性或者絕緣性的粘接材料且采用 熱固性的材料從而將支承體4和存儲器件2固定，則存在由于因支承體4與存儲器件2之 間的熱膨脹率之差引起的應力而在導熱材料24上產生裂紋，冷卻效果降低的課題、和由于 上述應力而產生存儲器件2與柔性電路板3之間的連接不良的課題。因此，如果導熱材料 24采用凝膠狀的材料從而不將支承體4與存儲器件2固定而成為只是相接觸的狀態，則由 于能夠緩和上述應力，因此能夠實現可靠性高的半導體裝置。(實施方式6)圖15A和圖15B是示出本發明的實施方式6的半導體裝置的剖視圖。本發明的實 施方式6與其他的實施方式之間的構造上的不同點在于安裝于運算處理器1上的熱沉7 是覆蓋半導體模塊整體的形狀。通過采用這樣的熱沉7的形狀，首先能夠使熱沉整體的表 面積更大，能夠獲得散熱性佳的半導體裝置。由于圖15A和圖15B是剖視圖，所以雖然能夠 看到存儲器件2和無源部件5，但實際上是熱沉在支承體4的四個邊方向上進行覆蓋的構 造。此外，如果形成為圖15A那樣的構造，則還有能夠降低包含熱沉7在內的半導體裝 置的安裝高度的優點。此處，根據圖15那樣的構造，熱沉7的體積變大，因此，作為熱沉7 的材料，優選熱導率高且輕量的Al或以Al為主成分的合金。(實施方式7)圖16是示出本發明的實施方式7的半導體裝置的剖視圖。本發明的實施方式7的 半導體裝置是包含以下部件的半導體裝置一個柔性電路板3，具有至少兩層以上的配線 層，并且在第一面10上設有第一外部電極12，在第二面11上設有第二、第三外部電極(分 別為13、14)；包含電阻器、電容器、電感器中的至少一種以上的多個無源部件5 ；支承體4， 設有至少一個以上的槽6，所述槽6用于收納多個無源部件5 ；以及具有散熱器15或熱沉7 的一個運算處理器1。而且，柔性電路板3具有比支承體4的面積大的面積。多個無源部件5平面安裝 于柔性電路板3的第一面10上，并與該第一面10的第一外部電極12電連接。支承體4以 包圍多個無源部件5的方式粘接于柔性電路板3的第一面10上，并與設在第一面10上的 第一外部端子12電連接。多個無源部件5被收納在支承體4的槽6的內側。柔性電路板 3沿著支承體4的外周被折彎，至少包裹支承體4的一個以上的側面16和支承體4的表面 中的形成有槽6的面的表里相反側的面17的至少一部分，并與支承體4的表面的至少一部 分粘接。安裝有多個無源部件5的第一外部電極12的表里相反側的面具有柔性電路板3 的第二外部電極13。運算處理器1與該第二外部電極13電連接，運算處理器1的外部端子 面19以隔著柔性電路板3而與多個無源部件5彼此相對的方式安裝。支承體4的表面中 的形成有槽6的面的表里相反側的面17具有柔性電路板3的第三外部電極14。在該第三 外部電極14上形成有釬料凸點8，并成為當將該釬料凸點8定義為下面時運算處理器1安 裝在最上面的構造。本實施方式7與其他的實施方式類似，但是，作為電子器件不包含存儲器件2這一 點在構造上不同。根據該結構，能夠將本來安裝于運算處理器1的正側方的、或是隔著印刷電路板(主板)安裝于運算處理器1的相反面上的主要是多個去耦電容器放入半導體裝置中。因 此，能夠實現印刷電路板的小型化。而且，由于能夠將去耦電容器配置在印刷電路板與運算 處理器1之間且在運算處理器1的電源端子及地線端子附近，因此與以往的實施方式相比 能夠減小存在于運算處理器1和去耦電容器之間的配線中的寄生電感，能夠減小在運算處 理器1開關操作時所產生的電壓變動，能夠獲得工作穩定的半導體裝置。此外，在本實施方式7中是安裝有熱沉7的構造，但是，只要能夠將工作時的環境 溫度冷卻至運算處理器1的工作保證溫度以下，也可以是僅具有散熱器15的構造、即沒有 熱沉7的構造。下面，對本發明的實施方式7的制造方法進行說明。該制造方法的說明圖與圖 IOA 圖IOE所示的本發明的實施方式1的制造方法類似，因此省略。從圖IOA 圖IOE中 除去多個存儲器件2而成的圖就是用于說明本發明的實施方式7的制造方法的圖。首先，在柔性電路板3的第一面10的第一外部電極12上涂布釬焊膏，將多個無源 部件5臨時安裝在第一外部電極12上，利用回流裝置進行無源部件5與柔性電路板3之間 的釬焊連接。接著，采用釬料或者導電性粘接劑將具有用于收納多個無源部件5的槽6的支承 體4連接在柔性電路板3的第一面10上的第一外部電極12 (與柔性電路板3內的地線連 結)上。支承體4以包圍多個無源部件5的方式安裝。由于在利用釬料使支承體4與柔性 電路板3連接的情況下使用回流裝置，因此也為了減少熱過程，優選同時進行無源部件5的 安裝和支承體4的安裝。在利用導電性粘接劑進行粘接的情況下，可以在剛剛將支承體4 粘接于柔性電路板3之后就利用加熱爐或者熱板等使導電性粘接劑固化，也可以在以后的 半導體裝置的制造工序的中途或最后的工序中使導電性粘接劑熱固化。此外，如果采用熱 固化的時間短的材料的話，則能夠利用中途的回流工序進行熱固化，無需特意再增加熱硬 化處理。此外，支承體4也可以采用絕緣性粘接劑來與柔性電路板3的表面(絕緣層)粘 接。關于使絕緣性粘接劑熱固化的工序，與如上所述的采用導電性粘接劑的情況相同。接著，將柔性電路板3沿著支承體4的外周折彎，使柔性電路板3粘接于支承體4 的側面16以及支承體4的表面中的形成有槽的面的表里相反側的面17上。接著，在柔性電路板3的第二面11的第二外部電極13上涂布助焊劑或者釬焊膏， 將運算處理器1與之重疊(層疊)，并采用回流裝置進行釬焊連接，其中，上述第二外部電 極13形成于安裝有多個無源部件5的柔性電路板3的第一外部電極12的表里相反側的面 上。最后，在柔性電路板3上的第三外部電極14上涂布助焊劑，通過釬料球轉印法、或 者不涂布助焊劑而直接在第三外部電極上印刷釬焊膏的印刷法進行涂布，并采用回流裝置 形成釬料凸點8，其中，上述第三外部電極14粘接于支承體4的表面中的形成有槽6的面的 表里相反側的面17側。這樣，本發明的實施方式7完成。此處，優選利用回流裝置同時進行以下兩個工序將利用支承體4包圍多個無源 部件5并利用柔性電路板3包裹支承體4的周圍而成的形態的封裝和運算處理器1層疊的 工序；和在第三外部電極14上形成釬料凸點8的工序。在半導體裝置的制造工序中盡可能 地減少熱過程能夠進一步提高半導體裝置的可靠性。
通過采用這種結構的制造方法，能夠容易地制作像本發明這樣的組合了運算處理 器和多個無源部件而成的三維安裝型半導體裝置，并且能夠獲得可靠性高的三維安裝型半 導體裝置。(實施方式8)圖17是示出本發明的實施方式8的半導體裝置的剖視圖。本實施方式8與圖IB 所示的本發明的實施方式1類似，只是在半導體裝置的內部未安裝多個無源部件這方面在 構造上與實施方式1不同。作為采用本實施方式8的實例，例如有半導體裝置被面向移動設備來使用且運算 處理器1和多個存儲器件2的工作頻率在大約IOOMHz以下的情況等、即使在半導體裝置 內部沒有無源部件半導體裝置也能夠單獨工作的情況，適合需要更小型的半導體裝置的用 途。此外，還存在基于使用者方的情況而想要在以后將無源部件安裝于主板上的半導 體裝置的周圍的情況，因此，在這種情況下，本實施方式的結構是優選的。制造方法與此前 敘述的其他的實施方式的制造方法大致同樣，因此省略說明。此外，在圖17中示出了運算處理器1采用具有散熱器15的器件的例子，但是，只 要能夠將半導體裝置冷卻至工作保證溫度以下，搭載了熱沉7的例子、或是既沒有散熱器 15也沒有熱沉7的構造當然也可以。(實施方式9)圖18是作為本發明的實施方式9示出搭載了本發明的半導體裝置的印刷基板的 剖視圖。圖18示出利用表面裝配技術搭載了運算處理器1、多個存儲器件2以及多個無源 部件的印刷電路板。本發明的半導體裝置采用三維安裝。此前，器件的安裝面積是各個器件的安裝面 積之和，但是，根據本發明，如圖18所示，能夠使器件的安裝面積大致為運算處理器1的外 形尺寸。其結果是，能夠使印刷電路板25變小多個存儲器件2的安裝總面積及多個無源部 件5的安裝總面積的合計量，制造成本也便宜。而且，通過采用本發明，能夠對在以往的表 面裝配中由于安裝面積不足、或者想要縮短配線距離而雙面安裝于印刷電路板25上的器 件進行單面安裝，因此，還能夠減少印刷電路板25的配線層數，其結果是，能夠使印刷電路 板25的制造成本便宜。(實施方式10)省略采用圖進行的說明，如果采用此前敘述的本發明的半導體裝置、或者是圖18 所示的本發明的實施方式9那樣的安裝有本發明的半導體裝置的印刷電路板來組裝電子 設備，則能夠形成比以往小型的電子設備，能夠實現印刷電路板的小型化，能夠減少配線層 數。其結果是，能夠實現低成本的電子設備。作為所應用的電子設備，例如需要在畫面上映 出高精細的圖像或三維動畫圖像的娛樂設備、家庭用游戲機、醫療設備、個人計算機、汽車 導航系統、車載模塊等是合適的。(實施方式11)圖28是本發明的實施方式10的半導體裝置的柔性電路板3的折彎部的放大剖視 圖。在本發明的半導體裝置的柔性電路板3中，只是將柔性電路板3沿著支承體16折彎的 區域41的配線3的層數比未將柔性電路板3折彎的其他區域中的配線3的層數少。一般情況下，在柔性電路板3中，若配線3的層數增加，則由于配線材料(一般為金屬材料)的 體積增加，所以難以進行將柔性電路板3折彎并粘接于支承體16的表面上的工序(若柔性 電路板的配線層數增加，則折彎時柔性電路板想要返回原來的形狀的反力變得更大，因此 難以粘接固定在支承體的表面上)。根據本發明，如圖28所示，在柔性電路板3中，沿著支承體16折彎的區域41的配 線3的層數(在圖28中為三層)比未折彎的其他區域的配線3的層數(在圖28中為四 層)少，因此，即便是在柔性電路板3為多層配線板的情況下也能夠更容易地折彎，能夠實 現組裝成品率高的半導體裝置。在圖28中僅示出了一例，但是，例如沿著支承體折彎的區域41的配線3的層數也
可以是一層或兩層。此外，使沿著支承體折彎的區域41中的配線3的層數比其他區域少的部位并無特 殊限定，但是，優選去掉將柔性電路板3折彎時位于距離支承體16最遠的位置的最外側43 的配線層。由于將柔性電路板3折彎時位于外側43的配線層的機械伸長最大，因此容易斷 裂，通過去掉位于外側43的配線，能夠改善配線斷裂的不良情況。以上敘述了多個實施方式，但是，除此之外，只要不超出本發明的主旨，本發明當 然不限于上述實施方式。[實施例]以下，參照附圖對本發明的實施例子進行更詳細的說明，只要不超出本發明的主 旨，本發明不限于以下實施例。(實施例1)為了制造本發明的半導體裝置，準備以下部件4個圖19A所示的BGA類型的DDR-DRAM封裝(外形尺寸大約13mmX 13mmX高 度0. 7mm，存儲器容量256Mbit，外部時鐘頻率166MHz，外部端子數大約170管腳，釬料 球間距0. 8mm) ；1個圖19B所示的BGA類型的三維圖像處理器封裝(大約38mmX38mmX 高度2. 0mm，外部時鐘頻率:166MHz，外部端子數大約800管腳，釬料球間距1. 27mm) ；16 個(IOOpF IOOnF) 1005類型的芯片電容器(1. OmmX 0. 5mm) ；4個1005類型的芯片電阻器 (33 Ω 1. OmmX 0. 5mm) ； 1個圖19C所示的由Al形成的支承體(44mmX 44mmX厚度1. 3mm)； 和1個圖19D所示的配線層數為4層的柔性電路板(外形尺寸大約為44mmX91mmX 厚度0. 14mm)；并且，作為用作本發明的半導體裝置的外部端子的釬料球，準備大約800個 直徑大約為0. 8mm的SnAgCu釬料球。此處，如圖19A所示，DDR-DRAM封裝采用在封裝內部平面地排列安裝有兩個 DDR-DRAM裸片28的結構。而且，DDR-DRAM封裝采用DDR-DRAM封裝內的各個裸片28中的 數據端子(一般以DQ表示的端子)分別獨立地與DDR-DRAM封裝的外部端子(在圖19A中， 釬料凸點(球)8為外部端子)電連接的規范的器件。兩個DDR-DRAM裸片的數據端子并不 共同連接，而是這樣獨立地連接(外部端子數相應地增加)，由此，能夠擴展數據總線(data bus)寬度，能夠實現更高速的數據傳送。此外，如圖19D所示，在柔性電路板3的第一面10 上，預先在與粘接于支承體4的表面上的部位對應的部分粘貼厚度為25 μ m的熱塑性的粘 接片來作為粘接層29。熱塑性片采用能夠在大約150°C以上粘接的材料。而且，支承體通過以點焊接使設有貫通孔的Al板和Al平板局部連接而制成。首先，在柔性電路板的第一面的外部電極上涂布膏狀釬料(釬焊膏)，采用倒裝芯 片貼片機和貼片機分別將DDR-DRAM封裝以及芯片電容器和芯片電阻器臨時搭載于柔性電 路板上。然后，采用回流裝置將上述器件釬焊連接于柔性電路板上。接著，采用導電性粘接劑將支承體以包圍DDR-DRAM封裝、芯片電容器以及芯片電 阻器的方式粘接于柔性電路板的第一面的外部電極上(與地線連接的外部電極)。支承體 與柔性電路板之間的粘接采用貼片機進行。
接著，使樣品吸附固定在加熱至180°C的加熱臺(heater stage)上，采用加壓工 具在支承體的兩條邊處將柔性電路板折彎，并使之粘接于支承體的表面，利用支承體包圍 多個DDR-DRAM封裝和多個電容器、電阻器，并使柔性電路板粘接于支承體的周圍，由此制 成了封裝。在這樣制成的封裝的面中，在DDR-DRAM封裝的外部端子面側重疊了運算處理器 封裝、在DDR-DRAM封裝的外部端子的表里相反側的面上利用助焊劑臨時搭載了作為半導 體裝置的外部端子的釬料球，然后投入于回流爐進行釬焊連接，從而完成圖19E所示的半 導體裝置。這樣制成的半導體封裝的外形尺寸大約為44mmX44mmX高度4mm。而且，雖然外 形尺寸大，但是組裝性良好，在將該半導體封裝搭載于個人計算機(PC)的主板時，能夠確 認實現通常的產品那樣的圖像。而且，通過采用本實施例，能夠縮小個人計算機的主板的面積。另外，雖然在圖19E 中省略，但是，在將本實施例1的半導體裝置安裝于個人計算機的主板之后，利用導電性粘 接劑使熱沉粘接在散熱器15上。(實施例2)為了制造本發明的半導體裝置，支承體如下制成如圖19F所示，由在一方的表面 上設有多個Al的突起且設有貫通孔的Al板21、和設有多個貫通孔的平板通過使“突起-貫 通孔”的部分連接而制成支承體。采用這樣的支承體，其他采用與實施例1相同的材料和制 造方法來制造半導體裝置。這樣制成的半導體封裝的組裝性與實施例1同樣地良好，當將該半導體封裝搭載 于個人計算機(PC)的主板時，能夠確認實現通常的產品那樣的圖像。此外，與在實施例1中采用的支承體相比，利用上述方法制成的支承體能夠更廉 價地制造，因此能夠實現成本比實施例1的半導體裝置的成本低的半導體裝置。以上說明了本發明的實施例，但是，本發明并不限于上述實施例，當然能夠在不脫 離發明的主旨的范圍內實施更多的改變。以上參照實施方式和實施例對本申請的發明進行了說明，但是，本申請的發明并 不限定于上述實施方式和實施例。本申請的發明的結構和詳細情況能夠在本申請的發明的 范圍內進行本領域技術人員能夠理解的各種各樣的變更。本申請主張以2008年3月28日提出申請的日本專利申請特愿2008-087138為基 礎的優先權，其公開的全部內容都寫入本申請。
權利要求
一種半導體裝置，其特征在于，包括一個柔性電路板，該柔性電路板在第一面設有第一外部電極，在第二面設有第二外部電極和第三外部電極，并且該柔性電路板具有至少兩層以上的配線層；多個存儲器件；多個無源部件，該無源部件包含電阻器、電容器以及電感器中的至少一種以上；支承體，該支承體設有收納所述多個存儲器件和所述多個無源部件的至少一個以上的槽；以及一個運算處理器，所述柔性電路板具有比所述支承體的面積大的面積，所述多個存儲器件和所述多個無源部件平面安裝于所述柔性電路板的第一面上并與所述第一面的第一外部電極電連接，并且，所述無源部件安裝在所述存儲器件的附近，所述支承體以包圍所述多個存儲器件和所述多個無源部件的方式粘接于所述柔性電路板的第一面上，或者與設在第一面上的第一外部電極電連接，該多個存儲器件和該無源部件被收納在該支承體的槽的內側，所述柔性電路板沿著所述支承體的外周被折彎，并至少包裹所述支承體的一個以上的側面和該支承體的表面中的形成有槽的面的表里相反側的面的至少一部分，該柔性電路板粘接于所述支承體的表面的至少一部分上，在安裝有所述多個存儲器件和所述無源部件的所述第一外部電極的表里相反側的第二面上具有所述柔性電路板的第二外部電極，所述運算處理器與所述第二外部電極電連接，所述運算處理器的外部端子面以隔著所述柔性電路板而與所述多個存儲器件的外部端子面及多個無源部件彼此面對的方式安裝，在所述支承體的表面中的形成有槽的面的表里相反側的面上具有所述柔性電路板的第三外部電極，在所述第三外部電極上形成有釬料凸點，當將所述釬料凸點定義為下面時，所述運算處理器安裝在最上面。
2.根據權利要求1所述的半導體裝置，其特征在于，所述運算處理器的面積比所述多個存儲器件和所述多個無源部件的合計的面積大。
3.一種半導體裝置，其特征在于， 包括一個柔性電路板，該柔性電路板在第一面設有第一外部電極，在第二面設有第二外部 電極和第三外部電極，并且該柔性電路板具有至少兩層以上的配線層；多個無源部件，該無 源部件包含電阻器、電容器以及電感器中的至少一種以上；支承體，該支承體設有收納所述 多個無源部件的至少一個以上的槽；以及一個運算處理器，所述柔性電路板具有比所述支承體的面積大的面積，所述多個無源部件平面安裝于所 述柔性電路板的第一面上并與所述第一面的第一外部電極電連接，所述支承體以包圍所述多個無源部件的方式粘接于所述柔性電路板的第一面上，或者 與設在第一面上的第一外部端子電連接，所述多個無源部件被收納在所述支承體的槽的內 側，所述柔性電路板沿著所述支承體的外周被折彎，并至少包裹所述支承體的一個以上的 側面和該支承體的表面中的形成有槽的面的表里相反側的面的至少一部分，該柔性電路板 粘接于所述支承體的表面的至少一部分上，在安裝有所述多個無源部件的所述第一外部電極的表里相反側的第二面上具有所述 柔性電路板的第二外部電極，所述運算處理器與所述第二外部電極電連接，所述運算處理 器的外部端子面以隔著所述柔性電路板而與所述多個無源部件彼此面對的方式安裝，在所述支承體的表面中的形成有槽的面的表里相反側的面上具有所述柔性電路板的 第三外部電極，在所述第三外部電極上形成有釬料凸點，當將所述釬料凸點定義為下面時，所述運算處理器安裝在最上面。
4. 一種半導體裝置，其特征在于， 包括一個柔性電路板，該柔性電路板在第一面設有第一外部電極，在第二面設有第二外部 電極和第三外部電極，并且該柔性電路板具有至少兩層以上的配線層；多個存儲器件；支 承體，該支承體設有收納所述多個存儲器件的至少一個以上的槽；以及一個運算處理器，所述柔性電路板具有比所述支承體的面積大的面積，所述多個存儲器件平面安裝于所 述柔性電路板的第一面上并與所述第一面的第一外部電極電連接，所述支承體以包圍所述多個存儲器件的方式粘接于所述柔性電路板的第一面上，或者 與設在第一面上的第一外部電極電連接，所述多個存儲器件被收納在所述支承體的槽的內 側，所述柔性電路板沿著所述支承體的外周被折彎，并至少包裹所述支承體的一個以上的 側面和該支承體的表面中的形成有槽的面的表里相反側的面的至少一部分，該柔性電路板 粘接于所述支承體的表面的至少一部分上，在安裝有所述多個存儲器件的所述第一外部電極的表里相反側的第二面上具有所述 柔性電路板的第二外部電極，所述運算處理器與所述第二外部電極電連接，所述運算處理 器的外部端子面以隔著所述柔性電路板而與所述多個存儲器件的外部端子面彼此面對的 方式安裝，在所述支承體的表面中的形成有槽的面的表里相反側的面上具有所述柔性電路板的 第三外部電極，在所述第三外部電極上形成有釬料凸點，當將所述釬料凸點定義為下面時，所述運算處理器安裝在最上面。
5.根據權利要求1至4中的任一項所述的半導體裝置，其特征在于， 所述運算處理器具有散熱器和熱沉中的至少某一個。
6.根據權利要求1至5中的任一項所述的半導體裝置，其特征在于， 所述運算處理器和多個存儲器件、或者所述運算處理器是BGA類型的封裝。
7.根據權利要求1、2、4至6中的任一項所述的半導體裝置，其特征在于， 所述多個存儲器件為DRAM，且所述運算處理器是圖像處理器。
8.根據權利要求1、2、4至7中的任一項所述的半導體裝置，其特征在于，所述多個存儲器件的至少一個是多芯片封裝或者彼此層疊而成的層疊封裝構造。
9.根據權利要求1至8中的任一項所述的半導體裝置，其特征在于， 所述支承體由金屬材料形成，并與所述柔性電路板的地線電連接。
10.根據權利要求1至9中的任一項所述的半導體裝置，其特征在于，所述支承體的至少一部分由42合金、科瓦鐵鎳鈷合金等含Ni的合金、陶瓷以及Si中 的任一種材料構成。
11.根據權利要求1至10中的任一項所述的半導體裝置，其特征在于，所述支承體由設有用于收納所述多個存儲器件和所述多個無源部件的至少一個以上 的貫通孔的至少一片以上的板、和一片平板層疊而制成。
12.根據權利要求11所述的半導體裝置，其特征在于，所述支承體中的至少設有貫通孔的板的部分由42合金、科瓦鐵鎳鈷合金等含Ni的合 金制成。
13.根據權利要求11所述的半導體裝置，其特征在于，構成所述支承體的材料中的至少所述一片平板由鋁、鋁合金、鈦、鈦合金、陶瓷、以及Si 中的任一種材料制成。
14.根據權利要求11至13中的任一項所述的半導體裝置，其特征在于，構成所述支承體的層疊的材料至少一部分彼此經由導電性材料或絕緣性材料粘接或 連接，或者至少一部分彼此焊接。
15.根據權利要求11至13中的任一項所述的半導體裝置，其特征在于，在構成所述支承體的層疊的材料中的一方的材料的表面上形成有突起，在與所述材料 彼此重合的另一方的材料上形成有接納所述突起的貫通孔或槽，層疊的材料彼此在所述突 起與所述貫通孔或槽的部分連接。
16.根據權利要求1至15中的任一項所述的半導體裝置，其特征在于，在所述支承體的槽的周圍、構成所述支承體的設有貫通孔的板中的所述貫通孔的周 圍、以及構成所述支承體的一片平板內之中的至少任一個部位設有多個貫通孔。
17.根據權利要求1至16中的任一項所述的半導體裝置，其特征在于，所述存儲器件與所述支承體經由導熱材料而接觸。
18.根據權利要求1至17中的任一項所述的半導體裝置，其特征在于，在所述柔性電路板的第一面的一部分上粘貼有用于與所述支承體的表面粘接的熱塑 性粘接樹脂薄膜或固化處理前的熱固性粘接樹脂薄膜。
19.根據權利要求1至18中的任一項所述的半導體裝置，其特征在于，在所述運算處理器上安裝有熱沉，該熱沉是覆蓋半導體模塊整體的形狀。
20.根據權利要求1至19中的任一項所述的半導體裝置，其特征在于，所述柔性電路板中的沿著所述支承體被折彎的區域的配線層數比未被折彎的其他區 域的配線層數少。
21.—種印刷電路板，其特征在于，所述印刷電路板搭載有權利要求1至20中的任一項所述的半導體裝置。
22.一種電子設備，其特征在于，所述電子設備搭載有權利要求1至20中的任一項所述的半導體裝置。
23.一種電子設備，其特征在于，所述電子設備搭載有權利要求21所述的印刷電路板。
24.一種半導體裝置的制造方法，其特征在于，包含以下工序(a)將多個無源部件安裝在柔性電路板的第一面上的工序；(b)將多個存儲器件安裝在所述柔性電路板的第一面上的工序；(C)以覆蓋安裝在該柔性電路板的第一面上的所述多個存儲器件和所述多個無源部件 的方式進行支承體向所述柔性電路板的第一面安裝的工序，所述支承體具有用于收納所述 多個存儲器件和所述多個無源部件的槽；(d)將所述柔性電路板沿著所述支承體的外周折彎，并至少包裹所述支承體的一個以 上的側面和該支承體的表面中的形成有槽的面的表里相反側的面的至少一部分，并且將該 柔性電路板粘接于所述支承體的表面的至少一部分上的工序；(e)將運算處理器安裝在所述柔性電路板的第二外部電極上的工序，所述第二外部電 極形成于安裝有所述多個存儲器件和所述多個無源部件的所述柔性電路板的第一外部電 極的表里相反側的第二面上；以及(f)在粘接于所述支承體的表面中的形成有槽的面的表里相反側的面上的所述柔性電 路板的第三外部電極上形成釬料凸點的工序。
25.根據權利要求24所述的半導體裝置的制造方法，其特征在于，(a)和(b)的工序、(a)和(b)和(c)的工序、(e)和(f)的工序中的至少任一組工序 同時進行。
26.一種半導體裝置的制造方法，其特征在于，包含以下工序(a)將多個無源部件安裝于柔性電路板的第一面上的工序；(b)以覆蓋安裝于該柔性電路板的第一面上的所述多個無源部件的方式進行支承體向 所述柔性電路板的第一面安裝的工序，所述支承體具有用于收納所述多個無源部件的槽；(c)將所述柔性電路板沿著所述支承體的外周折彎，并至少包裹所述支承體的一個以 上的側面和該支承體的表面中的形成有槽的面的表里相反側的面的至少一部分，并且將該 柔性電路板粘接于所述支承體的表面的至少一部分上的工序；(d)將運算處理器安裝在所述柔性電路板的第二外部電極上的工序，所述第二外部電 極形成于安裝有所述多個無源部件的所述柔性電路板的第一外部電極的表里相反側的第 二面上；以及(e)在粘接于所述支承體的表面中的形成有槽的面的表里相反側的面上的所述柔性電 路板的第三外部電極上形成釬料凸點的工序。
27.根據權利要求26所述的半導體裝置的制造方法，其特征在于，(a)和(b)的工序、(d)和(e)的工序中的至少任一組工序同時進行。
28.一種半導體裝置的制造方法，其特征在于，包含以下工序(a)將多個存儲器件安裝于柔性電路板的第一面上的工序；(b)以覆蓋安裝于該柔性電路板的第一面上的所述多個存儲器件的方式進行支承體向 所述柔性電路板的第一面安裝的工序，所述支承體具有用于收納所述多個存儲器件的槽；(c)將所述柔性電路板沿著所述支承體的外周折彎，并至少包裹所述支承體的一個以 上的側面和該支承體的表面中的形成有槽的面的表里相反側的面的至少一部分，并且將該 柔性電路板粘接于所述支承體的表面的至少一部分上的工序；(d)將運算處理器安裝于所述柔性電路板的第二外部電極上的工序，所述第二外部電 極形成于安裝有所述多個存儲器件的所述柔性電路板的第一外部電極的表里相反側的第二面上；以及(e)在粘接于所述支承體的表面中的形成有槽的面的表里相反側的面上的所述柔性電 路板的第三外部電極上形成釬料凸點的工序。
29.根據權利要求28所述的半導體裝置的制造方法，其特征在于， (a)和(b)的工序、(d)和(e)的工序中的至少任一組工序同時進行。
全文摘要
本發明提供一種半導體裝置，其包含在第一面設有第一外部電極、在第二面設有第二和第三外部電極的柔性電路板；多個存儲器件和無源部件；在一方的面上設有槽的支承體；以及運算處理器。存儲器件和無源部件連接于第一外部電極上，支承體的一方的面粘接于柔性電路板的第一面上，使得槽收納存儲器件和無源部件，柔性電路板沿著支承體的周圍被折彎，并包裹支承體的側面和另一方的面。在柔性電路板的與第一外部電極相對的第二面上設有第二外部電極，并且，在被折彎至支承體的另一方的面的第二面上設有第三外部電極，運算處理器與第二外部電極連接，在第三外部電極上形成有釬料凸點。
文檔編號H01L25/065GK101960591SQ200980107119
公開日2011年1月26日 申請日期2009年3月26日 優先權日2008年3月28日
發明者增田靜昭, 山崎隆雄, 渡邊真司, 鈴木克彥 申請人:日本電氣株式會社;Nec愛克賽斯科技株式會社