電流抑制元件、存儲元件及它們的制造方法

專利名稱：電流抑制元件、存儲元件及它們的制造方法
技術領域：
本發明涉及一種適于高集成化和高速化的非易失性存儲元件使用的電流抑制元 件、使用該電流抑制元件的存儲元件及其制造方法。
背景技術：
近年來，隨著數字技術的進展，便攜式信息設備及信息家電等電子設備正在進一 步高功能化。伴隨這些電子設備的高功能化，所使用的非易失性存儲裝置的大規模化、高集 成化、高速化快速推進，并且其用途也正在迅速擴大。其中，也已提案利用非易失性的電阻變化元件作為存儲元件，以及將其配置成矩 陣狀的方式的存儲裝置，作為三維存儲器期待更加大規模化、高集成化、高速化。該電阻變化元件具有主要用金屬氧化物構成的材料構成的薄膜。向該薄膜施加電 脈沖時，其電阻值發生變化，并且保存其變化后的電阻值。因而，使該薄膜的高電阻狀態和 低電阻狀態分別對應例如二值數據的“ 1”和“0”時，能夠將二值數據存儲在電阻變化元件 中。另外，施加在電阻變化元件的薄膜上的電脈沖的電流密度及通過施加電脈沖而產生的 電場的大小，只要能夠足以使薄膜的物理性狀態發生變化、并且不會破壞薄膜的程度即可。另外，在取二值的電阻變化元件中，有通過施加相同極性且不同電壓的電脈沖來 改變電阻值的電阻變化元件(所謂單極型)、和通過施加不同極性的電脈沖來改變電阻值 的電阻變化元件(所謂雙極型)。通常，單極型電阻變化元件具有如下特性由低電阻狀態 變為高電阻狀態(所謂的復位)時，比由高電阻狀態變為低電阻狀態(所謂的置位)時需 要寫入時間。另一方面，在雙極型電阻變化元件中，進行置位/復位時，均能夠以短的時間 寫入。在各自相互不接觸而正交的多個字線和多個位線的各個立體交叉部配置有多個 電阻變化元件的存儲裝置(所謂的交叉點型的存儲裝置)中，在向某電阻變化元件寫入數 據時，有時會發生其它電阻變化元件的電阻值因迂回電流而變化之類的問題(以下將該問 題稱為“寫入干擾”)。因此，在構成這種交叉點型的存儲裝置時，需要另外設置用于防止寫 入干擾的發生的特別的結構。在單極型電阻變化元件中，因為能夠用相同極性的電脈沖使電阻變化元件發生電 阻變化，所以，通過將p-n結二極管或肖特基二極管這樣的單極性的電流抑制元件(具有在 一個電壓極性的電壓范圍內具有高電阻狀態和低電阻狀態的非線形的電壓電流特性)與 電阻變化元件串聯配置，能夠防止寫入干擾的發生。 作為這種能夠防止寫入干擾的發生的存儲裝置，已公開有由電阻變化元件和肖特 基二極管(電流抑制元件)的串聯電路構成存儲元件的存儲裝置(例如，參照專利文獻1)。在這種已提案的存儲裝置中，在應寫入數據的存儲元件(選擇存儲元件)以外的 存儲元件中，利用肖特基二極管阻止流向電阻變化元件的迂回電流。由此，在交叉點型的存 儲裝置中，可防止寫入干擾的發生。在此，在該提案的存儲裝置中，通過在電阻變化元件上 施加相同極性的電脈沖，向電阻變化元件寫入數據。因而，數據的寫入不會被與電阻變化元件串聯連接的肖特基二極管阻礙。另一方面，使用雙極型電阻變化元件時，對電阻變化元件進行寫入時使用雙極性 的電脈沖，因此需要在電阻變化元件上串聯配置雙極性的電流抑制元件(具有在正/負極 性的電壓范圍內，分別保持高電阻狀態和低電阻狀態的非線形的電壓電流特性)。作為具備 這種特性的元件，例如已知有MIM 二極管(Metal-Insulator-Metal 金屬-絕緣體-金屬 的意思)、MSM 二極管(Metal-Semiconductor-Metal 金屬-半導體-金屬的意思)、或者變 阻器等二端子元件。圖17是示意性地表示電流抑制元件的電流-電壓特性的特性圖，圖17(a)是MIM、 MSM、或變阻器等雙極性的電流抑制元件的電壓-電流特性圖，圖17(b)是肖特基二極管的 電壓-電流特性圖。如圖17(b)所示，肖特基二極管雖然表示非線形的電阻特性，但是其電流_電壓特 性相對于施加電壓的極性完全不對稱。相對于此，如圖17(a)所示，MIM 二極管、MSM 二極管、變阻器等二端子元件顯示非 線形的電阻特性，并且其電流-電壓特性相對于施加電壓的極性實質上為對稱。即，相對于 正的施加電壓的電流的變化和相對于負的施加電壓的電流的變化，相對于原點O實質上為 點對稱。另外，這些二端子元件在施加電壓為第一臨界電壓(范圍A的下限電壓)以下且 為第二臨界電壓(范圍B的上限電壓)以上的范圍(也就是范圍C)中，電阻非常高，另一 方面，當超過第一臨界電壓或低于第二臨界電壓時，電阻急劇降低。即，這些二端子元件具 有在施加電壓超過第一臨界電壓或低于第二臨界電壓的情況下流過大電流這樣的非線形 的電阻特性。因而，如果作為這些雙極性的電流抑制元件進行利用，則在使用雙極型電阻變化 元件的交叉點型的非易失性存儲裝置中，能夠避免寫入干擾的發生，其中，該雙極型電阻變 化元件在置位/復位(set/reset)中均能夠進行高速動作。但是，在電阻變化型的存儲裝置中，向電阻變化元件寫入數據時，通過在電阻變化 元件上施加電脈沖使其電阻值改變，從而使電阻變化元件的狀態成為高電阻狀態或低電阻 狀態，為此，大幅依賴于電阻變化元件的材料及其結構等，通常，需要在電阻變化元件中流 動大電流。例如，公開有如下情況在具備電阻變化元件的存儲裝置的動作中，使用變阻器 向電阻變化元件寫入數據時，以30000A/cm2以上的電流密度流動電流(例如，參照專利文 獻2)。另外，鎢存在α態、β態、非晶態三類。專利文獻3中，作為用作配線材料的鎢， 使用β-鎢。現有技術文獻專利文獻1 (日本)特開2004-319587號公報專利文獻2 (日本)特開2006-203098號公報專利文獻3 (日本)特開平3-57214號公報如現有技術文獻所示，為了實現使用雙極型電阻變化元件的交叉點型的非易失性存儲裝置，其中，該雙極型電阻變化元件能夠以高速動作，需要上述的雙極性的電流抑制元 件，但在向存儲裝置所具備的電阻變化元件寫入數據時，為了通過在電阻變化元件上施加 電脈沖而使其電阻值改變，從而使電阻變化元件的狀態變為高電阻狀態或低電阻狀態，較大地依賴電阻變化元件的材料及其結構等，通常需要在電阻變化元件中流動大電流。根據 該觀點，MIM二極管為在電極間設置有絕緣膜的結構，存在不能流過大的電流的問題。另外， 變阻器利用夾在電極間的材料的結晶粒界的特性而獲得整流特性，因此，在應用于層疊結 構的多層存儲器等時，存在電流抑制元件特性發生偏差這樣的問題。另外，MSM 二極管為在 金屬電極間設置有半導體的結構，能夠期待比MIM 二極管更高的電流供給能力，此外，因為 不使用結晶粒界等的特性，所以能夠期待獲得不易被制造工序中的熱過程等左右、且偏差 少的電流抑制元件，但能夠供給專利文獻2中公開的那樣的30000A/cm2以上的電流的MSM 二極管還沒有被公開。

發明內容
本發明鑒于上述問題而提供一種組合雙極型電阻變化元件而成的交叉點型的非 易失性存儲裝置，該非易失性存儲裝置公開了對同時具有大電流密度的電流供給能力和工 藝穩定性的雙極性的MSM 二極管有用的半導體材料和電極材料。S卩，本發明公開了一種MSM 二極管及其制造方法，該MSM 二極管為上述已說明的雙 極性的電流抑制元件、并且能夠供給30000A/cm2以上的電流，本法盲的目的在于提供一種 電流抑制元件、使用該電流抑制元件的存儲元件以及其制造方法，該電流抑制元件能夠實 現非易失性存儲裝置的進一步的大規模化、高集成化、高速化。為了解決上述問題，本發明提供一種電流抑制元件，其抑制在極性為正或負的電 脈沖被施加時流動的電流，上述電流抑制元件包括第一電極、電流抑制層、第二電極，上述 電流抑制層由SiNx構成，上述第一電極和上述第二電極中的至少一方由具有體心立方晶格 (bcc)結構的α-鎢(α-W)構成。在此，所謂SiNx是所謂的氮化硅，χ值表示氮化的程度。通過采用這種結構，能夠提供一種電流抑制元件，其具有如下特性能夠獲得在第 一電極和與第二電極鄰接的電流抑制層之間形成的勢壘所帶來的整流性，即使在施加極性 不同的電脈沖時，也能夠防止寫入干擾的發生，能夠在所選擇的電阻變化元件中流動電阻 變化所需的電流，并且在非選擇的電阻變化元件中不流動電阻變化所需的電流。就SiNx而言，能夠通過控制χ的值(即，SiNx氮化的程度)，來控制電流抑制層的 禁帶寬度。因而，通過根據與電流抑制層一起構成電流抑制元件的電極材料的種類，控制 電流抑制層的禁帶寬度，能夠控制在電極和與電極相鄰的電流抑制層之間形成的勢壘的大 小，能夠使用各種電極材料作為構成電流抑制元件的電極。由此，可獲得電流抑制元件及具 備該電流抑制元件的存儲元件的制造工藝的自由度變大的優點。此外，SiNx是在半導體產 業中已經有使用實際成果的材料。因此，半導體制造線的保養及維修方法、有關成膜或蝕刻 等的已有的設備及用于該設備的處理條件的轉換比較容易，能夠提供具有優良的生產能力 的電流抑制元件。另外，作為上述第一電極和上述第二電極的至少一方，應用α-W。W是在半導體產 業中已經有使用實際成果的材料，因此半導體制造線的保養及維修方法、有關成膜或蝕刻 等的已有的設備及用于該設備的處理條件的轉換比較容易，能夠提供具有優良的生產能力 的電流抑制元件。此外，W是電遷移耐性高的材料，因此，從電流抑制元件的可靠性上考慮， 更優選。在上述電流抑制元件中，上述電流抑制層也可以由SiNx (0 < χ ^ 0. 85)構成。
此外，上述電流抑制層由SiNx(0. 3 ^ χ ^ 0. 6)構成，由此，除具有良好的整流性 以外，還能夠使在第一電極和與第二電極相鄰的電流抑制層之間形成的勢壘的高度更加合 適，能夠使能夠在電流抑制元件中流動的電流密度達到30000A/cm2以上。其結果是，能夠 實現在向電阻變化元件寫入數據時，流過30000A/cm2以上的電流密度的電流。 另外，為了解決上述問題，本發明提供一種電流抑制元件的制造方法，該電流抑制 元件抑制在極性為正或負的電脈沖被施加時流動的電流，該電流抑制元件的制造方法包 括形成第一電極的工序、形成由SiNx構成的電流抑制層的工序、和形成第二電極的工序， 此外，還包括利用α-W形成上述第一電極和上述第二電極中的至少一方的工序，形成上 述電流抑制層的工序包括使用由多晶硅構成的靶，在含氮氣氛中進行濺射的工序。根據這種方法，作為電流抑制層的SiNx的χ值能夠只通過濺射時的氣氛(氮的氣 體流量比)進行控制，因此控制X的SiNx的成膜變得容易。另外，由于采用多晶硅作為靶材 料，因此能夠應用在半導體制造工藝中目前多用的DC濺射法，從設備可靠性的觀點考慮， 更優選。此外，由于使用多晶硅作為靶材料，因此容易保持高的純度，并且，使靶大口徑化。 因此，容易進行雜質少(因而，可利用χ的值有效地控制其特性)的SiNx的大面積成膜，其 結果是，能夠得到使用晶片容易大口徑化等這樣的品質管理及生產能力優異的制造方法。在上述電流抑制元件的制造方法中，形成由SiNx構成的電流抑制層的工序，也可 以是形成由SiNx (0 <χ^0. 85)構成的電流抑制層的工序。在上述電流抑制元件的制造方法中，形成α-鎢的工序也可以包括使用由鎢構 成的靶，在壓力為0. SPa以下的、含氬的氣氛中進行濺射的工序。另外，包括形成具有bcc結構的α-W作為上述第一電極和上述第二電極中的至 少一方的方法，W是在半導體產業中已經有使用實際成績的材料，因此，半導體制造線的 保養及維修方法、有關成膜或蝕刻等的已有的設備及用于該設備的處理條件的轉換比較 容易，能夠提供具有優良的生產能力的電流抑制元件。進一步，由于W是電遷移(Electro Migration)耐性高的材料，因此能夠提供可靠性優異的電流抑制元件的制造方法。另外，為了解決上述問題，本發明提供一種存儲元件，其包括電阻變化元件，其電 阻值由于極性為正或負的電脈沖的施加而變化，并且該電阻變化元件維持該變化后的電阻 值；和電流抑制元件，該電流抑制元件抑制在上述電脈沖被施加至上述電阻變化元件時流 動的電流，上述電流抑制元件包括第一電極、第二電極、和配置在上述第一電極與上述第二 電極之間的電流抑制層，上述電流抑制層由SiNx構成，上述第一電極和上述第二電極中的 至少一方由α-W構成。根據這種結構，能夠提供一種存儲元件即使施加極性不同的電脈沖時，也能夠防 止寫入干擾的發生，并且，即使電阻變化元件的電阻變化層使用金屬氧化物材料時，也能夠 在電阻變化元件中流動大電流，且能夠沒有問題地、可靠地寫入數據。尤其是在電流抑制層中采用SiNx的情況下，通過控制χ的值(即，SiNx的氮化程 度)就能夠控制電流抑制層的禁帶寬度。因而，通過根據與電流抑制層一起構成電流抑制 元件的電極材料的種類，控制電流抑制層的禁帶寬度，能夠控制在電極和與電極相鄰的電 流抑制層之間形成的勢壘的大小，能夠使用各種電極材料作為構成電流抑制元件的電極。 由此，可獲得存儲元件的結構的自由度變大這樣的優點。此外，SiNx是在半導體產業中已經 有使用實際成績的材料。因此，半導體制造線的保養及維修方法、有關成膜或蝕刻等的已有的設備及用于該設備的處理條件的轉換比較容易，能夠提供具有優良的生產能力的電流抑 制元件。在上述存儲元件中，上述電流抑制層也可以由SiNx (0 < χ ^ 0. 85)構成。另外，當應用具有bcc結構的α-鎢作為上述第一電極和上述第二電極中的至少 一方時，因為W是在半導體產業中已經有使用實際成績的材料，因此，半導體制造線的保養 及維修方法、有關成膜或蝕刻等的已有的設備和用于該設備的處理條件的轉換比較容易， 能夠提供具有優良的生產能力的電流抑制元件。此外，由于W是電遷移耐性高的材料，因 此，從存儲元件的可靠性的觀點考慮，更優選。此外，上述電流抑制層由SiNx(0. 3 ^ χ ^ 0. 6)構成，由此，除具有良好的整流性 以外，還能夠使在第一電極和與第二電極相鄰的電流抑制層之間形成的勢壘的高度更加合 適，能夠使能夠在電流抑制元件中流動的電流密度達到30000A/cm2以上。其結果是，能夠 實現在向電阻變化元件寫入數據時，使30000A/cm2以上的電流密度的電流流動。本發明提供一種存儲元件的制造方法，其包括形成電阻變化元件的工序，該電阻 變化元件的電阻值由于極性為正或負的電脈沖的施加而變化，且該電阻變化元件維持該變 化后的電阻值；和形成電流抑制元件的工序，該電流抑制元件抑制在上述電脈沖被施加至 上述電阻變化元件時流過的電流，形成上述電流抑制元件的工序包括形成第二電極的工 序、形成由SiNx構成的電流抑制層的工序、和形成第一電極的工序，包括利用a-W形成上 述第一電極和上述第二電極中的至少一方的工序，形成上述電流抑制層的工序包括使用由 多晶硅構成的靶，在含氮的氣氛中進行濺射的工序。根據這種方法，作為電流抑制層的SiNx的χ值，能夠僅通過濺射時的氣氛(氮的 氣體流量比)進行控制，因此控制了 X的SiNx的成膜變得容易。另外，因為采用多晶硅作 為靶材料，所以在半導體制造工藝中能夠適用目前多用的DC濺射法，從設備可靠性的觀點 考慮，更優選。此外，由于使用多晶硅作為靶材料，因此易保持高的純度，并且容易使靶大口 徑化。因此，容易進行雜質少(因而，可利用χ的值有效地控制其特性)的SiNx的大面積 成膜，結果是，能夠得到使用晶片的大口徑化變得容易等這樣的具有優良的品質管理及生 產能力的制造方法。在上述存儲元件的制造方法中，形成由SiNx構成的電流抑制層的工序， 也可以是形成由SiNx(0 < χ ^ 0. 85)構成的電流抑制層的工序；也可以是形成由 SiNx(0. 3 ^ χ ^ 0. 6)構成的電流抑制層的工序。在上述存儲元件的制造方法中，形成α-鎢的工序也可以包括使用由鎢構成的靶，在壓力為0. SPa以下的、含氬的氣氛中進行濺射的工序。在上述存儲元件的制造方法中，形成α -鎢的工序也可以包括通過CVD (化學氣 相沉積法)使α-鎢沉積的工序。另外，包括形成具有bcc結構的α-W作為上述第一電極和上述第二電極中的至少 一方的方法，W是在半導體產業中已經有使用實際成績的材料，因此，半導體制造線的保養 及維修方法、有關成膜或蝕刻等的已有的設備和用于該設備的處理條件的轉換比較容易， 能夠提供具有優良的生產能力的電流抑制元件。此外，由于W是電遷移耐性高的材料，因此 能夠提供可靠性優異的電流抑制元件的制造方法。另外，為了解決上述問題，本發明提供一種存儲裝置，其包括多個存儲元件，該存儲元件包括電阻變化元件，其電阻值由于極性為正或負的電脈沖的施加而變化，并且該電阻變化元件維持該變化后的電阻值；和電流抑制元件，該電流抑制元件抑制在上述電脈沖 被施加至該電阻變化元件時流動的電流，該電流抑制元件包括第一電極、第二電極和配置 在該第一電極與該第二電極之間的電流抑制層，該電流抑制層由SiNx構成，上述第一電極 和上述第二電極中的至少一方由α-鎢構成；多個位線；和與上述多個位線分別立體交叉 的多個字線，上述多個存儲元件包括上述電阻變化元件和上述電流抑制元件的串聯電路， 上述多個存儲元件配置在上述位線和上述字線立體交叉的各個部分，在該各個部分，上述 串聯電路的一端與其所對應的上述位線連接，上述串聯電路的另一端與其所對應的上述字 線連接。在上述存儲裝置中，該電流抑制層也可以由SiNx (00. 85)構成，上述電流 抑制層也可以由SiNx (0. 3彡χ彡0. 6)構成。本發明的上述目的、其他目的、特征及優點，從參照附圖對優選實施方式進行的詳 細的說明變得明白。發明效果本發明的電流抑制元件、存儲元件及它們的制造方法，具有如下效果，即在施加 極性不同的電脈沖時，也能夠防止寫入干擾的發生，并且能夠提供能夠使大電流在電阻變 化元件中流動的、能夠無問題地寫入數據的電流抑制元件、存儲元件及它們的制造方法。


圖1是示意性表示具備本發明的實施方式的電流抑制元件的存儲裝置的結構的 框圖。圖2是示意性地表示本發明的實施方式的電流抑制元件的結構的截面圖。圖3是表示利用盧瑟福背散射分光法(Rutherford BackscatteringSpectroscopy)對使氮氣的流量比變化而形成的多個SiNx膜中的χ的值進 行測定而得的結果的相關圖表。圖4是表示對包括由SiNx構成的膜厚為IOnm的電流抑制層和由W(鎢)構成的 一對電極的電流抑制元件的電流_電壓特性進行測定而得的結果的特性圖表。圖5是表示對包括由SiNx構成的膜厚為IOnm的電流抑制層和由W構成的一對電 極的電流抑制元件的電流_電壓特性進行測定而得的結果的特性圖表。圖6是表示用DC磁控濺射法形成的W的X射線衍射圖案的圖表。圖7(a)是W膜的SEM觀察相片的截面相片，圖7(b)是W膜的SEM觀察相片的從 斜上方看到的上表面相片。圖8(a)是W膜的SEM觀察相片的截面相片，圖8(b)是W膜的SEM觀察相片的從 斜上方看到的上表面相片。圖9(a)是W膜的SEM觀察相片的截面相片，圖9(b)是W膜的SEM觀察相片的從 斜上方看到的上表面相片。圖10(a)是W膜的SEM觀察相片的截面相片，圖10(b)是W膜的SEM觀察相片的 從斜上方看到的上表面相片。圖11是表示對四種W膜的電阻率進行測定而得的結果的圖表。
圖12是表示對包括由SiNx構成的膜厚為IOnm的電流抑制層和由W構成的一對電 極的電流抑制元件的電流-電壓特性進行測定而得的結果的特性圖表，(a)為χ = 0. 3時 的特性圖表，(b)為χ = 0. 6時的特性圖表。圖13(a) (d)是示意性地表示本發明的實施方式的存儲元件的構成例的截面 圖。圖14(a)、(b)是示意性地表示本發明的實施方式的存儲元件的構成例的截面圖。圖15是說明本發明的實施方式的存儲元件的制造方法之一例的流程圖。圖16是將采用CVD法形成的α _鎢膜與用濺射法形成的鎢膜進行比較而得的X 射線衍射光譜。圖17是示意性地表示電流抑制元件的電流_電壓特性的特性圖，(a)為變阻器等 二端子元件的特性圖，(b)為肖特基二極管的特性圖。符號的說明1 電阻變化元件2電流抑制元件3存儲元件3a存儲元件(選擇元件)4位線譯碼器5 讀出電路6、7字線譯碼器11 立體交叉部20存儲元件陣列21存儲裝置31 第二電極32 第一電極33 電流抑制層40下部電極41電阻變化薄膜42 上部電極43緊貼金屬層44 通孔配線45 絕緣膜WLO WL3 字線 BLO BL3 位線
具體實施例方式下面，參照附圖，對用于實施本發明的優選實施方式詳細地進行說明。圖1是示意性地表示具備本發明的實施方式的存儲元件的存儲裝置的結構的框 圖。另外，圖1僅圖示為了說明本發明所需的構成要素，其它的構成要素省略了圖示。如圖1所示，本實施方式的存儲裝置21是所謂的交叉點型的存儲裝置。該存儲裝置21包括存儲元件陣列20、和用于驅動存儲元件陣列20的周邊電路(例如位線譯碼器4、 讀出電路5、字線譯碼器6、7)。在此，實際的存儲元件陣列通常具有多個位線和多個字線，但在本說明書中，如圖 1所示，為了能夠容易地理解存儲元件陣列的構成，例示具備四條位線BLO BL3和四條字 線WLO WL3的存儲元件陣列20。在本實施方式的存儲元件陣列20中，四條位線BLO BL3和四條字線WLO WL3 按照相互成直角地立體交叉的方式配置。而且，在這些四條位線BLO BL3和四條字線 WLO WL3的各個立體交叉部11，配置有存儲元件3 (所謂的單元)。換言之，在本實施方式 的存儲元件陣列20中，存儲元件3配置成四行四列的矩陣狀。在此，各個存儲元件3由電 阻變化元件1和與該電阻變化元件1串聯連接的電流抑制元件2的串聯電路構成。而且， 該串聯電路的一端及另一端分別與對應其立體交叉部11的位線BLO BL3及字線WLO WL3連接。而且，如圖1所示，四條位線BLO BL3的一端與位線譯碼器4連接。此外，四條 位線BLO BL3的另一端與讀出電路5連接。而四條字線WLO WL3的兩端都與字線譯碼 器6、7連接。這樣，通過將兩個字線譯碼器6、7配置于字線WLO WL3的兩端，例如，能夠將字 線WLO WL3與字線譯碼器6和字線譯碼器7交替連接，使得第偶數個的字線與字線譯碼 器6連接、第奇數個的字線與字線譯碼器7連接。圖1中雖然沒有具體地圖示，但本實施方 式中采用了這種連接方式。通過采用這種結構，能夠減小字線WLO WL3的間隔，并且能夠 增大有關字線譯碼器6、7的電路配置的自由度。在這種存儲裝置21中，位線譯碼器4根據來自控制器(未圖示)的指令來選擇位 線BLO BL3。另外，字線譯碼器6、7根據來自控制器(未圖示)的指令來選擇字線WLO WL3。而且，位線譯碼器4和字線譯碼器6、7根據來自控制器的指令是數據的寫入(以下簡 稱為“寫入”)或數據的讀出(以下簡稱為“讀出”)，向位線BLO BL3中的被選擇的位線 和字線WLO WL3中的被選擇的字線之間，施加其電壓為規定的寫入電壓Vw的電脈沖(正 確地說，為電壓脈沖)，或其電壓為規定的讀出電壓Vr的電脈沖(正確地說，為電壓脈沖)。 另一方面，進行讀出時，讀出電路5檢測流過位線BLO BL3中的被選擇的位線的電流值， 讀出存儲在被選擇的存儲元件3中的數據，將該數據向控制器輸出。在此，圖1所示的位線 譯碼器4、讀出電路5、字線譯碼器6、7等周邊電路，例如由MOSFET構成。另外，存儲裝置21 通常通過半導體的制造工藝制作。另外，在本實施方式中，構成電流抑制元件2的第一電極32和第二電極31 (參照 圖2)，分別與電阻變化元件1的一個電極(未圖示)及字線WLO WL3中的任一個連接。 而電阻變化元件1的另一電極(未圖示)與位線BLO BL3中的任一個連接。但是，并不 僅限定于這種方式，例如，也可以采用如下結構令電流抑制元件2的第一電極32 (或第二 電極31)和電阻變化元件1的一個電極共用。接著，對構成本實施方式的存儲元件的電阻變化元件的結構詳細地進行說明。圖1所示的電阻變化元件1的構成為，在相對的一對電極(未圖示)之間，配置有 由電阻變化材料構成的薄膜(未圖示以下將該薄膜稱為“電阻變化薄膜”)。對該電阻變 化薄膜施加規定的電脈沖時，電阻變化薄膜的狀態在規定的低電阻狀態(以下，將該狀態簡稱為“低電阻狀態”)和規定的高電阻狀態(以下，將該狀態簡稱為“高電阻狀態”)之間 轉變。在此，該電阻變化薄膜只要不施加規定的電脈沖，就維持其轉變后的狀態。本實施 方式中，對該低電阻狀態和高電阻狀態分別分配二值數據的“O”和“ 1”中的任一方及另一 方，為了使電阻變化薄膜的狀態在低電阻狀態和高電阻狀態之間轉變，施加極性不同的電 脈沖。作為這種用于構成電阻變化薄膜的電阻變化材料，能夠使用鈣鈦礦(Perovskite)型 的金屬氧化物、典型金屬或過渡金屬的氧化物等。具體地說，作為用于構成電阻變化薄膜的電阻變化材料，可舉出=Pr(H)CaxMnO3(O < χ < 1)、Ti02、Ni0x(x > 0)、ZrOx(x > 0)、FeOx(x > 0)、Cux0(x > 0)、Ta0x(0 < χ < 2. 5) 等、它們的置換體或者它們的混合物及層疊結構物等。當然，電阻變化材料并不限定于這些 電阻變化材料。
接著，對構成本實施方式的存儲元件的電阻變化元件的制造方法進行說明。在形成電阻變化元件的情況下，在規定的基板的主面上，依次形成電極(未圖示 以下將該電極稱為“下部電極”)、電阻變化薄膜、與下部電極成對的電極(未圖示以下將 該電極稱為“上部電極”)。首先，就下部電極的成膜而言，成膜條件根據所使用的電極材料 等而變化，例如下部電極的材料使用Pt(白金)時，采用DC磁控濺射法，令成膜時的壓力 為0. 5Pa，令DC功率為200W，令Ar (氬)流量為6sCCm，調節成膜時間，以使得厚度為20 lOOnm。另外，下部電極的成膜方法并不僅限于濺射法，也可以使用所謂的化學氣相沉積法 (CVD法)或旋涂法，在此將其附記。接著，在下部電極的主面上形成電阻變化薄膜。該成膜方法也根據使用的電阻變 化薄膜的材料而不同，例如電阻變化薄膜的材料使用FeOx(氧化鐵)時，采用RF磁控濺射 法，通過在Ar氣氛下對氧化鐵靶進行濺射，形成FeOx薄膜。具體地說，令壓力為0. 5 2Pa， 令基板溫度為20 300°C，令Ar流量為20sCCm，令RF功率為200 300W，在此基礎上，調 節成膜時間，以使FeOx膜的厚度為20 lOOnm。另外，電阻變化薄膜的成膜方法并不僅限 于濺射法，也可以使用所謂的CVD法或旋涂法等。最后，在電阻變化薄膜的主面上，通過濺射法形成上部電極。在此，上部電極的成 膜條件根據使用的電極材料等而變化，例如在上部電極的材料使用Pt的情況下，與下部 電極的成膜時同樣，使用DC磁控濺射法，令成膜時的壓力為0. 5Pa,令DC功率為200W，令 Ar(氬)流量為6sCCm，調節成膜時間，以使厚度為20 lOOnm。另外，上部電極的成膜方法 并不僅限于濺射法，也可以使用所謂的CVD法或旋涂法，將其作為備注。接著，對本實施方式的電流抑制元件的特征的結構詳細地進行說明。在本實施方式中，電流抑制元件通過在相對的一對電極之間配置電流抑制層而構 成。其結構與之前敘述過的MIM 二極管或MSM 二極管的結構為相同的結構。而且，本實施 方式的電流抑制元件顯示出非線性的電阻特性，并且，電流-電壓特性相對于施加電壓的 特性實質上對稱。因此，根據本實施方式的電流抑制元件，即使在施加極性不同的電脈沖的 情況下，也能夠防止寫入干擾的發生。另外，本實施方式的電流抑制元件的電流-電壓特性，很大程度上依賴于在電極 和與電極相鄰的電流抑制層之間形成的勢壘，因為利用該勢壘產生整流性，所以獲得非線 性的電阻特性。本實施方式中，通過有效地利用這種特性，并將勢壘的高度抑制在一定程度 以下的高度，提供能夠流動大電流的電流抑制元件，對這樣的結構進行說明。
下面，參照附圖對本實施方式的電流抑制元件的具體結構詳細地進行說明。 圖2是示意性表示本發明的實施方式的電流抑制元件的結構的截面圖。 如圖2所示，電流抑制元件2由第一電極32、第二電極31和配置在這些第一電極 32與第二電極31之間的電流抑制層33構成。本實施方式中，作為上述第一電極或上述第二電極，適用鎢(W)。W是在半導體產 業中已經有使用實際成績的材料，因此，半導體制造線的保養及維修方法、有關成膜或蝕刻 等的已有的設備和用于該設備的處理條件的轉換比較容易，能夠提供具有優良的生產能力 的電流抑制元件。此外，W是電遷移耐性高的材料，因此，從電流抑制元件的可靠性考慮，更 優選。本申請的發明者等經銳意研究，結果發現，使用W作為電極材料制造電流抑制元件2 時，其中，該電流抑制元件2能夠使在導通狀態能夠流動的電流密度足夠大，就W而言，也優 選使用具有體心立方晶格(bcc結構)的α-W作為電極材料。另外，關于適用W電極時的 電流抑制元件特性的電極依賴性，將在后文中詳細地進行說明。而且，本實施方式中，電流抑制層33由SiNx(0 < χ ^ 0. 85)構成。SiNx這樣的硅化合物形成四面體(tetrahedral)類非晶半導體，該四面體類非晶 半導體形成四配位的鍵，該四面體類非晶半導體由于具有基本上與單晶硅、鍺的結構相近 的結構，因此具有如下特征由于導入硅以外的元素而形成的結構的不同，容易被反映在物 性上。因此，如果將硅化合物應用于電流抑制層33，就能夠利用硅化合物的結構控制作用來 控制電流抑制層33的物性。因而，由此能夠獲得如下效果能夠更加容易地控制與第一電 極32和第二電極31之間形成的勢壘。尤其是，當使用SiNx作為電流抑制層33時，通過改變SiNx中的氮的組成，能夠連 續地改變禁帶寬度，因此，能夠控制在第一電極32、第二電極31和與它們相鄰的電流抑制 層33之間形成的勢壘的大小，更加優選。此外，就SiNx的成分而言，具有在半導體的制造工序中極其一般地使用的硅和氮， 在現在的半導體的制造工序中正在被廣泛使用。因此，不會由于SiNx的導入而產生新的雜 質污染，在半導體制造線的保養維修上比較便利。另外，具有以下優點就加工而言，成膜或 蝕刻等能夠容易地轉用現有設備，就加工條件而言，也能夠進行現有的成膜或蝕刻條件的轉用。 其次，為了構成施加極性不同的電脈沖也能夠可靠地寫入數據的交叉點型的存儲 裝置，要求電流抑制元件為“表現非線形的電阻特性，并且電流_電壓特性相對于施加電壓 的極性實質上對稱的元件”，并且是“能夠流動向電阻變化元件寫入數據時所需的電流密度 的電流的元件”。另外，從存儲元件的微細化或高集成化的觀點考慮，優選，電流抑制元件能 夠微細化，并且特性的偏差較小。基于這種觀點，認為，在能夠作為電流抑制元件應用的二端子元件(例如MIM 二極 管、MSM 二極管、變阻器等)中，MIM 二極管因為具有在金屬間夾著絕緣體的結構，所以基本 上不適于總流過大電流的用途。另外，就變阻器而言，已知其特性起因于結晶粒界，但在理 論上會發生基于結晶的粒徑分布的不同的特性偏差，所以認為，不可避免地會發生微細化 時的動作特性偏差，在這一點上，不適于作為電流抑制元件。另外，在MSM 二極管使用非晶 半導體的情況下，理論上認為不易發生起因于半導體的結構的特性偏差，因此能夠避免微 細化時的動作特性偏差，但還沒有報告過總流通大電流的用途。
在電流抑制層33采用SiNx的情況下，如上所述，電流抑制層33的電傳導特性根據X的值不同而大幅變化。具體地說，就所謂的化學計量組成(stoichiometric composition) (x = 1. 33，即Si3N4)而言為絕緣體，由此，減小氮的比率時(即，減小χ的值時)，SiNx逐漸 作為半導體而動作。因此，通過適當地控制χ的值，能夠使具有電流抑制層33的電流抑制 元件2作為MSM 二極管發揮作用。在此，MSM 二極管在施加電壓為第一臨界電壓以下且為第 二臨界電壓以上的范圍內，電阻非常高，超過第一臨界電壓或低于第二臨界電壓時，電阻急 劇下降。即，MSM 二極管具有如下非線形的電阻特性在施加電壓超過第一臨界電壓或低于 第二臨界電壓的情況下，流過大電流(以下將流動該大電流的狀態稱為“導通狀態”)。本 實施方式中，通過將具有這種MSM 二極管的電阻特性的電流抑制元件2與電阻變化元件1 串聯連接，能夠可靠地抑制迂回電流。本申請的發明人等經銳意研究，結果發現，通過將SiNx中的χ的值控制為規定范 圍內的值，能夠制造電流抑制元件2，該電流抑制元件2具有與MSM 二極管同樣的電阻特性， 并且能夠使在導通狀態能夠流動的電流密度足夠大。另外，關于該SiNx中的適當的χ的值， 將在后面詳細地說明。接著，對構成本發明的實施方式的存儲元件的電流抑制元件的制造方法進行說 明。在制造電流抑制元件時，首先在規定的基板的主面上形成W作為第一電極32。W的 成膜使用DC磁控濺射法，將基板溫度設定為20 25°C，將Ar流量設定為50sCCm，將DC功 率設定為200 300W，將成膜時的壓力設定為0. 4 0. 8Pa，調節成膜時間，使厚度為20 IOOnm0接著，在第一電極32的主面上形成SiNx膜作為電流抑制層33。在進行該成膜 時，例如使用在Ar和氮的混合氣體氣氛下，對多晶硅靶進行濺射的方法(所謂的反應性濺 射法)。而且，作為典型的成膜條件，將壓力設定為0. 08 2Pa，將基板溫度設定為20 300°C，將氮氣的流量比(氮的流量相對于Ar和氮的總流量的比率)設定為0 40%，將 DC功率設定為100 1300W，在此基礎上，調節成膜時間，使SiNx膜的厚度為5 20nm。最后，在電流抑制層33的主面上，形成W作為第二電極31。W的成膜使用DC磁控 濺射法，將基板溫度設定為20 25°C，將Ar流量設定為50sCCm，將DC功率設定為200 300W，將成膜時的壓力設定為0. 4 0. 8Pa，調節成膜時間，以使厚度為20 lOOnm。在本實施方式中，在形成作為電流抑制層33的SiNx膜時，使用在Ar和氮的混合 氣體氣氛下對由多晶硅構成的靶進行濺射的、所謂的反應性濺射法。在使用硅作為靶并采 用濺射法時，在將單晶硅用作靶的情況下，靶的電阻較大，因此不應用在半導體制造工藝中 目前常用的DC濺射法，存在需要RF濺射法的成膜設備這樣的問題。另外，單晶硅形成的靶 難以在保持高純度的基礎上進行大口徑化。對此，將多晶硅用作靶材料時，能夠應用在半導 體制造工藝中目前常用的DC濺射法，從設備可靠性的觀點考慮，更優選。另外，使用多晶硅 作為靶材時，能夠容易地保持高純度，并將靶大口徑化。因此，雜質少的(因而，通過χ的值 有效地控制了其特性)SiNx的大面積成膜變得容易，結果是，能夠獲得使用晶片容易大口徑 化等這樣的具有優良的品質管理及生產能力的制造方法。在本實施方式中，SiNx膜中的χ的值能夠通過改變對由多晶硅構成的靶進行濺射 的條件(Ar和氮的氣體流量比等)，來使其適當變化。
圖3是表示通過盧瑟福背散射分光法對使氮氣的流量比變化而形成的多個SiNx 膜中的X的值進行測定而得的結果的相關圖表。圖3中，橫軸表示氮氣的流量比(氮的流 量相對于Ar和氮的總流量的比率)，縱軸表示SiNx膜的χ的值。另外，圖3表示有關使用 兩種DC濺射成膜裝置(以下稱為裝置A及裝置B)形成的SiNx膜的數據。在此，表示在裝 置A中使用直徑150mm的多晶硅靶，將壓力設定為0. 4Pa，將基板溫度設定為20°C，將DC功 率設定為300W進行成膜而得的試樣的測定結果。并且表示在裝置B中使用直徑300mm的 多晶硅靶，將總氣體流量設定為15sCCm(此時的壓力約為0. 08 0. IPa)，將基板溫度設定 為20°C，將DC功率設定為1000 1300W進行成膜而得的試樣的測定結果。如圖3所示，使用裝置A和裝置B中的任一成膜裝置，均能夠通過使氮氣的流量比 從0%到40%連續地變化，使SiNx膜中的χ的值連續地變化。這樣，通過氮氣的流量比使 SiNx膜中的氮的組成變化，從而使禁帶寬度連續地變化。由此，能夠適當地控制在第一電極 32、第二電極31和與它們相鄰的電流抑制層33之間形成的勢壘的大小。而且，由此能夠使 電流抑制元件2具有與MSM 二極管同樣的電阻特性，并且能夠充分增大在導通狀態能夠流 動的電流密度。下面，對SiNx中的適當的χ的值的研究內容進行說明。圖4是表示在-2 2V的施加電壓的范圍內每隔0. 25V對具備由SiNx構成的膜厚為IOnm的電流抑制層和由鎢(W)構成的一對電極的電流抑制元件的電流-電壓特性進 行測定而得的結果的特性圖表。圖4中，橫軸表示向電流抑制元件施加的電壓，縱軸表示流 過電流抑制元件的電流的絕對值。本實驗中，利用濺射法在基板的主面上進行依次對W、SiNx、W進行成膜并層疊后， 采用通常的光刻法和干蝕刻，制成電極面積為1平方微米的電流抑制元件2，將該電流抑制 元件2作為測定對象。在此，SiNx薄膜通過在氬和氮的混合氣體氣氛下對多晶硅靶進行濺 射而形成。SiNx膜中的χ的值通過改變濺射條件(氬和氮的氣體流量比等)而變化，χ的 值分別為0. 3,0. 45,0. 6,0. 85。另外，在本實驗中的W的成膜中使用DC磁控濺射法，將基 板溫度設定為20 25°C，將Ar流量設定為50sCCm，將DC功率設定為300W，將成膜時的壓 力設定為0. 4Pa,由此形成α -ff的膜(關于采用W電極時的電流抑制元件特性的電極依賴 性，將在后面詳細地說明)。如圖4所示，第一和第二電極32、31使用W，且由SiNx構成電流抑制層33的電流 抑制元件2表現出非線形的電阻特性，并且是電流_電壓特性相對于施加電壓的極性實質 上對稱的元件。另外，從圖4還可以看出，在電流抑制層33采用SiNx時，隨著χ的值變大， 在第一、第二電極32、31和與它們相鄰的電流抑制層33之間形成的勢壘變大，與此對應，成 為導通狀態的電壓變大。實際上可知，在χ的值為0. 3到0. 85的范圍內，第一電極32和第二電極31之間 的施加電壓為-2V或2V時，與施加電壓為OV時相比較，電流密度的絕對值增大4位以上， 具有良好的雙向二極管特性。另外，在用同一施加電壓進行比較時，χ的值較小時流過的電 流密度較大。另外可推測，在χ的值不足0.3的情況下，能夠得到更大的電流密度。因而認 為，電流抑制層33采用SiNx時，優選χ的值大于0且為0. 85以下。采用該結構時，電流抑 制層33作為半導體發揮作用，電流抑制元件2作為MSM 二極管發揮作用。圖5是表示圖4中作為測定對象的電流抑制元件中，SiNx的χ的值為0. 3,0. 45、0. 6時，在比圖4更大的施加電壓的區域對其電流_電壓特性進行測定而得的結果的特性 圖表。另外，圖5中，為了便于說明，省略了施加電壓的極性為負時的電流-電壓特性的圖 示。如圖5所示，通過令SiNx中的χ的值為0. 3 0. 6，能夠施加的電壓根據各自的條件為 2. 5V 3. 4V，在任何情況下均能夠實現超過30000A/cm2的大的電流密度。因而認為，構成 將W設置為電極的電流抑制元件時，為了實現超過30000A/cm2的大的電流密度，優選令χ的 值為0.3以上、0.6以下。 這樣，在第一、第二電極32、31和與它們相鄰的電流抑制層33之間形成的勢壘的 大小基本上根據構成第一和第二電極32、31的材料的功函數(work function)而變化，但 通過將構成電流抑制層33的SiNx的χ的值設定為適當的值，能夠實現期望的勢壘的大小。 艮口，根據本實施方式，通過將構成電流抑制層33的SiNx的χ的值設定為適當的值，能夠將 電流抑制元件2的電阻特性控制為所要求的特性，獲得電流抑制元件2或存儲元件3的設 計自由度變大的優點。接著，對電流抑制元件特性對電極材料的依賴性進行說明。圖6表示用DC磁控濺射法成膜得到的鎢(W)的X射線衍射圖案，表示使X射線以 入射角1度向鎢薄膜試樣入射，使檢波器的角度(θ :從入射X射線的延長線到檢波器的角 度)變化時的X射線衍射強度。試樣是通過在Ar氣氛下對W靶進行濺射，形成W的膜而形成的。另外，作為成膜條 件，將基板溫度設定為20 25°C，將Ar流量設定為50sCCm，將DC功率設定為200 300W， 在此基礎上，在壓力為0.4Pa、0.8Pa、2Pa、4Pa四個條件下制作試樣。觀察圖6可以看出，W 膜的結構因成膜時的壓力不同而不同。成膜時的壓力為0. 4Pa或0. SPa時，在X射線衍射 圖案中可看到起因于α-鎢(α-W)的峰值群(圖中用“丨”表示的40. 3°和73. 2°兩個 峰值)，根據該事實能夠認為，W為由具有面心立方晶格結構的α-W構成的薄膜。而在成膜 時的壓力為2Pa或4Pa時，起因于α -ff的峰值組變小或消失，并且，出現起因于具有A15結 構的β-鎢(β-W)的峰值組(圖中用“丨”表示的35. 5°、39.9°、43.9°、75. 2°四個峰 值)，由于這些峰值變大，因此認為形成有主要由β "W構成的W的薄膜。在此，用X射線衍射法對Ci-W和β-W的存在進行了解析，但也能夠用透射型電子 顯微鏡的電子線衍射圖案進行分析。圖7(a)、(b)、圖8(a)、(b)、圖9(a)、(b)、圖10(a)、(b)是在上述的四個條件下成 膜而得的、膜厚為約50nm的W的膜的SEM相片。圖7 (a)、圖8 (a)、圖9 (a)、圖10 (a)為W的 成膜時的壓力分別為0. 4Pa、0. 8Pa、2Pa、4Pa時的、對W的膜的截面進行SEM觀察時拍攝到 的相片，圖7 (b)、圖8 (b)、圖9 (b)、圖10 (b)為W的成膜時的壓力分別為0. 4Pa、0. 8Pa、2Pa、 4Pa時的、從斜上方對W的膜的表面進行SEM觀察時拍攝到的相片。另外，圖7 圖10中， 用“一W”表示圖中的W的膜。觀察這些相片可知，與圖6同樣，W的膜的結構根據成膜時的 壓力不同而不同。成膜時的壓力為0.4Pa(圖7)或0. SPa(圖8)時(S卩，α-W時)，可觀察 到W具有稠密的結構，且其表面平滑。另一方面，成膜時的壓力為2Pa(圖9)或4Pa(圖10) 時，W的膜為柱狀結構，其表面可看到凹凸。圖11表示對這四種W的膜的電阻率進行測定而得的結果，反映圖6或圖7 圖10 中所看到的那樣的結構的變化，可知W的膜的電阻率由于成膜時的壓力的不同而不同。即， 如圖11所示，成膜時的壓力為0. 4Pa或0. 8Pa時(即，α-W時)，電阻率為2X 10_2mΩ cm左右，相對于此，成膜時的壓力為2Pa時的電阻率為4X 10—1HiQ cm，壓力為4Pa時，電阻率為2m Ω cm0圖12 (a)、圖12 (b)與圖4同樣，是表示對具備由SiNx構成的膜厚為IOnm的電流抑 制層和由W構成的一對電極的電流抑制元件的電流-電壓特性、每隔0. 25V進行測定而得 的結果的特性圖表，橫軸表示向電流抑制元件施加的電壓，縱軸表示流過電流抑制元件的 電流的絕對值。在此，圖12 (a)表示為SiNx的χ的值為0. 3時的電流-電壓特性，圖12 (b) 表示SiNx的χ的值為0. 6時的電流-電壓特性，與圖6同樣，對W的成膜使用上面所述的 四個條件(壓力=0. 4Pa、0. 8Pa、2Pa、4Pa)。另外，電流抑制元件2的制作方法，與圖4中 成為測定對象的電流抑制元件的制作方法同樣。在W電極的成膜時的壓力為0. SPa時，表 示與W電極的成膜時的壓力為0. 4Pa時大致相同的電流-電壓特性，因此可知，電極材料為 α-W的電流抑制元件作為電流抑制元件顯示良好的電流-電壓特性，并且如圖5中已經看 到的那樣，能夠實現超過30000A/cm2的大的電流密度。另一方面，在W電極的成膜時的壓力 為2Pa或4Pa的(即，電極材料主要由β -W構成)時，不依賴于構成電流抑制層的SiNx中 的χ的值，在向電流抑制元件施加的電壓為士0.5V時已經流過非常大的電流。因而，不依 賴于施加電壓的正負，為電極間的泄露電流非常大的電流抑制元件，不顯示W電極的成膜 時的壓力為0. 4Pa或0. SPa時那樣的電流-電壓特性。認為這起因于圖7 圖10中所看 到的那樣的W膜的表面狀態的不同等，W電極成膜時的壓力為2Pa或4Pa的(S卩，電極材料 主要由β-W構成)的情況下，不論χ的值如何，在構成電流抑制層的SiNj^PW電極之間都 未形成勢壘。因而，在考慮使用W作為電極材料的情況下，優選電極材料的電阻率更低、應 用于電流抑制元件時顯示良好的電流-電壓特性，并且能夠實現超過30000A/cm2的大的電 流密度的α -W。另外，從熱力學的觀點來看，α -W比β -W穩定，β -W在高溫下伴隨體積變 化(收縮)會變為α-W，因為認為，在使用W作為電極材料時，從電流抑制元件的可靠性的 觀點考慮，也優選α-W。另外，作為形成α -W的方法，如之前所述，能夠采用濺射法，但不僅限定于此，也 可以使用所謂的CVD法等。另外，在采用濺射法作為形成α-W的方法時，根據之前的實驗 結果，只要在壓力為0. SPa以下的Ar氣氣氛下對W靶進行濺射即可。接著，對本發明的實施方式的存儲元件的結構及其制造方法進行說明。圖13是關于本發明的實施方式的存儲元件，示意性地表示幾個結構例的截面圖。 圖13(a)是具備由下部電極40、電阻變化薄膜41、上部電極42構成的電阻變化元件1、和由 第一電極32、電流抑制層33、第二電極31構成的電流抑制元件2的存儲元件3，電流抑制元 件2形成于上部電極42上。存儲元件3的結構并不僅限于此，也可以采用如下結構使上 部電極42和第一電極32共用的結構(圖13 (b))、或在上部電極42與第二電極32之間配 置緊貼金屬層43的結構(圖13(c))。另外，也可以采用利用通孔配線44將上部電極42和 第一電極32連接的結構(圖13(d))。作為該類型，可考慮用相同材料構成通孔配線44和 第一電極32(圖14(a)及圖14(b))。通過將具有優良的埋向通孔的埋入性的W用于通孔配 線44和第一電極32，能夠獲得適于微細加工的存儲元件。進一步，也可以代替圖13(a) (d)、圖14(a) (b)所示那樣的、在電阻變化元件1上形成有電流抑制元件2的結構，將上 下的配置翻轉，在電阻變化元件1之下形成電流抑制元件2 (未圖示)。另外，本發明的實施 方式的存儲元件的結構并不限定于以上所說明的結構，對其加以附注。
圖15是說明本發明的實施方式的存儲元件的制造方法之一例的流程圖。為了明 確化，表示標注有編號的一系列工序，但其編號不是一定表示各自的工序順序。也可以省略 這些工序的一部分，或者也可以平行地進行，不要求嚴格地維持一系列的順序。下面以圖13(a)為例進行說明。首先，在工序110，準備基板，在工序120，在規定的基板的主面上依次形成下部電 極40、電阻變化薄膜41、上部電極42，由此形成電阻變化元件1。接著，在工序130，作為形成電流控制元件2的第一電極32，在電阻變化元件的上 部電極上形成α -W。工序130能夠采用濺射法或CVD法等方法。在工序130中使用濺射法 時，能夠使用DC磁控濺射法。典型的成膜條件是壓力為0. 4 0. 8Pa、DC功率為200 300W、Ar流量為50SCCm，但并不僅限于此。另外，優選第二電極32的厚度約為20 lOOnm。從電流抑制元件的接通電流、電流抑制元件的可靠性、進而與現在的半導體的制 造工藝的親和性的觀點考慮，更優選選擇w(特別是α-w)作為第一電極32。此外，選擇W 時，W是在硅半導體的各種工序中已經有使用實際成績的材料，具有如下優點濺射法、CVD 法等各種成膜方法或蝕刻等相關的現有的設備及用于該設備的處理條件的轉用比較容易。接著，在工序140，在第一電極32上形成構成電流抑制層33的SiNx。在工序140 中能夠采用濺射法、CVD法等方法。在工序140中使用濺射法的情況下，能夠采用在Ar和 氮的混合氣體氣氛中對多晶硅靶進行濺射的反應性濺射法。典型的成膜條件是壓力為 0. 08 2Pa、基板溫度為20 300°C、氮氣的流量比(氮的流量相對于Ar和氮的總流量的 比率)為0 40%、DC功率為100 1300W，但并不僅限于此。另外，優選SiNx膜的厚度約 為5 20nmo接著，在工序150中，作為形成電流抑制元件2的第二電極31，在電阻變化元件的 上部電極上形成α-W。在工序150中，能夠采用濺射法、CVD法等方法。在工序150中使用 濺射法的情況下，能夠使用DC磁控濺射法。典型的成膜條件是壓力為0. 4 0. 8Pa.DC功 率為200 300W、Ar流量為50sCCm，但并不僅限于此。另外，優選第一電極31的厚度約為 20 lOOnm。從電流抑制元件的接通電流、電流抑制元件的可靠性、進而與現在的半導體的制 造工藝的親和性的觀點考慮，更優選選擇W(特別是α-W)作為第一電極31。進一步，在選 擇W時，W是在硅半導體的各種工序中已經有使用實際成績的材料，具有如下優點濺射法、 CVD法等各種成膜方法或蝕刻等相關的現有的設備和用于該設備的處理條件的轉用變得比 較容易。另外，關于工序130中的第一電極32及工序150中的第二電極31的構成材料的 選擇，如上所述，優選α-W，但從存儲元件3的制造工藝整體的整合性(可舉出將電流抑制 元件2和電阻變化元件1連接的層的緊貼性的確保等)考慮，存在優選第一電極32或第二 地31中的任一方使用W以外的電極材料的情況。該情況下，作為W以外的電極材料，能夠 從Al、Cu、Ti、Ir、Cr、Ni、Nb等金屬、這些金屬的混合物(合金)或者層疊結構物，或TiN、 Tiff, TaN、TaSi2, TaSiN、TiAIN、NbN、WN、WSi2^ffSi N、RuO2, In2O3、SnO2, IrO2 等具有導電性的 化合物、或這些具有導電性的化合物的混合物或層疊結構物中進行選擇。其中，優選從電遷 移耐性高的材料即Cr、Mo、Nb、Ta、Ti、V、Zr、Hf等過渡金屬、及硅化物、氮化物(nitride)、 碳化物、硼化物等化合物中進行選擇。當然，電極材料并不限定于這些材料，只要是利用在其與電流抑制層33之間形成的勢壘可產生整流性的材料即可。圖15為對圖13(a)所示的存儲元件的制造方法之一例進行說明的流程圖，但通過 對其進行工序的追加或變更等，能夠表示圖13(b) (d)及圖14(a) (b)所示的存儲元 件的制造方法的一例。例如，制造圖14(b)所示的存儲元件時，在圖15中只要將工序130 省略即可。另外，制造圖13(c)所示的存儲元件時，在圖15中，只要在工序120和工序130 之間追加在上部電極40上形成緊貼金屬層43的工序即可。進而，制造圖13(d)所示的存 儲元件時，只要在工序120和工序130之間追加用絕緣膜45覆蓋在電阻變化元件1上的 工序、貫通絕緣膜45形成直到上部電極42的通孔(未圖示)的工序、用W等導電性材料填 充通孔(未圖示)而形成通孔配線44的工序，在工序130，只要以與通孔配線44導通的方 式形成第二電極32即可。另外，以上是存儲元件的制造方法之一例，制造方法并不僅限于 這些，對其加以附注。以上，根據本發明，在向存儲元件寫入數據時，按照向將要寫入數據的電阻變化元 件施加大的絕對值的電壓，向其之外的電阻變化元件施加小的絕對值的電壓的方式，設定 電脈沖的電壓時，在將要寫入數據的電阻變化元件中流過大電流，在其之外的電阻變化元 件中沒有電流流過。因而，即使在使用金屬氧化物材料構成電阻變化元件的情況下，數據也 能夠可靠地被寫入所選擇的電阻變化元件，而在此之外的電阻變化元件中不會寫入數據。而且，本發明的電流抑制元件對于極性為正和負的任何施加電壓，均顯示與MIM 二極管、變阻器等的電阻特性同樣的電阻特性，因此，即使使用極性不同的寫入電脈沖，也 能夠可靠地抑制迂回電流。由此，能夠可靠地防止存儲裝置中的寫入干擾的發生。此外，根據本發明，因為能夠使用半導體的制造工藝及其制造設備來制造電流抑 制元件，所以對電流抑制元件進行微細化變得容易，并且，能夠制造高品質的電流抑制元 件。由此，能夠實現施加極性不同的電脈沖來寫入數據的存儲元件及將該存儲元件配置為 矩陣狀的存儲裝置的小型化和高品質化。以下，就形成α-W作為電極的方法而言，對利用CVD法的情況進行說明。該方法 在電流抑制元件、存儲元件、存儲裝置的任一個的制造方法中均能夠使用。在利用CVD法形成α-鎢膜時，首先，令基板溫度為400 [°C]以上、450[°C]以下， 令成膜壓力為30[Torr]以上、80[Torr]以下，令WF6氣體的流量為30 [seem]以上、40 [seem] 以下，令SiH4氣體的流量為10[SCCm]以上、30[SCCm]以下，利用SiH4對WF6進行還原，由此 形成成為鎢的核的層(核形成步驟)。接著，令基板溫度為400 [°C]以上、450 [°C]以下，令 成膜壓力為80[Torr]以上、100[Torr]以下，令WF6氣體的流量為90 [seem]以上、100 [seem] 以下，令H2氣體的流量為700 [seem]以上、1000 [seem]以下，利用H2對WF6進行還原，由此 形成成為鎢膜(膜形成步驟)。圖16是將采用CVD法形成的α _鎢膜與用濺射法形成的鎢膜進行比較而得的X射線衍射光譜。實驗條件如下。在基板溫度=409[°C ]、成膜壓力=30[1\)1^]、1&氣體的流量= 40[% 11]、5讓4氣體的流量=27 [seem]的條件下，利用SiH4對WF6氣體進行還原，由此形成 成為鎢的核的層。接著，在基板溫度=415[°C ]、成膜壓力=90[Torr]、WF6氣體的流量= 95 [seem]、H2氣的流量=700 [seem]的條件下，利用H2氣將WF6氣體還原，由此形成鎢膜。圖16中， 表示β-鎢的峰，〇和厶表示α-鎢的峰。雖然存在 和〇接近的情況，但兩者分別為β-鎢和α-鎢的固有的峰。觀察圖16可知，在本實施例(CVD)中，能夠確認起因于α -鎢(α -W)的峰(40. 3°及73.2°兩個峰。因而可知，本實施例中也形成有α-鎢。另外，用Δ表示的峰(58.3° ) 僅在本實施例(CVD)中看到，利用濺射形成的α-鎢中沒有清楚地看到。認為這是因為制 造方法不同，因此得到的鎢膜的取向性不同。另外，即使在使用濺射法的情況下、使用CVD法的情況下，或者進一步使用除此以 外的方法的情況下，當然會在由SiNx構成的電流抑制層、由α-鎢構成的電極中混入其它 的雜質。本發明在不失上述的本發明的作用效果的限度內，包括在電流抑制層、電極中混入 有雜質、其它材料的方式。以上，以幾個實施方式為例進行了有關本發明的說明，但上述的實施方式在不脫 離本發明的范圍和精神的情況下，能夠進行明顯的變更，對此加以附注。根據上述說明，本領域技術人員很明顯能夠想到本發明的許多改良及其它實施方 式。因而，上述說明應僅僅解釋為例示，是為了向本領域技術人員說明執行本發明的優選實 施方式而提供的。在不脫離本發明的精神的情況下，能夠對其結構和/或功能的詳細進行 實質性的變更。產業上的可利用性本發明的電流抑制元件及其制造方法、以及存儲元件及其制造方法，即使在施加 極性不同的電脈沖時也能夠防止寫入干擾的發生，并且作為能夠在電阻變化元件中流過大 電流的、不會發生寫入干擾且能夠無問題地寫入數據的電流抑制元件，在產業上具有充分 的可利用性。
權利要求
一種電流抑制元件，其抑制在極性為正或負的電脈沖施加時流動的電流，該電流抑制元件的特征在于包括第一電極、電流抑制層和第二電極，所述電流抑制層由SiNx構成，所述第一電極和所述第二電極中的至少一方由α-鎢構成。
2.如權利要求1所述的電流抑制元件，其特征在于 所述電流抑制層由SiNx構成，其中，O < χ < 0. 85。
3.如權利要求1所述的電流抑制元件，其特征在于 所述電流抑制層由SiNx構成，其中，0. 3 < χ < 0. 6。
4.一種電流抑制元件的制造方法，該電流抑制元件抑制在極性為正或負的電脈沖施加 時流動的電流，該電流抑制元件的制造方法包括形成第一電極的工序、形成由SiNx構成的 電流抑制層的工序和形成第二電極的工序，該電流抑制元件的制造方法的特征在于包括利用α-鎢形成所述第一電極和所述第二電極中的至少一方的工序， 形成所述電流抑制層的工序包括使用由多晶硅構成的靶，在含氮的氣氛中進行濺射 的工序。
5.如權利要求4所述的電流抑制元件的制造方法，其特征在于形成由SiNx構成的電流抑制層的工序是形成由SiNx (0 <χ^0. 85)構成的電流抑制層的工序。
6.如權利要求4所述的電流抑制元件的制造方法，其特征在于形成α “鎢的工序包括使用由鎢構成的靶，在壓力為0. SPa以下的、含氬的氣氛中進 行濺射的工序。
7.一種存儲元件，包括電阻變化元件，其電阻值由于極性為正或負的電脈沖的施加而變化，并且該電阻變化 元件維持該變化后的電阻值；和電流抑制元件，該電流抑制元件抑制在所述電脈沖施加至所述電阻變化元件時流動的 電流，該存儲元件的特征在于所述電流抑制元件包括第一電極、第二電極和配置在所述第一電極與所述第二電極之 間的電流抑制層，所述電流抑制層由SiNx構成，所述第一電極和所述第二電極中的至少一方由α-鎢構成。
8.如權利要求7所述的存儲元件，其特征在于 所述電流抑制層由SiNx構成，其中，0 < χ < 0. 85。
9.如權利要求7所述的存儲元件，其特征在于 所述電流抑制層由SiNx構成，其中，0. 3 < χ < 0. 6。
10.一種存儲元件的制造方法，其包括形成電阻變化元件的工序，該電阻變化元件的電阻值由于極性為正或負的電脈沖的施 加而變化，且該電阻變化元件維持該變化后的電阻值；和形成電流抑制元件的工序，該電流抑制元件抑制在所述電脈沖施加至所述電阻變化元件時流動的電流，該存儲元件的制造方法的特征在于形成所述電流抑制元件的工序包括形成第一電極的工序、形成由SiNx構成的電流抑 制層的工序和形成第二電極的工序，包括利用α-鎢形成所述第一電極和所述第二電極中的至少一方的工序， 形成所述電流抑制層的工序包括使用由多晶硅構成的靶，在含氮的氣氛中進行濺射 的工序。
11.如權利要求10所述的存儲元件的制造方法，其特征在于形成由SiNx構成的電流抑制層的工序是形成由SiNx (0 <χ≤0. 85)構成的電流抑制層的工序。
12.如權利要求10所述的存儲元件的制造方法，其特征在于形成由SiNx構成的電流抑制層的工序是形成由SiNx (0. 3 ≤χ ≤ 0. 6)構成的電流抑制層的工序。
13.如權利要求10所述的存儲元件的制造方法，其特征在于形成α-鎢的工序包括使用由鎢構成的靶，在壓力為0. SPa以下的、含氬的氣氛中進 行濺射的工序。
14.如權利要求10所述的存儲元件的制造方法，其特征在于 形成α -鎢的工序包括通過CVD使α -鎢沉積的工序。
15.一種存儲裝置，其特征在于，包括多個存儲元件，該存儲元件包括電阻變化元件，其電阻值由于極性為正或負的電脈沖 的施加而變化，并且該電阻變化元件維持該變化后的電阻值；和電流抑制元件，該電流抑制 元件抑制在所述電脈沖施加至該電阻變化元件時流動的電流，該電流抑制元件包括第一電 極、第二電極和配置在該第一電極與該第二電極之間的電流抑制層，該電流抑制層由SiNx 構成，所述第一電極和所述第二電極中的至少一方由α-鎢構成； 多個位線；和與所述多個位線分別立體交叉的多個字線，所述多個存儲元件包括所述電阻變化元件和所述電流抑制元件的串聯電路， 所述多個存儲元件配置在所述位線和所述字線立體交叉的各個部分，在該各個部分， 所述串聯電路的一端與其所對應的所述位線連接，所述串聯電路的另一端與其所對應的所 述字線連接。
16.如權利要求15所述的存儲裝置，其特征在于該電流抑制層由SiNx構成，其中，0 < χ ^ 0. 85。
17.如權利要求15所述的存儲裝置，其特征在于 該電流抑制層由SiNx構成，其中，0. 3≤χ≤0. 6。
全文摘要
本發明一種電流抑制元件、存儲元件及它們的制造方法。該存儲元件(3)包括電阻變化元件(1)，其呈矩陣狀地配置在存儲裝置上，其電阻值由于極性為正或負的電脈沖的施加而變化，并且該電阻變化元件(1)維持該變化后的電阻值；和電流抑制元件(2)，其在電脈沖被施加至電阻變化元件(1)時，抑制流動的電流，電流抑制元件(2)包括第一電極、第二電極、以及配置在第一電極和第二電極之間的電流抑制層。電流抑制層由SiNx構成，第一電極和第二電極中的至少一方由α-鎢構成。
文檔編號H01L49/00GK101816070SQ20098010036
公開日2010年8月25日 申請日期2009年5月1日 優先權日2008年7月11日
發明者三河巧, 岡田崇志, 有田浩二, 飯島光輝 申請人:松下電器產業株式會社