專利名稱：半導體器件、制造半導體器件的方法和閃存器件的制作方法
技術領域：
本發明涉及一種半導體器件、制造半導體器件的方法和閃存器件。
背景技術：
隨著信息處理技術的發展，出現了高度集成的閃存器件。特別是出現了具有SONOS 結構的閃存器件。閃存器件的集成度增加以后，溝道區的長度變短，并且編程和擦除的效率 下降。
發明內容
本發明的實施例涉及一種半導體器件、制造半導體器件的方法和閃存器件，所述 半導體器件彌補了溝道區長度短的不足，提高了器件特性。根據實施例，半導體器件可包括以下部件的至少之一半導體襯底；柵極，形成在 所述半導體襯底上和/或上方；源極區，形成在所述柵極的側壁上和/或上方；漏極區，形 成在所述柵極的另一側；以及溝道區，形成在所述源極區與所述漏極區之間，所述溝道區包 括第一溝道區和第二溝道區，所述第一溝道區具有第一閾值電壓，所述第二溝道區具有第 二閾值電壓，所述第二閾值電壓大于所述第一閾值電壓。根據實施例，半導體器件可包括以下部件的至少之一半導體襯底；柵極，形成在 所述半導體襯底上方；源極區，形成在所述半導體襯底中且位于所述柵極的一側；漏極區， 形成在所述半導體襯底中且位于所述柵極的另一側；以及溝道區，形成在所述源極區與所 述漏極區之間，所述溝道區包括第一溝道區和第二溝道區，所述第一溝道區具有第一閾值 電壓，所述第二溝道區具有第二閾值電壓，所述第二閾值電壓大于所述第一閾值電壓。根據實施例，制造半導體器件的方法可包括以下步驟的至少之一通過在第一導電類型半導體襯底中注入第二導電類型雜質，形成低閾值電壓區；通過在與低閾值電壓區 相鄰的區域中注入濃度比低閾值電壓區高的第二導電類型雜質，形成高閾值電壓區；在所 述低閾值電壓區與所述高閾值電壓區之間的邊界上和/或上方形成柵極；以及在所述柵極 的兩側形成源極區和漏極區。根據實施例，制造半導體器件的方法可包括以下步驟的至少之一通過在第一導 電類型半導體襯底中以第一濃度注入第二導電類型雜質，形成低閾值電壓區；通過在所述 第一導電類型半導體襯底中以第二濃度注入第二導電類型雜質，形成與所述低閾值電壓區 相鄰的高閾值電壓區，所述第二濃度高于所述低閾值電壓區中所述第二導電類型雜質的濃 度；在所述第一導電類型半導體襯底上且在所述低閾值電壓區與所述高閾值電壓區之間的 邊界處形成柵極；以及在所述第一導電類型半導體襯底中且在所述柵極的兩側形成源極區和漏極區。根據實施例，閃存器件可包括以下部件的至少之一第一導電類型半導體襯底； 浮柵，形成在所述半導體襯底上和/或上方；控制柵，形成在所述浮柵上和/或上方；源極 區，形成在所述浮柵的一側；漏極區，形成在所述浮柵的另一側；以及溝道區，形成在所述 源極區與所述漏極區之間，所述溝道區包括第一溝道區和第二溝道區，所述第一溝道區與 所述源極區相鄰且具有第一閾值電壓，所述第二溝道區具有第二閾值電壓，所述第二閾值 電壓大于所述第一閾值電壓。根據實施例，半導體器件可包括以下部件的至少之一半導體襯底；浮柵，形成在 所述半導體襯底上方；控制柵，形成在所述浮柵上方；源極區，形成在所述半導體襯底中且 位于所述浮柵的一側；漏極區，形成在所述半導體襯底中且位于所述浮柵的第二側；以及 溝道區，形成在所述半導體襯底中且位于所述源極區與所述漏極區之間，所述溝道區包括 第一溝道區和第二溝道區，所述第一溝道區具有第一閾值電壓且形成為與所述源極區相 鄰，所述第二溝道區形成為與所述漏極區相鄰且具有第二閾值電壓，所述第二閾值電壓大 于所述第一閾值電壓。根據實施例的半導體器件包括溝道區，溝道區具有諸如以不同濃度注入雜質的區 域等其他部分。因此，流入溝道區的電流量會根據位置的不同而變化，從而能提高半導體器 件特性。在半導體襯底中可形成凹槽以獲得這樣的結構，使得溝道區具有彎曲的橫截面， 因此，根據實施例的半導體器件可具有高擊穿電壓漏源極襯底(BVdss)。根據實施例的溝道區在其與漏極區相鄰的部分具有高閾值電壓，而在其與源極區 相鄰的部分具有低閾值電壓。因此，根據實施例的閃存器件能夠分別提高其擦除速度和編 程速度。
示例性圖1至圖7示出根據實施例的閃存器件和制造閃存器件的方法。
具體實施例方式應當理解，在實施例的描述中，應當理解的是當襯底、膜、區域、凹槽等部件中的每 一個被指稱是形成在襯底、膜、電極、區域、凹槽等部件中的每一個“上”或“下”時，所述“上” 或“下”包括“直接”形成的部件或者經由其他部件間接形成的部件。在每個部件“上”或 “下”的含義要參照附圖來說明。在附圖中可夸大每個部件的尺寸。此外，應當理解的是每 個部件的尺寸不一定完全表示實際尺寸。示例性圖1是剖視圖，其示出根據實施例的閃存器件。如圖1所示，根據實施例的閃存器件包括半導體襯底100、器件隔離層200、隧道氧化物310、浮柵320、ONO層330、控制柵340、源極區600和漏極區700。半導體襯底100是ρ型半導體襯底100。在半導體襯底100中由器件隔離層200限定有源區(AR)。半導體襯底100包括低單元Vt注入區110和高單元Vt注入區120。低 單元Vt注入區110通過在其中注入低濃度η型雜質而形成。低單元Vt注入區110形成在 有源區(AR)的中部。高單元Vt注入區120通過在其中注入低濃度η型雜質而形成。高單元Vt注入區120通過在其中注入比低單元Vt注入區110中濃度更高的η型雜質而形成。在半導體襯底100中形成凹槽。該凹槽可形成在高單元Vt注入區120中。凹槽 也可形成在低單元Vt注入區110中且位于低單元Vt注入區110與高單元Vt注入區120 之間的邊界部分，從而在它們之間形成階梯差。在半導體襯底100上形成器件隔離層200，該器件隔離層200限定了源極區(AR)。 器件隔離層200可通過STI工藝用絕緣材料形成。隧道氧化物310形成在包括凹槽、低單元 Vt注入區110和高單元Vt注入區120的半導體襯底100上和/或上方。隧道氧化物310 可由絕緣材料組成。在隧道氧化物310上和/或上方形成浮柵320。隧道氧化物310夾在浮柵320與 半導體襯底100之間，以將浮柵320絕緣。浮柵320設置在低單元Vt注入區110與高單元 Vt注入區120之間的邊界部分。浮柵320是導體，用作浮柵320的材料例如可例如包括金 屬、多晶硅等。浮柵320的一部分被形成為對凹槽進行填充，而另一部分形成在半導體襯底 100的無凹槽的表面上，使得該浮柵320具有階梯差。在浮柵320上和/或上方形成ONO層330。ONO層330是多層結構(例如為氧化 物層_氮化物層_氧化物層)，且夾在浮柵320與控制柵340之間，以將浮柵320與控制柵 340絕緣。在ONO層330上和/或上方形成控制柵340。控制柵340可具有與浮柵320形 狀對應的階梯差。在浮柵320和控制柵340的側壁上和/或上方形成間隔件500。間隔件500包括 氮化物層和/或氧化物層，用于將浮柵320和控制柵340的側壁絕緣。在浮柵320的一側形成源極區600。源極區600通過在其中注入高濃度η型雜質 而形成。根據實施例，源極區600可形成在兩個浮柵320之間。在浮柵320的另一側形成 漏極區700。漏極區700也通過在其中注入高濃度η型雜質形成。漏極區700可分別形成 在兩個浮柵320的另一側。根據實施例的閃存器件包括LDD區400，該LDD區400形成為與 源極區600和漏極區700相鄰且位于間隔件500下方。在浮柵320下方且在源極區600與漏極區700之間形成溝道區(CH)。溝道區(CH) 在凹槽之下具有階梯差。此外，溝道區(CH)形成在低單元Vt注入區110和高單元Vt注入 區120上和/或上方。因此，溝道區(CH)被分為第一溝道區(CHl)和第二溝道區(CH2)。 第一溝道區(CHl)形成在低單元Vt注入區110中，且該第一溝道區(CHl)與源極區600相 鄰。此外，第一溝道區(CHl)具有低閾值電壓。第二溝道區(CH2)形成在高單元Vt注入區 120中，且與漏極區700相鄰。此外，第二溝道區(CH2)具有高閾值電壓。因為溝道區(CH) 有彎曲形的橫截面(該彎曲形的橫截面通過凹槽處的階梯差而形成)，所以閃存器件具有 高 BVdss0因為與源極區600相鄰的第一溝道區(CHl)具有低閾值電壓，與漏極區700相鄰的第二溝道區(CH2)具有高閾值電壓，所以大量電流可流入第一溝道區(CHl)，少量電流可 流入第二溝道區(CH2)。因此，根據實施例的閃存器件分別具有快速的擦除速度和編程速度。示例性圖2至圖7是剖視圖，其示出根據實施例的制造閃存器件的方法。如示例性圖2所示，在ρ型半導體襯底100中形成器件隔離層200，從而限定有源 區(AR)。
如示例性圖3所示，在半導體襯底100上和/或上方且在有源區(AR)中形成第一光致抗蝕劑圖案11，并且將η型雜質選擇性地注入半導體襯底100中，從而形成高單元Vt 注入區120。如示例性圖4所示，在半導體襯底100上和/或上方形成第二光致抗蝕劑圖案12， 并且將η型雜質注入半導體襯底100中，從而形成低單元Vt注入區110。通過將η型雜質 注入沒有形成高單元Vt注入區120的區域來形成低單元Vt注入區110。形成高單元Vt注 入區120的η型雜質的濃度比形成低單元Vt注入區110的η型雜質的濃度高。如示例性圖5所示，在半導體襯底100中形成凹槽130。凹槽130可形成在低單元 Vt注入區110中和/或形成在高單元Vt注入區120中。如示例性圖6所示，在半導體襯底100上依次沉積第一硅層、ONO層和第二硅層并 將它們圖案化，從而依次形成隧道氧化物310、浮柵320、0Ν0層330和控制柵340。浮柵320 形成在低單元Vt注入區110與高單元Vt注入區120之間的邊界部分。如示例性圖7所示，使用控制柵340作為掩模，在半導體襯底100中注入低濃度η 型雜質，從而形成LDD區400。之后，在浮柵320和控制柵340的側壁上和/或上方形成間 隔件500，使用間隔件500和控制柵作為掩模，在半導體襯底100中注入高濃度η型雜質，從 而形成源極區600和漏極區700。因此，形成具有溝道區的閃存器件，該溝道區包括具有不 同閾值電壓的兩個區域CHl和CH2。根據實施例的這種閃存器件分別具有快速的擦除速度 和編程速度。雖然本發明主要描述了以上實施例，但是只是作為實例來加以描述，而本發明并 不限于此。本領域普通技術人員能做出多種變型和應用而不脫離實施例的實質特性。例如， 對實施例詳示的每個部件都可以修改和運行。與所述變型和應用相關的差異可認為包括在 所附權利要求所限定的本發明的保護范圍內。本說明書中所涉及的“一個實施例”、“實施例”、“示例性實施例”等，其含義是結合 該實施例描述的特定特征、結構或特性均包括在本發明的至少一個實施例中。說明書中出 現于各處的這些術語不一定都涉及同一個實施例。此外，當結合任一實施例描述特定特征、 結構或特性時，都認為其落入本領域普通技術人員結合其他實施例就可以實現的這些特定 特征、結構或特性的范圍內。盡管對實施例的描述中結合了其中多個示例性實施例，但可以理解的是，在本公 開內容的原理的精神和范圍之內，本領域普通技術人員完全可以推導出許多其它變化和實 施例。尤其是，可以在該公開、附圖和所附權利要求的范圍內對組件和/或附件組合設置中 的排列進行多種變化和改進。除組件和/或排列的變化和改進之外，其他可選擇的應用對 于本領域普通技術人員而言也是顯而易見的。
權利要求
一種裝置，包括半導體襯底；柵極，被形成在所述半導體襯底上方；源極區，被形成在所述半導體襯底中且位于所述柵極的一側；漏極區，被形成在所述半導體襯底中且位于所述柵極的另一側；以及溝道區，被形成在所述源極區與所述漏極區之間，所述溝道區包括第一溝道區和第二溝道區，所述第一溝道區具有第一閾值電壓，所述第二溝道區具有第二閾值電壓，所述第二閾值電壓大于所述第一閾值電壓。
2.如權利要求1所述的裝置，其中，所述第一溝道區包括的雜質的濃度比所述第二溝 道區的雜質的濃度低。
3.如權利要求1所述的裝置，其中，所述第一溝道區與所述源極區相鄰，而所述第二溝 道區與所述漏極區相鄰。
4.如權利要求1所述的裝置，其中，所述溝道區具有階梯差。
5.如權利要求1所述的裝置，其中，在所述半導體襯底中形成有凹槽。
6.如權利要求5所述的裝置，其中，所述柵極的一部分被形成在所述凹槽中。
7.一種方法，包括以下步驟通過在第一導電類型半導體襯底中以第一濃度注入第二導電類型雜質，形成低閾值電 壓區；通過在所述第一導電類型半導體襯底中以第二濃度注入第二導電類型雜質，形成與所 述低閾值電壓區相鄰的高閾值電壓區，所述第二濃度高于所述低閾值電壓區中所述第二導 電類型雜質的濃度；在所述第一導電類型半導體襯底上且在所述低閾值電壓區與所述高閾值電壓區之間 的邊界處形成柵極；以及然后在所述第一導電類型半導體襯底中且在所述柵極的兩側形成源極區和漏極區。
8.如權利要求7所述的方法，還包括在所述第一導電類型半導體襯底中形成凹槽。
9.如權利要求8所述的方法，其中，所述柵極的一部分被形成在所述凹槽中。
10.一種裝置，包括 半導體襯底；浮柵，被形成在所述半導體襯底上方； 控制柵，被形成在所述浮柵上方；源極區，被形成在所述半導體襯底中且位于所述浮柵的一側； 漏極區，被形成在所述半導體襯底中且位于所述浮柵的第二側；以及 溝道區，被形成在所述半導體襯底中且位于所述源極區與所述漏極區之間，所述溝道 區包括第一溝道區和第二溝道區，所述第一溝道區具有第一閾值電壓且被形成為與所述源 極區相鄰，所述第二溝道區被被形成為與所述漏極區相鄰且具有第二閾值電壓，所述第二 閾值電壓大于所述第一閾值電壓。
11.如權利要求10所述的裝置，其中，所述第一溝道區摻雜有第一濃度的第二導電類 型雜質。
12.如權利要求11所述的裝置，其中，所述第二溝道區摻雜有第二濃度的第二導電類型雜質。
13.如權利要求12所述的裝置，其中，所述第二濃度高于所述第一濃度。
14.如權利要求10所述的裝置，其中，所述半導體襯底包括第一導電類型半導體襯底。
15.如權利要求10所述的裝置，其中，在所述半導體襯底中形成有凹槽。
16.如權利要求15所述的裝置，其中，所述浮柵的一部分被形成在所述凹槽中。
17.如權利要求15所述的裝置，其中，所述浮柵包括第一浮柵部分和第二浮柵部分，所 述第一浮柵部分被形成在所述凹槽中，所述第二浮柵部分沒有被形成在所述凹槽中。
18.如權利要求17所述的裝置，其中，所述浮柵具有階梯差，使得所述第一浮柵部分的 頂面低于所述第二浮柵部分的頂面。
19.如權利要求10所述的裝置，還包括隧道氧化物層，被形成在所述半導體襯底上方 且位于所述凹槽中。
20.如權利要求19所述的裝置，其中所述隧道氧化物層被形成為夾在所述半導體襯底 與所述浮柵之間。
全文摘要
一種半導體器件、制造半導體器件的方法和閃存器件，該半導體器件包括半導體襯底；柵極，形成在所述半導體襯底上方；源極區，形成在所述半導體襯底中且位于所述柵極的一側；漏極區，形成在所述半導體襯底中且位于所述柵極的另一側；以及溝道區，形成在所述源極區與所述漏極區之間，所述溝道區包括第一溝道區和第二溝道區，所述第一溝道區具有第一閾值電壓，所述第二溝道區具有第二閾值電壓，所述第二閾值電壓大于所述第一閾值電壓。因此，所述半導體裝置具有閾值電壓不同的兩個溝道區。本發明的閃存器件能夠分別提高其擦除速度和編程速度。
文檔編號H01L29/38GK101826527SQ200910262258
公開日2010年9月8日 申請日期2009年12月22日 優先權日2008年12月22日
發明者朱星中 申請人:東部高科股份有限公司