專利名稱：絕緣柵型半導體裝置的制作方法
技術領域：
本發明涉及絕緣柵型半導體裝置，特別涉及防止由于用于發光管的電流控制的絕
緣柵型半導體元件的電壓變化率的增大而引起的破壞的絕緣柵型半導體裝置。
背景技術：
作為進行用于數字靜像照相機(Digital still camera)和移動電話的照相機功能的發光裝置(閃光)的電流控制等的開關元件，使用絕緣柵型雙極晶體管(InsulatedGate Bipolar Transistor :以下稱為IGBT)(例如參照專利文獻1)。 參照圖9，表示以往的發光裝置的一例。圖9是發光裝置的整體的電路結構圖，以作為發光管使用氙放電管的情況為例進行說明。 參照圖9，說明電路的主要動作，通過升壓變壓器36將電源電池38升壓至規定的電壓，并將電荷儲存在主電容器35中。通過柵極驅動電路37導通開關元件60 ，若從觸發電路30對作為發光管40的氙放電管施加觸發電壓，則發光管40開始發光。通過在規定的定時切斷開關元件60，從而發光管40停止發光。 開關元件60是主要高精度地控制發光停止，且大功率且響應特性良好的IGBT。開關元件(IGBT)60的柵極G經由柵極電阻Rg，連接到柵極驅動電路37，通過來自柵極驅動電路37的信號，控制IGBT60的導通/截止。 圖10是表示IGBT60的芯片的一部分的平面圖。IGBT60(的芯片)上設有配置晶體管單元(transistor cell)的元件區域(雙點劃線)60e、以及柵極-發射極間保護二極管60d。元件區域60e包括例如內壁被柵極絕緣膜(未圖示)覆蓋的溝槽(trench)63、被溝槽63埋藏的柵極電極64、以及與溝槽63相鄰設置的發射極區域66，被溝槽63圍住的區域成為晶體管單元。在元件區域60e上通過絕緣膜(未圖示)設有發射極電極67，發射極電極67通過發射極接觸區域65進行接觸。元件區域60e外的例如芯片的角部分配置保護二極管60d。元件區域60e的柵極電極64經由柵極布線部68連接到柵極焊盤69。
圖11是表示IGBT60的開啟(turn on)時以及切斷(turn off)時的、集電極-發射極間電壓VCE和集電極電流IC、柵極電壓VG、切斷損失的關系的圖。
開啟區間(上升(rise)時間tr)是集電極_發射極間電壓VCE從90%成為10%的區間(時間)，切斷區間(下降(fall)時間tf)是集電極電流IC從90X成為10%的區間(時間)。開啟區間、切斷區間的損失(電流X電壓)分別稱為開啟損失、切斷損失。在圖11中，切斷區間的集電極-發射極間電壓VCE的斜率是dv/dt，圖11的陰影部分是切斷損失的值。 柵極電阻Rg被外接在IGBT60的芯片上(圖9)，通過其電阻值調整IGBT60的切斷時的集電極-發射極間電壓VCE的電壓變化率(以下，記為dv/dt)。此外，通過柵極電阻Rg的值，決定IGBT60導通為止的時間(上升時間tr)。 IGBT在其特性上，若切斷時的dv/dt的值大，則晶體管單元進行不均勻動作，熱量集中在一部分單元中，導致破壞(以下稱為dv/dt破壞)。因此，一般，如圖9所示，采用在
3IGBT60的柵極G上連接柵極電阻Rg的電路結構。由于柵極電阻Rg其電阻值越大dv/dt的 值越小，因此能夠防止IGBT60的dv/dt破壞。 但是，若將柵極電阻Rg的電阻值增加到必要以上，S卩，切斷時的dv/dt的值過小， 則與此相伴陰影部分的的面積增加，因此導致切斷損失增加(圖ll)。在切斷損失過大時， 由于其熱而IGBT60破壞(以下將切斷損失引起的破壞稱為熱破壞)。從而，dv/dt破壞和 熱破壞處于平衡(trade-off)的關系，柵極電極Rg需要調整為最佳的值。
圖12是表示開關元件60和與其連接的柵極電阻的其他的電路例子的圖。
圖9是一個柵極電阻Rg與IGBT60的柵極G連接的結構，開啟時的柵極充電電流 和切斷時的柵極放電電流都通過相同柵極電阻Rg。從而，不能單獨控制切斷時的特性(例 如dv/dt)和開啟時的特性(例如上升時間)。 另一方面，圖12(A)至圖12(C)的電路是柵極電阻Rgon和整流二極管70串聯連 接并連接到IGBT60的柵極G上，且整流二極管70和柵極電阻Rgoff并聯連接的結構。根 據該結構，開啟時的柵極充電電流經由電阻Rgon和整流二極管23流向IGBT60的柵極G，切 斷時柵極放電電流經由電阻Rgoff(和電阻Rgon)流過。而且由于能夠單獨設定電阻Rgon 和電阻Rgoff，因此能夠獨立控制開啟時的特性和切斷時的特性。
專利文獻1 :(日本)特開2005-302380號 在如上所述的IGBT中，希望能夠獨立控制開啟時的特性和切斷時的特性，如圖12 所示，可設為在IGBT60的芯片上通過外置連接柵極電阻Rgon、Rgoff以及整流二極管70，開 啟時的柵極充電電流和切斷時的柵極放電電流流過不同的柵極電阻Rgon、Rgoff的結構。
特別地，在將IGBT用于發光裝置的電流控制用的開關元件的情況下，為了防止 IGBT受dv/dt破壞，重要的是IGBT安全動作，且適當選擇柵極電阻Rgoff，所述柵極電阻 Rgoff具有可得到期望的特性的范圍的電阻值。 因此，在對用戶提供IGBT的芯片或將芯片通過樹脂等來封裝的組件(package)制 品時，建議在保證IGBT的動作的額定內的使用(例如，連接具有dv/dt成為400V/ ii s以下 的電阻值的柵極電阻Rgoff)。 但是，如圖12所示，在IGBT60的芯片上通過外置連接柵極電阻Rgoff的結構(圖 9的柵極電阻Rg也同樣)中，有時在用戶側連接dv/dt成為額定之外的電阻值的柵極電阻 Rgoff，存在產生由此引起的IGBT60的dv/dt破壞的問題。
發明內容
本發明鑒于這樣的課題而完成，通過包括以下結構而解決該課題一導電型半導 體層；反導電型半導體層，設置在該一導電型半導體層上；元件區域，配置在該反導電型半 導體層表面上設置的絕緣柵型半導體元件的晶體管單元；二極管，設置在該元件區域外的 所述反導電型半導體層表面上，陰極連接在所述絕緣柵型半導體元件的柵極電極，陽極連 接在與柵極驅動電路的連接端；以及電阻，設置在所述元件區域外的所述反導電型半導體 層表面，與所述二極管的兩端并聯連接。 根據本發明，第l，并聯連接整流二極管和電阻從而集成在與IGBT相同芯片上，將 整流二極管的陰極與IGBT的柵極相連，從而能夠在IGBT的芯片內限制切斷時的dv/dt的 值。即，通過內置具有能夠防止IGBT的破壞的電阻值的電阻(柵極電阻Rgoff)，能夠防止
4在芯片或用樹脂等封裝了芯片的組件制品的提供目的地(用戶側)的dv/dt的增大引起的 IGBT的破壞。 即使在用戶側沒有連接外置電阻的情況下，通過決定不會成為導致dv/dt破壞的 dv/dt的值的柵極電阻Rgoff ，能夠防止IGBT的破壞。 第2，通過在設備內整體(monolithic)形成整流二極管和電阻，從而與在外置連
接相同電阻值的柵極電阻和整流二極管的情況相比，能夠實現作為開關元件的小型化。 第3，由于整流二極管和電阻配置在IGBT的柵極焊盤(pad)部的下方，因此能夠提
供不會大幅擴大芯片尺寸就避免切斷時的dv/dt的增大引起的破壞的IGBT。 第4，將柵極-發射極間的保護二極管設置在元件區域外的柵極布線部，在柵極焊
盤部下方配置二極管和電阻，從而能夠提供維持以往的芯片尺寸，且避免dv/dt的增大引
起的破壞的IGBT。
圖1是用于說明本發明的第1實施方式的絕緣柵型半導體裝置的圖，圖1 (A)是發 光裝置的電路圖，圖1(B)是絕緣柵型半導體裝置的電路圖。 圖2是用于說明本發明的第1實施方式的絕緣柵型半導體裝置的平面圖。 圖3是用于說明本發明的第1實施方式的絕緣柵型半導體裝置的平面圖。 圖4是用于說明本發明的第1實施方式的絕緣柵型半導體裝置的截面圖。 圖5(A)至圖5(C)是用于說明本發明的第1實施方式的絕緣柵型半導體裝置的截 面圖。 圖6是用于說明本發明的第2實施方式的絕緣柵型半導體裝置的平面圖。 圖7是用于說明本發明的第2實施方式的絕緣柵型半導體裝置的平面圖。 圖8是用于說明本發明的第2實施方式的絕緣柵型半導體裝置的電路圖。 圖9是用于說明以往技術的電路圖。 圖10是用于說明以往技術的平面圖。 圖11是用于說明以往技術的特性圖。 圖12(A)至圖12(C)是用于說明以往技術的電路圖。 標號說明 lp++型半導體襯底 2a n+型半導體層 2b n-型半導體層 3溝道層 4溝槽(trench) 5柵極絕緣膜 6柵極電極 7發射極區域 8主體區域 9層間絕緣膜 9'絕緣膜
5
IO發射極電極 11、60IGBT 11e、60e元^牛區域 11d、60d保護二極管 13、70整流二極管 14電阻 15柵極布線部 16柵極焊盤部 60、100絕緣柵型半導體裝置
具體實施例方式
參照圖1至圖8說明本發明的實施方式。 首先，參照圖1至圖5，說明第1實施方式。圖1是表示在發光裝置的發光管的電
流控制用的開關元件部采用第1實施方式的絕緣柵型半導體裝置的圖，圖1 (A)是發光裝置
的電路概要圖，圖1(B)是表示第1實施方式的絕緣柵型半導體裝置的電路圖。 參照圖1(A)，發光裝置包括電源電池38、升壓變壓器36、主電容35、觸發電路30、
發光管40、開關元件100、柵極驅動電路37等。另外，與圖9的電路概要圖相同的結構要素
由相同符號來表示。 該電路的主要動作如下。升壓變壓器36將電源電池38升壓為幾百伏特程度的高 電壓，并使該電流流過主電容35從而儲存電荷。 若通過柵極驅動電路37，開關元件100導通，則通過觸發電路30內的變壓器31， 發光管(氙放電管)40的一側的電壓上升到幾千伏特程度，發光管(氙放電管)40被激發。 由此形成主電容35的放電路徑，發光管40開始放電發光。在調整發光量的情況下，通過在 規定的定時關斷開關元件100，從而發光管40停止放電發光。在不調光的情況下，主電容的 放電結束的同時終止發光。 參照圖1 (B)，說明成為圖1 (A)的開關元件100的第1實施方式的絕緣柵型半導體 裝置。 絕緣柵型半導體裝置100具有IGBT11、整流二極管13、電阻14。 IGBT11的集電極C 連接在發光管40的一端，發射極E連接在觸發電路30內的變壓器31的一端。二極管13是 整流二極管，陰極CA與IGBT11的柵極G串聯連接。整流二極管13的陽極A連接在與柵極 驅動電路27的連接端。整流二極管13的陰極CA和陽極A上并聯連接電阻14。 IGBT11在 細節上，其柵極G和發射極E之間連接作為雙向齊納二極管的柵極過電壓保護二極管(以 下稱為保護二極管)lld。 參照圖2至圖5，說明絕緣柵型半導體裝置100的結構。圖2和圖3是表示絕緣 柵型半導體裝置100的芯片的一部分的平面圖，在圖2中表示襯底SB表面的結構，由虛線 表示了電極層。在圖3中，表示了表面的電極層的圖形。圖4是圖2和圖3的a-a線截面 圖，圖5是圖2和圖3的b-b線截面圖(圖5(A)) 、 c-c線截面圖(圖5(B)) 、 d-d線截面圖 (圖5(C))。另外，在圖5(B)、圖5(C)中襯底SB的結構與圖5(A)相同，因此省略圖示。
參照圖2，絕緣柵型半導體裝置100是將IGBT11、二極管13、以及電阻14集成在一個芯片(同一襯底)上的裝置。 IGBT11在襯底SB的一主面上具有配置了 IGBT的多個晶體管單元的元件區域 lle(雙點劃線)和保護二極管lld。另外，這里作為一例表示n溝道型IGBT的情況。
在元件區域lie的外周，設有用于連接柵極電極6和柵極焊盤16的柵極布線部 15。柵極布線部15由第1柵極布線151和第2柵極布線152構成，第1柵極布線151設置 在襯底表面且由多晶硅層構成，第2柵極布線152與第1柵極布線151 —部分重疊而延伸。 第2柵極布線152與元件區域lie的發射極電極10、以及柵極焊盤部16是同樣的金屬層 (圖3)。 參照圖4，說明IGBT11的元件區域lie的結構。 例如，在襯底SB表面上設有p型雜質區域即溝道層3，所述襯底SB是在p++型硅 半導體襯底1上層疊了 n+型半導體層2a和n-型半導體層2b而構成。設置貫通溝道層3 的溝槽4，用柵極絕緣膜5覆蓋溝槽4內壁。在溝槽4內填埋導入了雜質的多晶硅層等導電 層，設置柵極電極6。在與柵極電極6相鄰的溝道層3表面上，設置n型雜質區域即發射極 區域7。在發射極區域7之間的溝道層3表面上，設置主體區域8。用層間絕緣膜9覆蓋柵 極電極6，在襯底SB表面上設置發射極電極10。發射極電極10是與柵極焊盤部16和第2 柵極布線152同樣的鋁(Al)等金屬層，經由層間絕緣膜9間的接觸孔(contact hole)CH， 與發射極區域7接觸。由此，被溝槽4包圍的區域成為晶體管單元，排列多個該晶體管單元 而構成元件區域lle。另外，在本實施方式中，為了便于說明，將溝道層3的形成區域設為元 件區域lle。 發射極電極10延伸至元件區域lie外的保護二極管lid的上方，與保護二極管 lld的一端接觸(參照圖2、圖3)。 柵極電壓從柵極焊盤部16經由電阻14、整流二極管13、以及柵極布線部15，被施 加到IGBT11的柵極電極6。 參照圖2和圖5(A)，在元件區域lie外的例如芯片角部的n_型半導體層2b的表 面上設有P型雜質區域即護圈(guard ring)GD，通過覆蓋其表面的絕緣膜5在襯底SB表面 上設有電阻13、整流二極管14、以及保護二極管lld。 電阻13、整流二極管14以及保護二極管lld由與第1柵極布線151以及柵極電極 6相同的多晶硅層構成。電阻13、整流二極管14、以及保護二極管lld上設有絕緣膜9'，在 其上設有連接電阻13、整流二極管14、以及保護二極管lld的每一個的一部分而覆蓋的柵 極焊盤部16。 此外，在電阻13、整流二極管14、以及保護二極管lld的每一個的其他的一部分 上，通過絕緣膜9'，延伸有第2柵極布線152。 保護二極管lld是將在多晶硅層導入了 n型雜質的n型雜質區域lldn以及導入
了P型雜質的P型半導體區域lldp例如同心圓狀配置，從而形成了多個pn結的雙向齊納二
極管。中心的例如n型半導體區域lldn通過在絕緣膜9'上設置的接觸孔CH與柵極焊盤
部16相連，最外圍的n型半導體區域lldn通過連接孔CH與發射極電極10接觸。從而，防
止由于在IGBT11的柵極-發射極間從外部施加的電壓而柵極絕緣膜5被破壞的情況。另
外，保護二極管11 d的pn結的串聯連接數是一例，根據擊穿電壓而適當選擇。 參照圖2和圖5(B)，整流二極管13具有在多晶硅層分別導入了 p型雜質和n型雜質的n型半導體區域131和p型半導體區域132。成為陽極A的p型半導體區域132通 過在絕緣膜9'上設置的接觸孔CH與柵極焊盤部16接觸，成為陰極CA的n型半導體區域 131通過接觸孔CH與第2柵極布線152接觸。 參照圖2和圖5(C)，電阻14是在多晶硅層導入了例如n型雜質而成，具有片材電 阻6ohm/square 幾十ohm/square的電阻值。電阻14的一端通過在絕緣膜9'上設置的 接觸孔CH與柵極焊盤部16接觸，電阻14的另一端通過接觸孔CH與第2柵極布線152接 觸。 由此，整流二極管13和電阻14并聯連接，整流二極管13的陰極CA和電阻14的 一端通過柵極布線部15，與IGBT11的柵極(柵極電極6)連接。整流二極管的陽極A和電 阻14的另一端通過柵極焊盤部16和與其相連的未圖示的外部連接部件(例如結合引線 (bonding wire)或金屬板等)，連接到與絕緣柵型半導體裝置(IGBT的芯片)100的外部的 柵極驅動電路(參照圖1)的連接端。 根據該結構，在IGBT11的開啟時柵極充電電流通過芯片100內的整流二極管13 流過IGBT11的柵極G。另一方面，切斷時，柵極放電電流通過芯片100內的電阻14流過與 柵極驅動電路27的連接端(參照圖1 (B))。 從而，可獨立(不考慮對開啟時的上升時間tr的影響)設定IGBT11的切斷時的 dv/dt的值。而且，能夠根據集成在同一芯片上的IGBT11的用途(這里，發光裝置的開關元 件部)來選擇電阻14的值，將IGBT11的切斷時的dv/dt的值限制在期望的值以下。
即，能夠提供具有限制切斷時的dv/dt的功能的IGBT的芯片100，因此即使在芯片 或用樹脂等封裝了芯片的組件制品的提供目的地(用戶側)上，例如沒有外置連接柵極電 阻的情況下，也能夠防止由于dv/dt過大引起的IGBT11的破壞。 具體來說，用于發光裝置時的切斷時的dv/dt的保證值一般為300V/ s 400V/ P s。在本實施方式中，作為一例，通過將電阻14的電阻值設為50Q 100Q ，能夠提供將 dv/dt的值限制在400V/ii s以下的IGBT的芯片100。 在第1實施方式中，在柵極焊盤部16的下方設有用于防止IGBT11的切斷時的dv/ dt過大的整流二極管13和電阻14。從而，作為IGBT11的芯片100，內置用于保護由于dv/ dt過大引起的IGBT11的破壞的功能，且與外置柵極電阻作為開關元件來使用的以往結構 (圖12)相比，能夠實現裝置的小型化。 參照圖6至圖8，說明第2實施方式。第2實施方式在IGBT11的柵極布線部15上 設有保護二極管lld。圖6和圖7是表示第2實施方式的平面圖，圖6表示襯底SB表面的 結構，用虛線表示了電極層。圖7表示了表面的電極層的圖形。圖8是表示第2實施方式 的絕緣柵型半導體裝置100的電路圖。另外，與第1實施方式相同的結構用相同標號來表 示。 柵極布線部15的第1柵極布線151例如是導入了 n型雜質作為導電體的多晶硅 層，在第2實施方式中在第l柵極布線151的一部分交互配置n型半導體區域lldn和p型 半導體區域lldp而形成雙向齊納二極管，并設為保護二極管lld。 在保護二極管lld的上方，通過絕緣膜(未圖示)延伸第2柵極布線152。然后， 例如保護二極管1 ld的兩端的n型半導體區域1 ldn通過在絕緣膜上設置的接觸孔CH，與第 2柵極布線152接觸。此外，保護二極管lld的中央部的n型半導體區域lldn通過在絕緣膜上設置的接觸孔CH，與IGBTll的發射極電極10連接。發射極電極10設有突起部PM，突
起部PM延伸至保護二極管lid從而與其接觸。 除此之外的結構與第1實施方式相同因此省略其說明。 由此，能夠將保護二極管lid連接在IGBTll的柵極-發射極間(圖8)。另外，保 護二極管lid的pn結的串聯連接數、以及第2柵極布線152與發射極電極10的接觸位置 是一例，根據擊穿電壓適當選擇它們。 通過在第1柵極布線151的一部分上設置保護二極管lld，能夠在柵極焊盤部16 下方僅配置整流二極管13和電阻14。由此，能夠提供維持以往的IGBT60的芯片(參照圖 10)的大小以及元件區域60e的面積，且具有防止由于dv/dt過大引起的IGBT的破壞的功 能的絕緣柵型半導體裝置100。 另外，電阻14不限定在圖2和圖6所示的長條狀的形狀，也可以是彎曲的圖形。通 過彎曲電阻14而設為例如L形狀或折回形狀，能夠活用芯片上的空區域而配置電阻14。
以上，以n溝道型IGBT為 說明了本發明的實施方式，但即使是相反的導電型的 p溝道型IGBT也同樣能夠實施。
權利要求
一種絕緣柵型半導體裝置，其特征在于，包括一導電型半導體層；反導電型半導體層，設置在該一導電型半導體層上；元件區域，配置在該反導電型半導體層表面上設置的絕緣柵型半導體元件的晶體管單元；二極管，設置在該元件區域外的所述反導電型半導體層表面上，陰極連接在所述絕緣柵型半導體元件的柵極電極，陽極連接在與柵極驅動電路的連接端；以及電阻，設置在所述元件區域外的所述反導電型半導體層表面，與所述二極管的兩端并聯連接。
2. 如權利要求1所述的絕緣柵型半導體裝置，其特征在于，將所述絕緣柵型半導體元件的切斷時的電壓變化率限制為期望的值以下。
3. 如權利要求2所述的絕緣柵型半導體裝置，其特征在于，具有與所述柵極電極連接的柵極焊盤部，在該柵極焊盤部下方配置所述二極管以及所述電阻。
4. 如權利要求3所述的絕緣柵型半導體裝置，其特征在于，在所述元件區域外的所述反導電型半導體層表面上，設有用于連接所述柵極電極和所述柵極焊盤部的柵極布線部，在該柵極布線部設置其他的二極管。
5. 如權利要求1至4的任一項所述的絕緣柵型半導體裝置，其特征在于，所述絕緣柵型半導體元件是進行發光管的電流控制的IGBT。
全文摘要
提供一種絕緣柵型半導體裝置。為了防止由于IGBT的切斷時的dv/dt過大引起的、IGBT的破壞，采用在芯片上外置連接柵極電阻的電路。但是在對用戶提供IGBT的芯片時，有時在用戶側連接dv/dt成為額定值外的電阻值的柵極電阻的情況，存在發生由此引起的IGBT的破壞的問題。通過將二極管和電阻并聯連接而與IGBT集成在相同芯片上，并將二極管的陰極連接在IGBT的柵極上，能夠在IGBT的芯片內限制dv/dt的值而不會使導通特性變差。通過內置具有能夠防止IGBT的dv/dt破壞的電阻值的電阻，能夠防止由于在芯片的提供目的地(用戶側)的dv/dt的增大引起的IGBT的破壞。
文檔編號H01L27/06GK101789427SQ20091026218
公開日2010年7月28日 申請日期2009年12月25日 優先權日2008年12月25日
發明者及川慎, 石田裕康, 米田秀司 申請人:三洋電機株式會社;三洋半導體株式會社