專利名稱：芯片封裝體及其制作方法
技術領域：
本發明涉及一種芯片封裝體及其制作方法，特別是涉及一種發光芯片封裝體及其 制作方法。
背景技術：
芯片封裝制作工藝是形成電子產品過程中的一重要步驟。芯片封裝體除了將芯片 保護于其中，使免受外界環境污染外，還提供芯片內部芯片與外界的電連接通路。隨著半導體制作工藝技術的不斷進步，可在更小的芯片中形成更多的半導體元 件。除了使芯片的效能更為提升外，還能節省晶片面積而降低成本。然而，隨著芯片尺寸縮 小化與元件密度的增加，其輸出/輸入連接(I/O)的數目與密度也增加，造成芯片與外界間 的導電通路形成不易。尤其是由許多光電芯片組成的芯片陣列封裝結構，作為芯片陣列內 部或芯片陣列對外部輸出/輸入連接(I/O)的金線數目龐大，無法降低生產成本。因此，業界亟需一種新穎的封裝結構以改善光電元件的封裝。
發明內容
有鑒于此，本發明的一實施例提供一種芯片封裝體，包括一承載基底，其具有一凹 槽。多個彼此隔絕的導電層，設置于承載基底上。至少一芯片，設置于承載基底的凹槽中， 其中上述芯片具有多個電極，上述電極電連接至上述些導電層。及一導電通道，設置于承載 基底中，導電通道通過上述些導電層電連接至上述些芯片的電極，其中導電通道包括多個 堆疊的孔洞。本發明的另一實施例提供一種芯片封裝體的制作方法，包括提供一承載基底； 在承載基底的第一表面形成一第一孔洞；在承載基底的第二表面對應上述第一孔洞的位 置，形成連通上述第一孔洞的一第二孔洞；形成一凹槽在上述承載基底的第二表面上；形 成一導電通道在上述第一孔洞和上述第二孔洞中及形成多個彼此隔絕的導電層在上述承 載基底上以電連接上述導電通道；及設置至少一芯片在承載基底上的凹槽中，其中上述芯 片具有多個電極，以電連接至上述些導電層。
圖1A-圖1F顯示本發明一實施例的芯片封裝體的一系列制作工藝剖視圖。主要元件符號說明500 芯片封裝體；200 承載基底；200a、200b 表面；202a’、202b’、202a”、202b” 孔洞；203 凹槽；204a，、204b，、204a”、204b” 絕緣層；
206a，、206b，、206a”、206b”、206c” 導電層；208a，、208b，、208a”、208b” 填充層；301 芯片陣列；302a、302b 芯片；310a、311a 第一電極；310b、31 lb 第二電極；
320a 第一導電結構；320b 第二導電結構；324 粘著層；336 熒光層；338 透鏡結構。
具體實施例方式以下以各實施例詳細說明并伴隨著
的范例，做為本發明的參考依據。在 附圖或說明書描述中，相似或相同的部分皆使用相同的圖號。且在附圖中，實施例的形狀或 是厚度可擴大，并以簡化或是方便標示。再者，附圖中各元件的部分將以分別描述說明之， 值得注意的是，圖中未繪示或描述的元件，為所屬技術領域中具有通常知識者所知的形式， 另外，特定的實施例僅為揭示本發明使用的特定方式，其并非用以限定本發明。本發明實施例的芯片封裝體是利用晶片級封裝(wafer level chip seal印ackage，WLCSP)制作工藝封裝各種包含主動元件或被動元件(active orpassive elements)、數字電路或模擬電路等集成電路的芯片(electroniccomponents)，例如是有
(opto electronic devices)、■豐幾 胃會充(Micro Electro Mechanical Systems (MEMS))、微流體系統(micro f luidicsystems)、或利用熱、光線及壓力等物理量變 化來測量的物理感測器(PhysicalSensor)。特別是可選擇使用晶片級封裝制作工藝對影 像感測器、發光二極管(light emitted diode, LED)、激光二極管(laser diode, LD)、太 陽能電池、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制 云力器(microactuators)、表面聲波元件、壓力感測器(pressure sensors)、或噴墨頭(ink printerheads)等半導體芯片。其中晶片級封裝制作工藝主要是指在晶片階段完成封裝步 驟后，再予以切割成獨立的封裝體，然而，在一特定實施例中，例如將已分離的芯片重新分 布在一承載基底上，再進行封裝制作工藝，也可稱之為晶片級封裝制作工藝。上述晶片級封 裝制作工藝也適用于通過堆疊(stack)方式安排具有集成電路的多片晶片，以形成多層集 成電足各(multi-layer integratedcircuit device)白勺封裝體。圖1A-圖1E顯示本發明一實施例的芯片封裝體500的一系列制作工藝剖視圖。首先，如圖1A所示，提供承載基底200，其包括上表面200a及相反的下表面200b。 承載基底200可包括硅基底、半導體基底、化合物半導體基底、半導體晶片、藍寶石基底、或 前述的組合。接著，繼續參照圖1A，自承載基底200的下表面200b形成穿入承載基底200的孔 洞202a，及202b，，孔洞202a，及202b，的底部露出承載基底200。在一實施例中，孔洞的 位置可以選定，例如在隨后將芯片設置于承載基底200上時，使孔洞位于凹槽的外側。上述孔洞不一次貫穿承載基底，可降低制作工藝難度，并提高良率。請接著參照圖1B，選擇性在孔洞202a’及202b’的側壁上及部分的承載基底200 上形成絕緣層204a，及204b，。絕緣層204a，及204b’的材質可例如為無機材料的氧化硅 層、氮化硅層、氮氧化硅層、金屬氧化物、或前述的組合；或也可為有機高分子材料，如聚醯 亞胺樹脂(polyimide)或苯環丁烯(butylcyclobutene，BCB，道氏化學公司)等。絕緣層 204a，及204b’的形成方式可包含旋轉涂布(spin coating)或噴涂(spray coating)，或 其他適合的沉積方式，例如化學氣相沉積、低壓化學氣相沉積、電漿增強式化學氣相沉積等 制作工藝。在一實施例中，絕緣層204a’及204b’易可選用光阻絕緣材料，以便于依需求而 將之圖案化。此外，若上述承載基板是由絕緣基底構成，則可省去形成導電層前的絕緣層沉 積步驟。接著，繼續參照圖1B，在孔洞202a，及202b，的側壁上分別形成孔洞導電層206a， 及206b，。孔洞導電層206a，及206b，還進一步延伸至承載基底200下表面200b上，可 作為芯片封裝體與外部的導電通路。例如，延伸至下表面200b上的孔洞導電層206a’及 206b’可進一步通過焊球或凸塊等電連接至外部結構，如印刷電路板等。孔洞導電層206a’ 及206b’的材質包括金屬材料、導電高分子材料、導電陶瓷材料、或前述的組合，可采用例如 物理氣相沉積、化學氣相沉積、或電化學電鍍等方法來形成孔洞導電層206a’及206b’。可 利用光刻及蝕刻制作工藝依所需將孔洞導電層206a’及206b’圖案化。在此實施例中，較 佳同時形成孔洞導電層206a，及206b，，即孔洞導電層206a，及206b，較佳由同一導電層圖 案化而得。接著，繼續參照圖1B，可選擇性在孔洞202a，及202b’中的孔洞導電層206a，及 206b，上分別形成填充層208a，及208b，。填充層208a，及208b，的材質包括高分子材料， 例如是防焊綠漆、聚亞醯胺(Polyimide)、類聚亞醯胺(Polyimide-like material)等可作 為永久材的材料、或前述的組合，其形成方式例如包括電鍍、旋轉涂布(spin coating)、噴 涂(spray coating)、淋幕涂布(curatincoating)等、或前述的組合。接著，如圖1C所示，例如以蝕刻或激光穿孔的方式，在承載基底200上表面200a 上形成孔洞202a”及202b，，。孔洞202a”及202b”大抵對準于下方的孔洞202a，及202b，。 在一實施例中，以蝕刻方式形成孔洞202a”及202b”，其中孔洞202a，及202b，底部的橫向 導電板206a，及206b，可分別作為蝕刻形成孔洞202a”及202b”時的蝕刻停止層。所形成 的孔洞202a”及202b”的底部分別露出孔洞導電層206a，及206b，。在一實施例中，在形成 孔洞202a”及202b”的過程中，孔洞202a，及202b，底部的絕緣層204a，及204b，也被移 除。此外，在一實施例中，先形成的孔洞如下層孔洞202a’及202b’的上表面，其尺寸可大 于后形成的孔洞如上層孔洞202a”及202b”的下表面，以便于蝕刻對準。請繼續參照圖1C，在承載基底200的上表面200a上形成凹槽203。凹槽203的底 部將用以放置芯片于其上。在一實施例中，凹槽203較佳地是于形成孔洞202a”及202b” 時同時形成，可省去額外的制作工藝。在一實施例中，凹槽203的深度可選擇與孔洞202a” 及202b”實質相同。在其他實施例中，凹槽203的深度可較孔洞202a”及202b”為深。此 外，在其他實施例中，若設置于凹槽中的芯片為發光二極管芯片，更可于凹槽的側壁及/或 底部上形成反射層以增加發光亮度。接著，如圖1D所示，選擇性在孔洞202a”及202b”的側壁及底部上，分別形成絕緣層204a”及204b”。絕緣層204a”及204b”分別進一步延伸至承載基底200的上表面200a 上，并延伸至凹槽203的側壁及底部上。絕緣層204a”及204b”的材質與形成方式可與絕 緣層204a，及204b，相似。接著，如圖1E所示，移除孔洞202a”及202b”底部上的絕緣層204a”及204b”而露 出孔洞導電層206a’及206b’，移除方式例如包括使用光刻及蝕刻制作工藝或使用激光移 除。接著，在凹槽203及孔洞202a”及202b”的側壁與底部上分別順應性形成導電層206a”、 206b”及206c”，孔洞導電層206a”及206b”進一步延伸至承載基底200的上表面200a上。 在一實施例中，可在凹槽203的底部上設置發光二極管芯片陣列，較佳地是于凹槽203的側 壁及底部上形成反射層，以提升上述發光二極管芯片陣列的發光效率。在一實施例中，反射 層較佳與孔洞導電層206a”及206b”同時形成。孔洞導電層206a”及206b”的材質與形成 方式可與孔洞導電層206a’及206b’相同。反射層的材質包括具反射性的金屬材質，其形 成方式可與孔洞導電層206a”及206b”相同。在此實施例中，反射層由延伸進入凹槽203 的側壁或底面上的孔洞導電層206a”、206b”及206c”構成。然后，可選擇性于孔洞202a”及202b”中的孔洞導電層206a”及206b”上分別形 成填充層208a”及208b”。填充層208a”及208b”的材質和形成方式可與填充層208a，及 208b，相同。在此實施例中，上下堆疊的孔洞202a，及202a”以及位于孔洞202a，及202a”側壁 上的孔洞導電層206a，及206a”構成一第一導電通道320a。類似地，上下堆疊的孔洞202b， 及202b”以及位于孔洞202b，及202b”側壁上的孔洞導電層206b，及206b”構成一第二 導電通道320b。此外，圖1E的實施例中，第一導電通道320a和第二導電通道320b與承載 基底200之間較佳包括絕緣層，包括絕緣層204a，、204a”、204b，、及204b”。第一導電通道 320a和第二導電通道320b的孔洞導電層上還可視情況填入填充層208a，、208a”、208b，及 208b”。本發明實施例還包括許多其他諸多變化，例如第一導電通道320a和第二導電通 道320b的孔洞導電層可大抵完全填滿孔洞。兩堆疊的孔洞之間可包括一橫向導電板以電 連接孔洞導電層，各種變化端視應用及制作工藝狀況而定。雖然，在此實施例中堆疊孔洞的形成是先形成下孔洞與下孔洞導電層，再接著形 成上孔洞與上孔洞導電層，但本發明實施例不限于此。在另一實施例中，可先形成上孔洞與 上孔洞導電層，再接著形成下孔洞與下孔洞導電層。再者，較佳地是在形成上孔洞時，同時 形成用以放置芯片的凹槽。接著，如圖1F所示，包括至少一芯片，例如由多個芯片302a和302b組成的芯片陣 列301 (為方便顯示起見，本發明實施例的圖示僅顯示兩個芯片302a和302b，但芯片的數 目并未限制)，經由例如為導電銀膠的粘著層324設置于承載基底200上。在本發明一實 施例中，芯片陣列301可包括由發光二極管(LED)或激光二極管(LD)等發光元件組成的陣 列，但并未限制本發明。芯片陣列301的芯片302a和302b可分別具有第一電極310a、311a 和第二電極310b、311b，其中每一個芯片302a和302b的第一電極310a、311a和第二電極 310b、311b位于芯片302a和302b的下表面。在另一實施例中，第一電極310a、311a和第二 電極310b、311b也可分別位于下表面和上表面。而第一電極310a、311a和第二電極310b、 311b通過導電層206”電連接至第一導電通道和第二導電通道。舉例來說，芯片302a的第一電極310a和第二電極310b分別電連接至孔洞導電層206a”和導電層206c” ’芯片302b 的第一電極31 la和第二電極31 lb分別電連接至孔洞導電層206b”和導電層206c”。因此 芯片302a和302b可通過導電層206c”串聯或并聯在一起。如圖1F所示，在發光芯片的其他實施例中，可選擇性于發光芯片陣列301上順應 性覆蓋一具有均勻厚度的熒光層336。或者，在其他實施例中，也可在芯片陣列301上選擇 性地形成透鏡結構338。上述透鏡結構338可依客制化要求而設置。在本發明的各實施例中，芯片封裝體500可具有不同的優點。例如本發明實施 例的芯片陣列可搭配晶片級封裝(WLCSP)制作工藝，使封裝體尺寸遠小于現有打線(wire bond,WB)型封裝體。在另一實施例中，當例如以發光元件的芯片陣列作為照明或顯示用途 時，本發明實施例的芯片封裝體可使每個發光元件的間距縮小，可增加畫素的連續性，使畫 面目視效果更佳。此外，如以硅晶片作為承載基底將可具有較佳的耐熱特性。在另一實施 例中，導電通道可由上下孔洞堆疊而成，上、下孔洞之間可包括一橫向導電層以增加孔洞導 電層的導電面積。雖然結合以上實施例揭露了本發明，然而其并非用以限定本發明，任何熟悉此技 術者，在不脫離本發明的精神和范圍內，可作些許的更動與潤飾，因此本發明的保護范圍應 以附上的權利要求所界定的為準。
權利要求
一種芯片封裝體，包括承載基底，其具有一凹槽；多個彼此隔絕的導電層，設置于該承載基底上；至少一芯片，設置于該承載基底的該凹槽中，其中該芯片具有多個電極，以電連接至該些導電層；以及導電通道，設置于該承載基底中，且經由該些導電層電連接至該芯片的電極，其中該導電通道包括多個堆疊的孔洞。
2.如權利要求1所述的芯片封裝體，其中該些導電層及該導電通道與該承載基底之間由一絕緣層隔離。
3.如權利要求1所述的芯片封裝體，其中該些導電層順應性設置于該凹槽的側壁與底部。
4.如權利要求1所述的芯片封裝體，其中該承載基底為一硅基底。
5.如權利要求1所述的芯片封裝體，還包括一反射層，設置該凹槽的側壁與底部。
6.如權利要求1所述的芯片封裝體，其中該導電通道貫穿該承載基底。
7.如權利要求6所述的芯片封裝體，其中該導電通道包括垂直堆疊的多個孔洞以及位 于延伸至該些孔洞側壁上的該些導電層。
8.如權利要求7所述的芯片封裝體，其中該垂直堆疊的多個孔洞包括第一孔洞及第二 孔洞，且該第一孔洞及第二孔洞之間包括橫向導電板以電連接延伸至該些孔洞側壁上的該 些導電層。
9.如權利要求7所述的芯片封裝體，其中該垂直堆疊的多個孔洞包括第一孔洞及第二 孔洞，且該第一孔洞鄰接該第二孔洞的表面大于該第二孔洞鄰接該第一孔洞的表面。
10.如權利要求7所述的芯片封裝體，其中該垂直堆疊的多個孔洞包括第一孔洞及第 二孔洞，且該第一孔洞鄰接該第二孔洞的表面大于該第二孔洞鄰接該第一孔洞的表面，該 第一孔洞及該第二孔洞之間包括導電板以電連接延伸至該些孔洞側壁上的該些導電層。
11.如權利要求10所述的芯片封裝體，其中該第一孔洞為下層孔洞，該第二孔洞為上 層孔洞。
12.如權利要求11所述的芯片封裝體，其中該上層孔洞與該凹槽具有相同深度。
13.—種芯片封裝體的制作方法，包括下列步驟提供一承載基底；在該承載基底的第一表面形成第一孔洞；在該承載基底的第二表面對應該第一孔洞的位置，形成連通該第一孔洞的第二孔洞； 在該承載基底的第二表面上形成凹槽；在該第一孔洞和該第二孔洞中形成導電通道及在該承載基底上形成多個彼此隔絕的 導電層以電連接該導電通道；及在該承載基底上的該凹槽中設置至少一芯片，其中該芯片具有多個電極，以電連接至 該些導電層。
14.如權利要求13所述的芯片封裝體的制作方法，其還包括在該承載基底上形成一絕 緣層以隔離該些導電層及該導電通道。
15.如權利要求14所述的芯片封裝體的制作方法，其中該第一孔洞及第二孔洞之間包括一橫向導電板。
16.如權利要求14所述的芯片封裝體的制作方法，其中該第一孔洞鄰接該第二孔洞的 表面大于該第二孔洞鄰接該第一孔洞的表面。
17.如權利要求14所述的芯片封裝體的制作方法，其中該第一孔洞及第二孔洞之間包 括一橫向導電板，且該第一孔洞鄰接該第二孔洞的表面大于該第二孔洞鄰接該第一孔洞的表面。
18.如權利要求14所述的芯片封裝體的制作方法，其中該第一孔洞為下層孔洞，該第 二孔洞為上層孔洞。
19.如權利要求18所述的芯片封裝體的制作方法，其中該上層孔洞與該凹槽同時形成。
20.如權利要求19所述的芯片封裝體的制作方法，其中該上層孔洞與該下層孔洞為分 別形成。
全文摘要
本發明公開一種芯片封裝體及其制作方法，上述芯片封裝體包括一承載基底，其具有一凹槽。多個彼此隔絕的導電層，設置于承載基底上。至少一芯片，設置于承載基底的凹槽中，其中上述芯片具有多個電極，上述電極電連接至該些導電層。及一導電通道，設置于承載基底中，導電通道通過該些導電層電連接至該芯片的電極，其中導電通道包括多個堆疊的孔洞。
文檔編號H01L21/50GK101853842SQ20091025323
公開日2010年10月6日 申請日期2009年12月11日 優先權日2008年12月11日
發明者吳上義, 蔡佳倫, 黃田昊 申請人:精材科技股份有限公司