專利名稱：雙位快閃存儲器的制作方法
技術領域：
本發明涉及半導體技術領域，更具體的，本發明涉及一種雙位快閃存儲器制作方法。
背景技術：
作為一種集成電路存儲器件，快閃存儲器具有電可擦寫存儲信息的功能，因此，快 閃存儲器被廣泛應用于如便攜式電腦、手機、數碼音樂播放器等電子產品中。通常的，依據 柵極結構的不同，快閃存儲器分為堆疊柵極快閃存儲器及分離柵極快閃存儲器兩種類型， 這兩種快閃存儲器都需要將存儲單元以適合本身操作的陣列進行排布，每一存儲單元都用 來儲存單一位的數據。這種快閃存儲器的存儲陣列需要場氧化層或溝槽式絕緣層來分離存 儲單元，同時，為了提高快閃存儲器的擦寫效率，需要較大面積的存儲單元才能得到高電容 耦合比，因此，所述快閃存儲器存儲單元的面積較為龐大，無法有效提高存儲密度。為了提高快閃存儲器的存儲密度，美國專利第6538四2號提出了一種雙位快閃存 儲器的結構，通過在一個快閃存儲器存儲單元上形成兩個對稱的存儲位，所述雙位快閃存 儲器提高了存儲密度。圖1為現有技術雙位快閃存儲器的剖面結構示意圖。如圖1所示， 兩個用于存儲電荷的第一電荷俘獲層102和第二電荷俘獲層103位于襯底100上柵極結構 的兩側，并由柵介電層101隔離，所述柵介電層101使得第一電荷俘獲層102和第二電荷俘 獲層103的存儲狀態不會互相影響。控制柵104位于第一電荷俘獲層102與第二電荷俘獲 層103上方，用于控制兩個電荷俘獲層上電荷的注入或移除。襯底100中還形成有漏區106 及源區105。所述雙位快閃存儲器以熱電子注入的方式進行編程，以第二電荷俘獲層103為 例，在控制柵104及漏極106上施加高電平，并將源區105接地，熱電子被充分加速并注入 到第二電荷俘獲層103上，完成電荷寫入動作。然而，受限于光刻工藝的最小線寬，所述雙位快閃存儲器的第一電荷俘獲層102、 第二電荷俘獲層103以及柵介電層101無法形成小于光刻最小線寬的圖形，因此，所述雙位 快閃存儲器的單元面積仍然相對較大，存儲密度無法提高。綜上，需要一種改進的雙位快閃存儲器的制作方法，以進一步提高存儲密度。
發明內容
本發明解決的問題是提供了一種雙位快閃存儲器制作方法，柵介電層進一步減小 了雙位快閃存儲器的單元面積，存儲密度得以提高。為解決上述問題，本發明提供了一種雙位快閃存儲器的制作方法，包括提供半導 體襯底，在所述半導體襯底上依次形成柵介電層與柵電極層，刻蝕所述柵電極層及柵介電 層，形成柵極結構；側向刻蝕柵介電層的部分區域，在柵介電層兩側形成開口 ；在柵電極層 與半導體襯底表面形成隔離層；在半導體襯底及柵極結構上形成氧化鉿，所述氧化鉿填充 到柵介電層兩側的開口內，柵電極層與半導體襯底表面的隔離層將所述氧化鉿與柵電極層 及半導體襯底隔離；刻蝕氧化鉿，保留位于柵介電層兩側的開口內的氧化鉿，所述開口內的氧化鉿形成電荷俘獲層。可選的，所述柵電極層為多晶硅，所述在柵電極層與半導體襯底表面形成隔離層 具體包括將所述半導體襯底置于氧化性氣氛中并進行氧化，形成隔離層，所述隔離層為氧化硅。可選的，所述柵介電層為氧化硅或氮氧化硅。可選的，所述柵介電層的側向刻蝕為各向同性刻蝕。可選的，所述柵介電層的各向同性刻蝕為濕法腐蝕。可選的，所述濕法腐蝕采用氫氟酸溶液，柵介電層為氧化硅條件下，所述氫氟酸溶 液中氟化氫質量分數小于或等于2%，反應條件為反應溫度為20至25攝氏度，腐蝕速率 為20至60納米/分鐘，反應時間為30至200秒；柵介電層為氮氧化硅條件下，所述氫氟酸 溶液中氟化氫質量分數為3%至5%，反應條件為反應溫度為20至25攝氏度，腐蝕速率為 25至60納米/分鐘，反應時間為30至200秒。可選的，所述柵介電層的各向同性刻蝕為各向同性干法刻蝕。可選的，所述各向同性干法刻蝕的刻蝕氣體包括CF4、CHF3> CH2F2, CH3F, C4F8或C5F8 的一種或多種的組合，所述柵介電層為氧化硅條件下，所述干法刻蝕的反應條件為反應氣 壓為1至5毫托，氣體流量為100至500標準狀態毫升/分，電源功率為200至1000瓦，偏 置電壓0至100伏；所述柵介電層為氮氧化硅條件下，所述干法刻蝕的反應條件為反應氣 壓1至5毫托，氣體流量為100至600標準狀態毫升/分，電源功率為250至1000瓦，偏置 電壓為0至100伏。可選的，所述氧化鉿中鉿原子與氧原子的比例為1 1.7至1 2.3。可選的，所述氧化鉿采用原子層沉積方式形成。可選的，所述原子層沉積的反應條件為反應前驅物為[(CH3) (C2H5)N]4Hf與O2，反 應氣壓為20至40毫托，反應溫度為200至290攝氏度.與現有技術相比，本發明具有以下優點1.現有技術采用光刻工藝形成雙位快閃存儲器的電荷俘獲層圖形，受限于光刻工 藝的最小線寬，所述雙位快閃存儲器的單元面積的相對較大；而本發明采用各向同性刻蝕 側向刻蝕雙位快閃存儲器柵極結構中控制柵下方的柵介電層，形成了小于光刻工藝最小線 寬的電荷俘獲層及柵介電層，從而減小了雙位快閃存儲器的單元面積。2.本發明的雙位快閃存儲器制作方法采用自對準的方法形成柵極結構中的電荷 俘獲層結構，減少了制作工藝中的光刻板數量，降低了工藝的復雜度。
圖1是現有技術雙位快閃存儲器的剖面結構示意圖。圖2是本發明一個實施例雙位快閃存儲器制作方法的流程示意圖。圖3至圖10是本發明一個實施例雙位快閃存儲器制作方法的剖面結構示意圖。
具體實施例方式現有技術在形成雙位快閃存儲器的單元結構時，需要通過多步的光刻工藝及各向 異性的干法刻蝕工藝在雙位快閃存儲器的柵極結構形成兩個對稱的電荷俘獲層以及隔離電荷俘獲層的柵介電層圖形，所述電荷俘獲層與柵介電層的圖形受限于光刻工藝的最小線 寬，無法進一步縮小。不同于各向異性刻蝕，各向同性刻蝕工藝在刻蝕結構時，既可以沿襯 底表面的法向方向刻蝕，還可以沿襯底表面的平面進行刻蝕，因此，所述各向同性刻蝕工藝 可以在光刻工藝最小線寬的基礎上，進一步減小圖形的橫向線寬。本發明采用各向同性刻蝕工藝，對雙位快閃存儲器控制柵下方的柵介電層進行橫 向刻蝕，通過控制刻蝕時間來確定橫向刻蝕深度，之后利用具備極佳臺階覆蓋性的原子層 沉積技術將氧化鉿填充至柵介電層兩側刻蝕開口中以形成兩個對稱的電荷俘獲層；本發明 的雙位快閃存儲器制作工藝突破了光刻工藝最小線寬的限制，減小了存儲單元的面積，實 現了高密度的存儲陣列。為了更好的理解本發明的雙位快閃存儲器制作方法，下面參照附圖對本發明的具 體實施例作進一步說明，但應認識到，本領域技術人員可以修改在此描述的本發明而仍然 實現本發明的有利效果。因此，下列的描述應當被理解為對本領域技術人員的廣泛教導，而 并不作為對本發明的限制。圖2是本發明實施例雙位快閃存儲器制作方法的流程示意圖，包括如下步驟執 行步驟S202，提供半導體襯底；執行步驟S204，在所述半導體襯底上形成柵介電層；執行步 驟S206，在柵介電層上形成柵電極層；執行步驟S208，圖形化所述柵電極層與柵介電層，形 成柵極結構；執行步驟S210，各向同性刻蝕柵介電層，在柵電極層與半導體襯底間的柵介 電層兩側形成開口 ；執行步驟S212，在柵電極層與半導體襯底表面形成隔離層；執行步驟 S214，在半導體襯底及柵極結構上形成氧化鉿，所述氧化鉿填充到柵介電層兩側的開口內； 執行步驟S216，以柵電極層為掩膜，干法刻蝕氧化鉿，僅在柵介電層兩側的開口內保留部分 氧化鉿，形成對稱的電荷俘獲層；執行步驟S218，在半導體襯底及柵極結構上形成阻擋介 電層，刻蝕所述阻擋介電層，形成側壁。圖3至圖10是本發明一個實施例雙位快閃存儲器制作方法的剖面結構示意圖。如圖3所示，提供半導體襯底302，所述半導體襯底302為硅基襯底、SOI襯底、鍺 化硅襯底或其他半導體襯底，在具體實施例中，所述半導體襯底為P型摻雜的硅基襯底；之 后，在所述半導體襯底302上形成柵介電層304，在具體實施例中，所述柵介電層304為氧化 硅或氮氧化硅，柵介電層304的厚度為50至1000埃，優選的，所述柵介電層304為熱氧化 形成的氧化硅，厚度為300埃。如圖4所示，在柵介電層304上形成柵電極層306，在具體實施例中，所述柵電極 層306為N型摻雜的多晶硅，所述多晶硅的摻雜材料為磷離子、砷離子或銻離子等，摻雜濃 度為1. 0E18至1. 0E22原子/立方厘米，所述柵電極層306的厚度為300至5000埃，優選 的，所述柵電極層306的摻雜濃度為1. 0E20原子/立方厘米，厚度為1000埃。在具體實 施例中，所述柵電極層306是以硅烷為反應前驅物，采用低壓化學氣相淀積的方法形成的。 之后，采用各向異性的干法刻蝕工藝圖形化所述柵電極層306及柵介電層304，形成柵極結 構，在具體實施例中，所述柵極結構的最小線寬由光刻工藝的最小線寬決定。如圖5所示，采用各向同性的刻蝕工藝，側向刻蝕柵介電層304，在柵介電層304兩 側形成位于柵電極層306下方的第一開口 308。在刻蝕柵介電層304時，受限于較薄的柵介 電層304，刻蝕氣體或液體只能輸運到一定的深度，因此，柵介電層304兩側只有部分區域 被刻蝕，從而實現自限制(self-limited)停止刻蝕。第一開口 308的高度與柵介電層304的厚度相同，第一開口 308的深度與各向刻蝕工藝有關，由柵介電層304側向刻蝕的寬度決 定，在具體實施例中，刻蝕后剩余的柵介電層304的寬度為200至1000埃，第一開口 308的 高度為50至1000埃，第一開口 308的深度為150至600埃。依據具體實施例的不同，形成所述第一開口 308的各向同性刻蝕工藝可以為濕法 腐蝕工藝或者各向同性干法刻蝕工藝；在具體實施例中，采用濕法腐蝕柵介電層304時，所 述濕法腐蝕采用氫氟酸溶液，柵介電層為氧化硅條件下，所述氫氟酸溶液中氟化氫質量分 數小于或等于2%，反應條件為反應溫度為20至25攝氏度，腐蝕速率為20至60納米/ 分鐘，反應時間為30至200秒；柵介電層為氮氧化硅條件下，所述氫氟酸溶液中氟化氫質量 分數為3 %至5 %，反應條件為反應溫度為20至25攝氏度，腐蝕速率為25至60納米/分 鐘，反應時間為30至200秒。還可以采用干法刻蝕形成第一開口 308，采用各向同性干法刻蝕柵介電層304時， 所述各向同性干法刻蝕的刻蝕氣體包括CF4、CHF3、CH2F2, CH3F, C4F8或C5F8的一種或多種的 組合，柵介電層為氧化硅條件下，所述干法刻蝕的反應條件為反應氣壓為1至5毫托，氣體 流量為100至500標準狀態毫升/分，電源功率為200至1000瓦，偏置電壓0至100伏；柵 介電層為氮氧化硅條件下，所述干法刻蝕的反應條件為反應氣壓1至5毫托，氣體流量為 100至600標準狀態毫升/分，電源功率為250至1000瓦，偏置電壓為0至100伏。與現有 技術相比，第一開口 308的形成不依賴光刻工藝及后續各向異性干法刻蝕工藝形成，因此， 所述第一開口 308的深度與剩余柵介電層304的線寬可以小于光刻工藝的最小線寬。如圖6所示，在柵電極層306及半導體襯底302表面形成隔離層，所述隔離層為介 電材料。在具體實施例中，所述柵電極層306為摻雜的多晶硅，因此，所述在柵電極層306 及半導體襯底302表面形成隔離層包括將半導體襯底302置于氧化性氣氛的反應腔體內， 在所述氧化性氣氛的反應腔體中，柵電極層306的表面氧化形成第一氧化層310，在具體實 施例中，由于柵電極層306為N型摻雜，所述第一氧化層310中也摻雜有N型離子，所述第 一氧化層310的厚度為20至300埃；半導體襯底302的表面同時形成第二氧化層312，在具 體實施例中，由于半導體襯底302為P型摻雜，所述第二氧化層312中也摻雜有P型離子， 所述第二氧化層312的厚度為20至300埃。所述第一氧化層310與第二氧化層312構成 了隔離層，所述隔離層使得圖5中的第一開口 308的高度變小，在原第一開口 308位置形成 第二開口 314，在具體實施例中，所述第二開口 314的高度由柵介電層304、第一氧化層310 以及第二氧化層312的厚度決定，具體為30至600埃。如圖7所示，在半導體襯底302上形成氧化鉿316，所述氧化鉿316用于填充柵電 極層306下方的第二開口 314。由于第二開口 314的高度很小，在具體實施例中，氧化鉿316 采用原子層沉積技術形成。在原子層沉積技術中，需要將氣相反應前驅物交替通入反應腔 體，所述反應前驅物吸附在襯底表面并發生表面反應，從而形成生成物。所述原子層沉積技 術具備良好的臺階覆蓋性，同時可以精確控制生成物的厚度，因此非常適合作為極小尺寸 開口或溝槽的填充技術。在具體實施例中，所述氧化鉿316的原子層沉積反應條件為反應 前驅物為[(CH3) (C2H5)N]4Hf (四(乙基甲氨基)鉿)與O2，反應氣壓為20至40毫托，反應 溫度為200至290攝氏度，優選的，反應氣壓為25毫托，反應溫度為260攝氏度。在具體實 施例中，所述氧化鉿316中的鉿原子與氧原子的比例為1 1.7至1 2. 3，優選的，鉿原子 與氧原子的比例為1 2。
如圖8所示，刻蝕半導體襯底上的氧化鉿，只保留位于圖7中第二開口 314處的氧 化鉿，所述剩余的氧化鉿形成電荷俘獲層318，在所述氧化鉿的刻蝕過程中，柵電極層306 作為氧化鉿刻蝕的自對準掩膜。在具體實施例中，采用反應離子刻蝕(RIE)工藝刻蝕氧化 鉿；同時，所述反應離子刻蝕氧化鉿時，還會側向刻蝕一定深度，在電荷俘獲層318側面形 成第一缺口 320。電荷俘獲層318位于柵介電層304的兩側，當雙位快閃存儲器實現寫入或 擦除操作時，所述電荷俘獲層318捕獲電子，而柵介電層304將兩側的兩個電荷俘獲層318 隔離開以確保其分別進行電荷的存儲。如圖9所示，繼續在半導體襯底302上形成阻擋介電層322，所述阻擋介電層322 覆蓋在半導體襯底302表面及柵極結構的周圍，在具體實施例中，所述阻擋介電層322為氧
化硅或氧化硅/氮化硅/氧化硅的ONO堆疊結構。如圖10所示，干法刻蝕圖9中的阻擋介電層322，在柵極結構的兩側形成側壁 324 ；之后，以側壁3M及柵電極層306為掩膜，對半導體襯底302進行離子注入，在所述半 導體襯底302中形成雙位快閃存儲器的源區3 與漏區328 ；在具體實施例中，所述半導體 襯底302中的源區326與漏區328為N型摻雜，摻雜離子為磷離子、砷離子或銻離子等。基于上述工藝實施，本發明的雙位快閃存儲器制作形成，所述雙位快閃存儲器包 括半導體襯底，半導體襯底中的源區與漏區，半導體襯底上的柵極結構以及柵極結構兩側 的側壁，所述柵極結構包含有柵電極層，所述柵電極層下方的柵介電層與電荷俘獲層，其 中，所述電荷俘獲層的材料為氧化鉿；所述電荷俘獲層對稱分布于柵介電層兩側，柵電極層 及半導體襯底表面形成有隔離層，所述隔離層將電荷俘獲層與半導體襯底以及柵電極層隔離。應該理解，此處的例子和實施例僅是示例性的，本領域技術人員可以在不背離本 申請和所附權利要求所限定的本發明的精神和范圍的情況下，做出各種修改和更正。
權利要求
1.一種雙位快閃存儲器的制作方法，包括提供半導體襯底，在所述半導體襯底上依 次形成柵介電層與柵電極層，刻蝕所述柵電極層及柵介電層，形成柵極結構；側向刻蝕柵介 電層的部分區域，在柵介電層兩側形成開口 ；在柵電極層與半導體襯底表面形成隔離層； 在半導體襯底及柵極結構上形成氧化鉿，所述氧化鉿填充到柵介電層兩側的開口內，柵電 極層與半導體襯底表面的隔離層將所述氧化鉿與柵電極層及半導體襯底隔離；刻蝕氧化 鉿，保留位于柵介電層兩側的開口內的氧化鉿，所述開口內的氧化鉿形成電荷俘獲層。
2.如權利要求1所述的雙位快閃存儲器制作方法，其特征在于，所述柵電極層為多晶 硅，所述在柵電極層與半導體襯底表面形成隔離層具體包括將所述半導體襯底置于氧化性氣氛中并進行氧化，形成隔離層，所述隔離層為氧化硅。
3.如權利要求1所述的雙位快閃存儲器制作方法，其特征在于，所述柵介電層為氧化 硅或氮氧化硅。
4.如權利要求3所述的雙位快閃存儲器制作方法，其特征在于，所述柵介電層的側向 刻蝕為各向同性刻蝕。
5.如權利要求4所述的雙位快閃存儲器制作方法，其特征在于，所述柵介電層的各向 同性刻蝕為濕法腐蝕。
6.如權利要求5所述的雙位快閃存儲器制作方法，其特征在于，所述濕法腐蝕采用氫 氟酸溶液，柵介電層為氧化硅條件下，所述氫氟酸溶液中氟化氫質量分數小于或等于2%， 反應條件為反應溫度為20至25攝氏度，腐蝕速率為20至60納米/分鐘，反應時間為30 至200秒；柵介電層為氮氧化硅條件下，所述氫氟酸溶液中氟化氫質量分數為3%至5%，反 應條件為反應溫度為20至25攝氏度，腐蝕速率為25至60納米/分鐘，反應時間為30至 200 秒。
7.如權利要求4所述的雙位快閃存儲器制作方法，其特征在于，所述柵介電層的各向 同性刻蝕為各向同性干法刻蝕。
8.如權利要求7所述的雙位快閃存儲器制作方法，其特征在于，所述各向同性干法刻 蝕的刻蝕氣體包括CF4、CHF3、CH2F2、CH3F、C4F8或C5F8的一種或多種的組合，所述柵介電層為 氧化硅條件下，所述干法刻蝕的反應條件為反應氣壓為1至5毫托，氣體流量為100至500 標準狀態毫升/分，電源功率為200至1000瓦，偏置電壓0至100伏；所述柵介電層為氮氧 化硅條件下，所述干法刻蝕的反應條件為反應氣壓1至5毫托，氣體流量為100至600標 準狀態毫升/分，電源功率為250至1000瓦，偏置電壓為0至100伏。
9.如權利要求1所述的雙位快閃存儲器制作方法，其特征在于，所述氧化鉿中鉿原子 與氧原子的比例為1 1.7至1 2.3。
10.如權利要求9所述的雙位快閃存儲器制作方法，其特征在于，所述氧化鉿采用原子 層沉積方式形成。
11.如權利要求10所述的雙位快閃存儲器制作方法，其特征在于，所述原子層沉積的 反應條件為反應前驅物為[(CH3) (C2H5)NJ4Hf與02，反應氣壓為20至40毫托，反應溫度為 200至290攝氏度。
全文摘要
一種雙位快閃存儲器的制作方法，包括提供半導體襯底，在所述半導體襯底上依次形成柵介電層與柵電極層，刻蝕所述柵電極層及柵介電層，形成柵極結構；側向刻蝕柵介電層的部分區域，在柵介電層兩側形成開口；在柵電極層與半導體襯底表面形成隔離層；在半導體襯底及柵極結構上形成氧化鉿，所述氧化鉿填充到柵介電層兩側的開口內，柵電極層與半導體襯底表面的隔離層將所述氧化鉿與柵電極層及半導體襯底隔離；刻蝕氧化鉿，保留位于柵介電層兩側的開口內的氧化鉿，所述開口內的氧化鉿形成電荷俘獲層。
文檔編號H01L21/28GK102110657SQ20091024749
公開日2011年6月29日 申請日期2009年12月29日 優先權日2009年12月29日
發明者三重野文健 申請人:中芯國際集成電路制造(上海)有限公司