專利名稱：具有改善的載流子遷移率的nmos的制造方法
技術領域：
本發明涉及通過應變工程來改善NMOS晶體管器件性能的制造方法，更具體地，本 發明涉及通過引起溝道區的應力改變，來提高載流子的遷移率。
背景技術：
隨著半導體技術的發展，具有更高性能和更強功能的集成電路要求更大的元件密 度，而且各個部件、元件之間或各個元件自身的尺寸、大小和空間也需要進一步縮小。然而，當集成電路元件的尺寸縮小時，不可避免地損害了晶體管和其他元件運轉 的恒定材料特性和物理效應。因此，已經對晶體管的設計進行了很多新的創新，以便把這些 元件的性能保持到合適的水平。場效應晶體管中保持性能的重要因素是載流子遷移率，在通過非常薄的柵介質來 與溝道隔離的柵極上施加的電壓的情況下，載流子遷移率可以影響摻雜半導體溝道中流動 的電流或電荷量。已經知道，根據載流子的類型和應力方向，FET的溝道區中的機械應力可以顯著地 提高或降低載流子的遷移率。在FET中，拉應力能夠提高電子遷移率，降低空穴遷移率，可 以有利地提高NMOS的性能；而壓應力可以提高空穴遷移率，降低電子遷移率，可以有利地 提高PMOS的性能。現有技術中已經提出了大量的結構和材料用于在半導體材料中包含拉 力或者壓力，例如在US2006/0160317中，就提出了一種在MOSFET器件上通過沉積應力層， 并選擇性地刻蝕全部或者部分柵極層，來提高溝道中的載流子遷移率的方案。然而，現有技術通常通過設置單獨的應力層或者應力界面來改變載流子的遷移 率，這將不利于器件尺寸的持續縮小，并且導致復雜的制造工藝。而且隨著目前半導體器件 尺寸的減小，相應的溝道區域也隨之減小。因此，當應力材料膨脹時，對于施加在溝道區域 兩側的源極和/或漏極區域應力材料，其相應增加的應力非常有限，從而不能夠很好地改 善MOSFET晶體管，尤其是N-FET晶體管的性能，這樣，其對應構成的COMS電路的性能也相 應地較差。因此，需要提供一種新的半導體器件的制造方法，能夠使得在不使用單獨的應力 層的情況下，提高NMOS器件的溝道區的載流子遷移率，降低器件的尺寸并簡化制造工藝。
發明內容
鑒于上述問題，本發明提供一種具有改善的載流子遷移率的N型場效應晶體管器 件的制造方法在襯底上形成N型場效應晶體管器件，所述器件具有包括柵極介質層、金屬 柵層和偽柵極層的柵堆疊；覆蓋所述器件的源極區、漏極區和柵堆疊形成接觸刻蝕停止層； 在所述接觸刻蝕停止層中分別形成位于源極區和漏極區上方的第一對接觸孔，所述接觸孔 臨近所述柵堆疊設置；在所述第一對接觸孔中形成具有拉應力性質的材料，從而對所述器 件的溝道區域施加拉應力；移除所述偽柵極層，以提高溝道區域的拉應力。所述具有拉應力 性質的材料優選為鎢。進一步地，可以在在移除所述偽柵極層的步驟之后，在所述金屬柵層上形成應力層或者非應力層。在形成應力層的情況下，可以在所述金屬柵層上沉積金屬連接層，例如 Al。在形成非應力層的情況下，可以在所述金屬柵極層上沉積具有壓應力性質的應力層，例 如氮化物層，以進一步提高溝道區域的拉應力。可以在器件上進一步形成保護層和層間介質層，并在所述保護層和層間介質層中 形成與所述第一對接觸孔聯通的第二對接觸孔，在所述第二對接觸孔中沉積接觸材料。這 樣就可以通過兩個獨立的工藝形成接觸孔和金屬接觸，從而有利地降低了金屬填充的難度。
圖1-7示出了根據本發明的實施例的N型場效應晶體管器件的不同階段的示意性 截面圖；圖8示出了根據本發明的實施例的N型場效應晶體管的制造方法的流程圖。
具體實施例方式下文的公開提供了許多不同的實施例或例子用來實現本發明的不同結構。為了簡 化本發明的公開，下文中對特定例子的部件和設置進行描述。當然，它們僅僅為示例，并且 目的不在于限制本發明。此外，本發明可以在不同例子中重復參考數字和/或字母。這種重 復是為了簡化和清楚的目的，其本身不指示所討論各種實施例和/或設置之間的關系。此 外，本發明提供了的各種特定的工藝和材料的例子，但是本領域普通技術人員可以意識到 其他工藝的可應用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之 “上”的結構可以包括第一和第二特征形成為直接接觸的實施例，也可以包括另外的特征形 成在第一和第二特征之間的實施例，這樣第一和第二特征可能不是直接接觸。應當注意，在 附圖中所圖示的部件不一定按比例繪制。本發明省略了對公知組件和處理技術及工藝的描 述以避免不必要地限制本發明。如上所述，當溝道區被置于拉應力下時，能夠改進N型場效應晶體管(NMOQ器件 的性能。在本發明的實施例中，通過在NMOS的源極區、漏極區上方的接觸孔中形成具有拉 應力性質的材料，從而對NMOS器件的溝道區施加拉應力，而后去除所述NMOS器件的柵堆疊 中的偽柵極層，以使柵堆疊對溝道區的反作用力進一步減小，從而提高溝道區域的拉應力。 在本發明的一個實施例中，具有拉應力性質的材料為鎢。特別地，可以在柵堆疊中進一步沉 積具有壓應力性質的應力層，以進一步提高溝道區的拉應力。通過本發明的制造方法，可以 不必單獨地形成應力層，而通過在接觸孔中填充應力材料并隨后選擇性地移除柵堆疊中的 部分結構來提高NMOS器件中溝道區的拉應力。參考圖8，圖8示出了根據本發明的實施例的N型場效應晶體管的制造方法的流程 圖。在步驟901，在襯底上形成N型場效應晶體管器件，所述器件具有包括柵極介質層、金屬 柵層和偽柵極層的柵堆疊。如圖1所示，在晶片上利用公知的處理技術形成NMOS器件，所 述器件具有襯底200、位于襯底上的源極區和漏極區202、在所述源極區和漏極區之間的柵 堆疊206，所述柵堆疊包括柵極介質層208、金屬柵層210和偽柵極層212。半導體襯底可 以包括任何的幾種半導體材料，包括但不限于硅、鍺、硅-鍺、硅-鍺合金、碳化硅、碳化硅鍺 合金等。典型地，半導體襯底200可以是但不限于約幾百微米厚，例如從5-70的厚度范圍。用來形成NMOS器件的許多過程和材料對于本領域技術人員是公知的。特別地如圖1所示，可以在半導體襯底200中形成隔離區，例如淺溝槽隔離(STI) 結構214，以便電隔離連續的場效應晶體管器件。在所述襯底中形成源/漏極并分別連接至 溝道204。在所述溝道上方形成柵堆疊206，包括柵介質層208、金屬柵層210以及偽柵極 層212。例如，首先在襯底上形成柵介質層208，可以通過沉積高k材料來形成，例如Η 2、 HfSiO、HfSiON、HfTaO, HfTiO, Hf7r0，柵介質層的厚度大約為2_10nm。而后在所述柵介質 層上形成金屬柵層210，例如通過沉積例如TaC，TiN, TaTbN, TaErN, TaYbN, TaSiN, HfSiN, MoSiN, RuTax, NiTax來形成，厚度大約為2-lOnm。在所述金屬柵層210上形成偽柵極層212， 例如通過沉積Poly-Si、Poly-SiGe來形成偽柵極層212。對所述器件進行圖案化，并進行 刻蝕，以形成柵堆疊206。特別地，在所述柵堆疊的側壁形成側墻216。所述側墻216可以 為但不限于氮化物材料，可以通過本領域公知的形成側墻的方法來形成。可選地，可以首先在所述源極區、漏極區以及所述偽柵極層的表面形成金屬硅化 物層218。例如可以通過在所述源極區、漏極區和所述偽柵極層的表面先沉積一層薄的金 屬層，例如Ni或Co，對所述器件進行退火，這樣對應襯底200區域，沉積的金屬層與位于其 下方的襯底200發生化學反應，從而在金屬層與該接觸的器件表面形成金屬硅化物，例如 NiSi、NiPtSi或CoSi2 ；對應偽柵極層212區域，沉積的金屬層與位于其下方的多晶硅偽柵 極層212發生化學反應，從而在金屬層與該接觸的器件表面形成金屬硅化物。而后，進行刻 蝕，以移除沒有反應的金屬層，從而形成金屬硅化物層。所述金屬硅化物層218，例如NiSi、 NiPtSi或CoSi2層，可以起到減少電阻的作用。而后，在步驟902，在覆蓋所述器件的源極區、漏極區202和柵堆疊206形成接觸刻 蝕停止層220和刻蝕保護層221，如圖2所示。接觸刻蝕停止層220可以利用本領域公知的 沉積工藝形成，例如可以是但不限于氮化物層，例如氮化硅層，并且其沉積厚度可以是大約 lO-lOOnm。刻蝕保護層221可以使例如Si02層，以用于后續的化學機械拋光(CMP)工藝中 防止該工藝處理對柵堆疊的損害，在一個實施例中Si02層221的厚度可以在100-300nm的 范圍內。方法進行到步驟903，在所述接觸刻蝕停止層中分別形成位于源極區和漏極區上方 的第一對接觸孔222，所述接觸孔222臨近所述柵堆疊設置，如圖3所示。可以利用例如本 領域公知的形成接觸孔的方法，例如反應離子刻蝕來形成接觸孔222。所述接觸孔222可以 設置在距離所述柵堆疊或所述側墻大約10nm-50nm的范圍內。此后，在步驟904，如圖4所示，在所述第一對接觸孔中形成具有拉應力性質的材 料，從而對所述器件的溝道區域施加拉應力。所述具有拉應力性質的材料可以是但不限于 鎢。可以使用本領域公知的對接觸孔進行沉積的方法形成所述接觸連接。例如，可選地，可 以在接觸孔中首先沉積TiN層(未示出)，而后在所述TiN層上形成鎢接觸，沉積TiN層的 作用是用作擴散阻擋層，從而阻止后續沉積在接觸孔222中的鎢擴散到硅中去。最后對所 述器件執行化學機械拋光(CMP)以暴露所述偽柵極層。其中化學機械拋光工藝停止在對應 源、漏區的兩側的接觸刻蝕停止層220上，從而形成一對鎢的應力接觸222，并暴露偽柵極 層212。通過設置例如Si02層221的保護層，可以防止在執行CMP工藝過程中，尤其在拋光 柵堆疊216上方的接觸刻蝕停止層220時，過量拋光而造成對柵堆疊的損壞。此后在步驟905，如圖5所示，移除所述偽柵極層212，以提高溝道區域的拉應力。 由于偽柵極層212的材料為多晶硅或者多晶硅鍺材料，因此，其可以通過例如，去氫刻蝕混合氣來進行。由于偽柵極層被移除，導致柵堆疊中的反作用力進一步減小，從而進一步調高 了溝道區的拉應力。可選擇地，如圖6所示，可以在所述金屬柵極層上沉積應力層或者是非應力層 224。在沉積應力層的情況下，所述應力層可以是具有與所屬填充接觸孔的材料具有相反應 力的材料以進一步提高溝道區的拉應力。例如可以沉積具有壓應力性質的應力材料，包括， 但不限于TiAl或壓應力的氮化硅等。在沉積非應力層的情況下，可以在所述金屬柵極層上 沉積金屬連接層，所述金屬連接層的材料包括但不限于Al。特別地，可選擇地，如圖7所示，可以覆蓋所述接觸刻蝕停止層、所述接觸孔表面 和所述柵堆疊的表面形成保護層2 和層間介質層228，在所述保護層和層間介質層中形 成與所述第一對接觸孔222聯通的第二對接觸孔230，在所述第二對接觸孔中沉積接觸材 料。所述保護層和所述層間介質層均可以利用本領域公知的工藝來形成，包括但不限于等 離子體沉積、化學氣相沉積等。所述保護層可以包括氮化物層，包括但不限于氮化硅，并且 其沉積厚度例如可以是大約10-30nm之間。層間介質層2 可以包括氧化物層，還包括但 不限于低k材料，其沉積厚度可以是大約10-200nm。保護層2 沉積在形成的NMOS晶體管 上方，可以封住器件進行保護，以防止濕氣等外部環境對該器件的影響。層間介質層2 可 以對形成的N-FET晶體管的電學性能進行改善。在所述第二對接觸孔中沉積的接觸材料，可以包括但不限于鎢。這樣就可以通過 兩個獨立的工藝形成接觸孔和金屬接觸，從而有利地避免了金屬填充的難度。應用本發明的實施例，通過直接在NMOS的源極區、漏極區上方的接觸孔中形成具 有拉應力性質的材料，例如鎢，從而對NMOS器件的溝道區施加拉應力。而后去除所述NMOS 器件的柵堆疊中的偽柵極層，以使柵堆疊對溝道區的反作用力進一步減小，從而提高溝道 區域的拉應力，提高載流子的遷移率，改善器件的性能。本發明避免采用單獨的應力層來 改善NMOS器件溝道區的拉應力，有利地簡化了器件制造工藝，同時改善了器件的尺寸和性 能。特別地，可以在器件上進一步形成保護層和層間介質層，并在所述保護層和層間介質層 中形成與所述第一對接觸孔聯通的第二對接觸孔，在所述第二對接觸孔中沉積接觸材料。 這樣就可以通過兩個獨立的工藝形成接觸孔和金屬接觸，從而有利地降低了金屬填充的難 度。雖然關于示例實施例及其優點已經詳細說明，應當理解在不脫離本發明的精神和 所附權利要求限定的保護范圍的情況下，可以對這些實施例進行各種變化、替換和修改。對 于其他例子，本領域的普通技術人員應當容易理解在保持本發明保護范圍內的同時，工藝 步驟的次序可以變化。此外，本發明的應用范圍不局限于說明書中描述的特定實施例的工藝、機構、制 造、物質組成、手段、方法及步驟。從本發明的公開內容，作為本領域的普通技術人員將容 易地理解，對于目前已存在或者以后即將開發出的工藝、機構、制造、物質組成、手段、方法 或步驟，其中它們執行與本發明描述的對應實施例大體相同的功能或者獲得大體相同的結 果，依照本發明可以對它們進行應用。因此，本發明所附權利要求旨在將這些工藝、機構、制 造、物質組成、手段、方法或步驟包含在其保護范圍內。
權利要求
1.一種具有改善的載流子遷移率的N型場效應晶體管器件的制造方法在襯底上形成N型場效應晶體管器件，所述器件具有包括柵極介質層、金屬柵層和偽 柵極層的柵堆疊，以及源極區和漏極區；覆蓋所述器件的源極區、漏極區和柵堆疊形成接觸刻蝕停止層；在所述接觸刻蝕停止層中分別形成位于源極區和漏極區上方的第一對接觸孔，所述接 觸孔臨近所述柵堆疊設置；在所述第一對接觸孔中形成具有拉應力性質的材料，從而對所述器件的溝道區域施加 拉應力；移除所述偽柵極層，以提高溝道區域的拉應力。
2.根據權利要求1所述的方法，其中所述具有拉應力性質的材料為鎢。
3.根據權利要求2所述的方法，其中在所述第一對接觸孔中形成具有拉應力性質的材 料的步驟還包括在所述接觸孔中形成TiN層；在所述TiN層上形成鎢接觸；以及對所述器件執行化學機械拋光以暴露所述偽柵極層。
4.根據權利要求1所述的方法，還包括在移除所述偽柵極層的步驟之后，在所述金屬柵層上形成金屬連接層。
5.根據權利要求4所述的方法，其中所述金屬連接層的材料包括Al。
6.根據權利要求1所述的方法，還包括在移除所述偽柵極層的步驟之后，在所述金屬柵層上形成具有壓應力性質的應力層， 以進一步提高溝道區域的拉應力。
7.根據權利要求6所述的方法，其中所述應力層為TiAl層或氮化硅層。
8.根據權利要求1所述的方法，還包括在形成接觸刻蝕停止層的步驟之前，在所述晶體管的源極區、漏極區表面以及偽柵極 層的表面形成金屬硅化物層的步驟。
9.根據權利要求8所述的方法，其中所述金屬硅化物層包括=NiSi和CoSi2。
10.根據權利要求1所述的方法，所述第一對接觸孔形成在距離所述柵堆疊兩側大約 10-50nm 處。
11.根據權利要求1所述的方法，還包括在形成具有拉應力性質的材料的步驟之后，對所述器件進行化學機械拋光，以暴露所 述偽柵極層。
12.根據權利要求1所述的方法，其中所述接觸刻蝕停止層包括氮化物層。
13.根據權利要求1所述的方法，其中形成所述器件的步驟還包括，在所述柵堆疊的側 壁形成側墻的步驟。
14.根據權利要求1所述的方法，還包括在移除所述偽柵極的步驟之后，覆蓋所述接觸刻蝕停止層、所述接觸孔表面和所述柵 堆疊的表面形成保護層和層間介質層，在所述保護層和層間介質層中形成與所述第一對接 觸孔聯通的第二對接觸孔，在所述第二對接觸孔中沉積具有拉應力性質的接觸材料。
15.根據權利要求14所述的方法，其中所述保護層包括氮化物層。
16.根據權利要求14所述的方法，其中所述層間介質層包括氧化物層或低k材料.
17.根據權利要求14所述的制造方法，其中所述具有拉應力性質的接觸材料為鎢.
全文摘要
通過直接在NMOS的源極區、漏極區上方的接觸孔中形成具有拉應力性質的材料，例如鎢，從而對NMOS器件的溝道區施加拉應力。而后去除所述NMOS器件的柵堆疊中的偽柵極層，以使柵堆疊對溝道區的反作用力進一步減小，從而提高溝道區域的拉應力，提高載流子的遷移率，改善器件的性能。本發明避免采用單獨的應力層來改善NMOS器件溝道區的拉應力，有利地簡化了器件制造工藝，同時改善了器件的尺寸和性能。
文檔編號H01L21/336GK102110611SQ20091024413
公開日2011年6月29日 申請日期2009年12月29日 優先權日2009年12月29日
發明者尹海洲, 朱慧瓏, 駱志炯 申請人:中國科學院微電子研究所