專利名稱：Mos器件摻雜缺陷的檢測方法
技術領域：
本發明涉及半導體制造技術領域，特別涉及一種MOS器件摻雜缺陷的檢測方法。
背景技術：
在MOS器件的制造中，離子摻雜是一種常用的技術手段，例如阱區的摻雜、深阱區 的摻雜、源/漏輕摻雜區、源/漏重摻雜區以及口袋區等等都要用到離子摻雜工藝。在上述 離子摻雜工藝中如果存在缺陷，則對MOS器件的性能會造成較大的影響，因此在現有技術 中通常都要通過對集成電路芯片的失效分析而對離子摻雜的缺陷進行測試。摻雜工藝形成的缺陷很難通過表面形貌來判斷，在排除其它可見缺陷的基礎上， 通常是通過結合經驗推斷存在這種缺陷的可能性，這樣就存在相當的不確定性。另外，也可 以通過掃描電容顯微鏡(SCM，Scanning CapacitanceMicroscopy)和掃描電子顯微鏡來判 定。電容顯微鏡技術是通過捕捉表面電阻的變化來成像的，其設備昂貴，操作復雜，并 且測試樣品的制備要求很高，通常需要去除多晶硅，保留深阱區，因此制備非常困難，而且 定位困難、成功率不高。鑒于上述缺點，電容顯微鏡技術在檢測摻雜缺陷方面的實用性不尚ο掃描電子顯微鏡的電壓亮度對比技術也是常見和實用的摻雜缺陷檢測手段，掃描 電子顯微鏡通過PN結表面的金屬插塞來收集表面結反射的二次電子的多寡，呈現出明暗 對比的圖像。具體地，當PN結正偏或導通時，二次電子反射率最高，金屬插塞表面為“亮”； 當PN結反偏時，二次電子反射率低，金屬插塞表面為“灰”；當結斷開時，二次電子反射率最 低，金屬插塞表面為“暗”，所述“灰”介于“亮”和“暗”之間。在離子摻雜工藝中，摻雜離子 的濃度不同可導致掃描電子顯微鏡呈現出不同亮度的圖像，從而可以根據圖像的明亮程度 判斷離子摻雜的工藝是否存在缺陷。通常地，采用掃描電子顯微鏡測試后，人們利用肉眼來 觀察測試圖上的明亮程度和圖形區域，這樣就存在對圖形區域定位困難和對明亮程度的判 斷不準確的問題，因此測試的精確度較差。
發明內容
本發明解決的技術問題是提供一種MOS器件摻雜缺陷的檢測方法可以提高檢測 的精確度。本發明的MOS器件摻雜缺陷的檢測方法，包括步驟預先建立缺陷模型庫，所述缺陷模型庫包括摻雜區域缺失的MOS器件以及其對應 的掃描電子顯微鏡測試圖，即缺陷模型圖，所述缺陷模型圖包括源極/漏極上的金屬插塞 所對應的圖形；提供待檢測MOS器件，所述待檢測MOS器件包括位于半導體器件上與半導體器件 連通的金屬插塞；利用掃描電子顯微鏡對所述MOS器件表面進行測試得到測試圖，所述測試圖包括金屬插塞對應的圖形；利用所述測試圖和所述缺陷模型圖比對，當所述測試圖中金屬插塞對應的圖形和 所述缺陷模型圖中金屬插塞對應的圖形亮度越接近，則所述待檢測MOS器件存在摻雜缺陷 的區域和該缺陷模型圖對應的MOS器件缺失的摻雜區域越接近。優選的，所述金屬插塞包括位于源極/漏極上與源極/漏極連通的第一金屬插塞， 位于柵極上與柵極連通的第二金屬插塞；所述利用所述測試圖和所述缺陷模型圖比對的步驟包括比較所述測試圖中第一 金屬插塞對應的圖形和所述缺陷模型圖中源極/漏極上的第一金屬插塞對應的圖形；比較 所述測試圖中第二金屬插塞對應的圖形和所述缺陷模型圖中柵極上的第二金屬插塞對應 的圖形。優選的，所述建立缺陷模型庫的步驟包括提供所述存在摻雜缺失的MOS器件，所述摻雜缺失的MOS器件包括位于源極/漏 極上與源極/漏極連通的第一金屬插塞，位于柵極上與柵極連通的第二金屬插塞；利用掃描電子顯微鏡對所述源極/漏極上的第一金屬插塞和柵極上的第二金屬 插塞進行測試，得到所述缺陷模型圖。優選的，還包括步驟提供存在摻雜缺失的MOS器件和不存在摻雜缺失的MOS器件；將所述待檢測MOS器件的柵極、所述存在摻雜缺失的MOS器件的柵極和所述不存 在摻雜缺失的MOS器件的柵極相連，并且連接到第一金屬層；將所述待檢測MOS器件的源極、所述存在摻雜缺失的MOS器件的源極和所述不存 在摻雜缺失的MOS器件的源極相連，并且連接到第二金屬層；將所述待檢測MOS器件的的漏極、所述存在摻雜缺失的MOS器件的漏極和所述不 存在摻雜缺失的MOS器件的漏極相連，并且連接到第三金屬層；向第一金屬層、第二金屬層、第三金屬層施加電壓，并測試所述待檢測MOS器件、 所述存在摻雜缺失的MOS器件和所述不存在摻雜缺失的MOS器件的電學特性曲線；利用所述待檢測MOS器件的電學特性曲線與所述存在摻雜缺失的MOS器件和所述 不存在摻雜缺失的MOS器件的電學特性曲線進行比對，從而得到所述待檢測MOS器件的存 在摻雜缺陷的區域。優選的，將所述待檢測MOS器件的襯底、所述存在摻雜缺失的MOS器件的襯底和所 述不存在摻雜缺失的MOS器件的襯底相連，并且連接到第四金屬層，所述第四金屬層接地。優選的，所述存在摻雜缺失的MOS器件包括深阱區缺失的MOS器件、溝道摻雜區缺 失的MOS器件、源/漏輕摻雜區缺失的MOS器件、源/漏重摻雜區缺失的MOS器件以及口袋 區缺失的MOS器件。優選的，所述不存在摻雜缺失的MOS器件包括深阱區、溝道摻雜區、源/漏輕摻雜 區、源/漏重摻雜區以及口袋區。優選的，所述電學特性曲線包括Vg-Id-Vd曲線、Vg-Ig-Vd曲線、Vg-Is-Vs曲線或 Vg-Ig-Vs 曲線。優選的，所述Vg-Id-Vd曲線的測量方法包括Vg變化，測量Id-Vd或者固定VcUiJ 量 Id-Vg。5
和現有技術相比本發明的優點在于通過建立缺陷模型庫，從而可以預先獲得摻雜區域缺失的MOS器件及其對應的缺 陷模型圖，從而在對待檢測的MOS器件檢測的時候，就可以利用測試圖和缺陷模型圖比對， 當所述測試圖中金屬插塞對應的圖形和所述缺陷模型圖中金屬插塞對應的圖形亮度越接 近，則所述待檢測MOS器件存在摻雜缺陷的區域和該缺陷模型圖對應的MOS器件缺失的摻 雜區域越接近。這樣就可以更加準確的定位存在缺陷的摻雜區域，以及缺陷的嚴重程度，因 此提高了摻雜缺陷檢測的精確度。
通過附圖中所示的本發明的優選實施例的更具體說明，本發明的上述及其它目 的、特征和優勢將更加清晰。在全部附圖中相同的附圖標記指示相同的部分。并未刻意按 實際尺寸等比例縮放繪制附圖，重點在于示出本發明的主旨。圖1為本發明的摻雜缺陷的檢測方法流程圖；圖2所示為N型源/漏極輕摻雜區缺失的MOS器件的結構示意圖；圖3為圖2所對應的N型源/漏極輕摻雜區缺失的MOS器件的缺陷模型圖；圖4所示為P型溝道摻雜區缺失的MOS器件的結構示意圖；圖5所示為N型深阱區缺失的MOS器件的結構示意圖；圖6所示為P型源/漏重摻雜區缺失的MOS器件的結構示意圖；圖7所示為P型口袋區缺失的MOS器件的結構示意圖；圖8為待測試MOS器件的結構示意圖；圖9為本發明的源/漏輕摻雜區的MOS器件存在缺陷的測試圖；圖10為電性測試的測試結構示意圖。
具體實施例方式從背景技術可知現有的摻雜缺陷的檢測方法成功率和實用性都不高，因此本發明 經過研究得出一種摻雜缺陷的檢測方法。本發明通過建立缺陷模型庫，從而可以預先獲得摻雜區域缺失的MOS器件及其對 應的缺陷模型圖，從而在對待檢測的MOS器件檢測的時候，就可以利用測試圖和缺陷模型 圖比對，當所述測試圖中第一金屬插塞對應的圖形和所述缺陷模型圖中源極/漏極上的金 屬插塞對應的圖形亮度越接近，則所述待檢測MOS器件存在摻雜缺陷的區域和該缺陷模型 圖對應的MOS器件缺失的摻雜區域越接近。這樣就可以更加準確的定位存在缺陷的摻雜區 域，以及缺陷的嚴重程度，因此提高了摻雜缺陷檢測的精確度。為使本發明的上述目的、特征和優點能夠更加明顯易懂，下面結合附圖對本發明 的具體實施方式
做詳細的說明。在下面的描述中闡述了很多具體細節以便于充分理解本發 明。但是本發明能夠以很多不同于在此描述的其它方式來實施，本領域技術人員可以在不 違背本發明內涵的情況下做類似推廣，因此本發明不受下面公開的具體實施的限制。其次，本發明利用示意圖進行詳細描述，在詳述本發明實施例時，為便于說明，表 示器件結構的剖面圖會不依一般比例作局部放大，而且所述示意圖只是實例，其在此不應 限制本發明保護的范圍。此外，在實際制作中應包含長度、寬度及深度的三維空間尺寸。
實施例一圖1為本發明的摻雜缺陷的檢測方法的流程圖。下面結合圖1進行說明，摻雜缺 陷的檢測方法包括步驟SlO 預先建立缺陷模型庫，所述缺陷模型庫包括摻雜區域缺失的MOS器件以及其 對應的掃描電子顯微鏡測試圖，即缺陷模型圖，所述缺陷模型圖包括源極/漏極上的金屬 插塞所對應的圖形。具體地還包括步驟首先，提供所述存在摻雜缺失的MOS器件。所述存在摻雜缺失的MOS器件可以是 深阱區缺失的MOS器件、源/漏輕摻雜區缺失的MOS器件、源/漏重摻雜區缺失的MOS器件 或口袋區缺失的MOS器件。例如在制作MOS器件的過程中，摻雜深阱區時不進行摻雜，而其 它的制作步驟不變，這樣就得到了深阱區缺失的MOS器件；同樣在制作MOS器件的過程中， 源/漏輕摻雜區時不進行摻雜，而其它的制作步驟不變，這樣就得到了源/漏輕摻雜區缺失 的MOS器件，同樣道理可以一一得到源/漏重摻雜區缺失的MOS器件以及口袋區缺失的MOS 器件，或者存在兩種或兩種以上摻雜區缺失的MOS器件。所述摻雜缺失的MOS器件包括位于源極/漏極上與源極/漏極連通的金屬插塞。接著，利用掃描電子顯微鏡對所述存在摻雜缺失的MOS器件進行測試，得到掃描 電子顯微鏡測試圖，即缺陷模型圖。將每一種摻雜缺失MOS器件的摻雜缺失的區域，例如深 阱區缺失、口袋區缺失等，以及摻雜缺失區域對應的缺陷模型圖存入缺陷模型庫。圖2所示為N型源/漏輕摻雜區缺失的MOS器件的結構示意圖，圖3為圖2所對 應的N型源/漏輕摻雜區缺失的MOS器件的缺陷模型圖。其中源/漏輕摻雜區和源/漏 重摻雜區構成源極和漏極，源極和漏極上具有第一金屬插塞210，柵極上具有第二金屬插塞 220。圖4所示為P型溝道摻雜區缺失的MOS器件的結構示意圖。其中MOS器件的P型 溝道摻雜區缺失。圖5所示為N型深阱區摻雜區缺失的MOS器件的結構示意圖，其中MOS 器件的N型深阱區摻雜區缺失。圖6所示為P型源/漏重摻雜區缺失的MOS器件的結構示 意圖，其中MOS器件的P型源/漏重摻雜區缺失。圖7所示為P型口袋區缺失的MOS器件 的結構示意圖，其中MOS器件的P型口袋區缺失。在上述示意圖中缺失的區域用虛線表示。其中不同摻雜區缺失的MOS器件對應的缺陷模型圖的亮暗程度不同，例如重摻雜 源極區缺失的NMOS器件的缺陷模型圖的金屬插塞位置為亮，而輕摻雜源極區缺失的MOS器 件的缺陷模型圖的金屬插塞位置為灰。優選的，所述存在摻雜缺失的MOS器件還包括位于柵極上與柵極連通的第二金屬 插塞；所述缺陷模型圖還包括柵極上的金屬插塞所對應的圖形。S20 提供待檢測MOS器件，所述待檢測MOS器件包括位于源極/漏極上與源極/漏極連通的第一金屬插塞。具體的，參考圖8，所述待檢測MOS器件包括半導體襯底300，位于半導體襯底內的 P型阱區302，位于阱區內的N型深阱區305、位于N型深阱區305內的P型源/漏輕摻雜區 325和P型源/漏重摻雜區335，位于源/漏輕摻雜區之間的溝槽摻雜區315。源/漏輕摻 雜區和源/漏重摻雜區構成源/漏極。在源/漏極上具有第一金屬插塞330。且在該MOS 器件中，溝道摻雜區315的摻雜存在缺陷，例如離子濃度小于制作MOS晶體管的合格值。7
優選的，在柵極上具有第二金屬插塞320。S30 利用掃描電子顯微鏡對所述MOS器件表面進行測試得到測試圖，所述測試圖 包括第一金屬插塞對應的圖形。
具體的，參考圖9，該測試圖為源/漏輕摻雜區的MOS器件存在缺陷的測試圖。該 掃描電子顯微鏡的測試方法為本領域技術人員熟知的方法，由于背景技術處有描述因此不 在贅述。S40 利用所述測試圖和所述缺陷模型圖比對，當所述測試圖中第一金屬插塞對應 的圖形和所述缺陷模型圖中源極/漏極上的金屬插塞對應的圖形亮度越接近，則所述待檢 測MOS器件存在摻雜缺陷的區域和該缺陷模型圖對應的MOS器件缺失的摻雜區域越接近。具體的，利用圖9所示的測試圖和缺陷模型庫中的缺陷模型圖一一比對，例如先 和深阱區缺失的缺陷模型圖比對，再和源/漏輕摻雜區缺失的缺陷模型圖比對、源/漏重摻 雜區缺失的缺陷模型圖、再和溝道摻雜區缺失的模型圖比對以及口袋區缺失的缺陷模型圖 比對。通過比對發現當所述中第一金屬插塞330對應的圖形和所述輕摻雜源極/漏極區 域缺陷模型圖中源極/漏極上的金屬插塞對應的圖形亮度接近，從而可以判斷所述待檢測 MOS器件內的輕摻雜源極/漏極區存在摻雜缺陷，并且當所述亮度越接近，說明所述半導體 器件內的溝道摻雜區缺陷越嚴重，說明輕摻雜源極/漏極區的摻雜濃度遠遠小于合格值。優選的，所述待檢測MOS器件還包括位于柵極上與柵極連通的第二金屬插塞320 ； 所述測試圖還包括第二金屬插塞320對應的圖形；利用所述測試圖和所述缺陷模型圖比 對，當所述測試圖中第二金屬插塞320對應的圖形和所述缺陷模型圖中柵極上的金屬插塞 對應的圖形亮度越接近，則所述待檢測MOS器件存在對應的摻雜缺陷區域和該缺陷模型圖 對應的MOS器件缺失的摻雜區域越接近。而將待測MOS器件和源/漏重摻雜區缺失的缺陷模型圖比對以及口袋區缺失的缺 陷模型圖比對時，圖形亮度差別較大，從而說明源/漏重摻雜區以及口袋區的摻雜存在的 缺陷較小或者不存在缺陷。在利用測試圖和缺陷模型圖對比中，將測試圖中第一金屬插塞對應的圖形和缺陷 模型圖中源極/漏極上的金屬插塞對應的圖形對比，再結合測試圖中第二金屬插塞對應的 圖形和缺陷模型圖中柵極上的金屬插塞對應的圖形對比。這樣可以較好的確定待測試MOS 器件中存在摻雜缺陷的區域。對于上述測試方法可能對于輕摻雜源/漏極區、重摻雜源/漏極區以及深阱區的 摻雜缺陷有時候較難區分。進一步的在本發明的還可以包括下面的優選技術方案。在一個優選實施方式中，如圖10所示，進一步的還包括將存在摻雜缺失的MOS器 件、不存在摻雜缺失的MOS器件以及待檢測的MOS器件的柵極都接到第一金屬層410上，源 極都接到第二金屬層420上，漏極都接到第三金屬層430上，襯底都接到第四金屬層(未圖 示)上。所述不存在摻雜缺失的MOS器件是指比較理想的不存在摻雜缺陷的MOS器件。接著將第一金屬層從OV到VDD變化，第二金屬層接VDD，第四金屬層接GND，測量 第三金屬層的電壓和電流變化，得到漏極的電流Id和漏極的電壓Vd J^ljVg-Id-Vd曲線。優選的，所述Vg-Id-Vd曲線的測量方法還包括固定Vd，測量Id-Vg。接著將第一金屬層的電壓從OV到VDD變化，第二金屬層接GND，第四金屬層接GND，第三金屬層的電壓接VDD，測量第一金屬層的電流和第三金屬層的電壓，得到柵極電流 Ig和漏極電壓Vd，得到Vg-Ig-Vd曲線。接著將第一金屬層從OV到VDD變化，第三金屬層接VDD，第四金屬層接GND，測量 第二金屬層的電壓和電流變化，得到源極的電流Is和源極的電壓Vs，得到Vg-Is-Vs曲線。接著將第一金屬層從OV到VDD變化，第三金屬層接VDD，第四金屬層接GND，測量 第二金屬層的電壓和柵極電流變化，得到源極的電壓Vs和柵極電流Ig，得到Vg-Ig-Vs曲 線。另外還包括電容與電壓的測量。上述測量是利用微米探針(micri-probing)進行測量，通過測量得到存在摻雜 缺失的MOS器件、不存在摻雜缺失的MOS器件以及待檢測的MOS器件的Vg-Id-Vd曲線、 Vg-Ig-Vd曲線、Vg-Is-Vs曲線或Vg-Ig-Vs曲線，并且進行比較，從而可以得到待測量器件 的哪一個摻雜區域出現存在缺陷，并且缺陷的程度如何。在上述測試之后，還可以包括對器件進行解剖，觀察其截面。以上所述，僅是本發明的較佳實施例而已，并非對本發明作任何形式上的限制。雖然本發明已以較佳實施例披露如上，然而并非用以限定本發明。任何熟悉本領 域的技術人員，在不脫離本發明技術方案范圍情況下，都可利用上述揭示的方法和技術內 容對本發明技術方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此， 凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所做的任何簡單 修改、等同變化及修飾，均仍屬于本發明技術方案保護的范圍內。
權利要求
1.一種MOS器件摻雜缺陷的檢測方法，其特征在于，包括步驟預先建立缺陷模型庫，所述缺陷模型庫包括摻雜區域缺失的MOS器件以及其對應的掃 描電子顯微鏡測試圖，即缺陷模型圖，所述缺陷模型圖包括半導體器件上的金屬插塞所對 應的圖形；提供待檢測MOS器件，所述待檢測MOS器件包括位于半導體器件上與半導體器件連通 的金屬插塞；利用掃描電子顯微鏡對所述MOS器件表面進行測試得到測試圖，所述測試圖包括金屬 插塞對應的圖形；利用所述測試圖和所述缺陷模型圖比對，當所述測試圖中金屬插塞對應的圖形和所述 缺陷模型圖中金屬插塞對應的圖形亮度越接近，則所述待檢測MOS器件存在摻雜缺陷的區 域和該缺陷模型圖對應的MOS器件缺失的摻雜區域越接近。
2.根據權利要求1所述的檢測方法，其特征在于，所述金屬插塞包括位于源極/漏極上 與源極/漏極連通的第一金屬插塞，位于柵極上與柵極連通的第二金屬插塞；所述利用所述測試圖和所述缺陷模型圖比對的步驟包括比較所述測試圖中第一金屬 插塞對應的圖形和所述缺陷模型圖中源極/漏極上的第一金屬插塞對應的圖形；比較所述 測試圖中第二金屬插塞對應的圖形和所述缺陷模型圖中柵極上的第二金屬插塞對應的圖 形。
3.根據權利要求2所述的檢測方法，其特征在于，所述建立缺陷模型庫的步驟包括 提供所述存在摻雜缺失的MOS器件，所述摻雜缺失的MOS器件包括位于源極/漏極上與源極/漏極連通的第一金屬插塞，位于柵極上與柵極連通的第二金屬插塞；利用掃描電子顯微鏡對所述源極/漏極上的第一金屬插塞和柵極上的第二金屬插塞 進行測試，得到所述缺陷模型圖。
4.根據權利要求2所述的檢測方法，其特征在于，還包括步驟 提供存在摻雜缺失的MOS器件和不存在摻雜缺失的MOS器件；將所述待檢測MOS器件的柵極、所述存在摻雜缺失的MOS器件的柵極和所述不存在摻 雜缺失的MOS器件的柵極相連，并且連接到第一金屬層；將所述待檢測MOS器件的源極、所述存在摻雜缺失的MOS器件的源極和所述不存在摻 雜缺失的MOS器件的源極相連，并且連接到第二金屬層；將所述待檢測MOS器件的的漏極、所述存在摻雜缺失的MOS器件的漏極和所述不存在 摻雜缺失的MOS器件的漏極相連，并且連接到第三金屬層；向第一金屬層、第二金屬層、第三金屬層施加電壓，并測試所述待檢測MOS器件、所述 存在摻雜缺失的MOS器件和所述不存在摻雜缺失的MOS器件的電學特性曲線；利用所述待檢測MOS器件的電學特性曲線與所述存在摻雜缺失的MOS器件和所述不存 在摻雜缺失的MOS器件的電學特性曲線進行比對，從而得到所述待檢測MOS器件的存在摻 雜缺陷的區域。
5.根據權利要求4所述的檢測方法，其特征在于，將所述待檢測MOS器件的襯底、所述 存在摻雜缺失的MOS器件的襯底和所述不存在摻雜缺失的MOS器件的襯底相連，并且連接 到第四金屬層，所述第四金屬層接地。
6.根據權利要求1或4所述的檢測方法，其特征在于，所述存在摻雜缺失的MOS器件包括深阱區缺失的MOS器件、溝道摻雜區缺失的MOS器件、源/漏輕摻雜區缺失的MOS器件、 源/漏重摻雜區缺失的MOS器件以及口袋區缺失的MOS器件。
7.根據權利要求4所述的檢測方法，其特征在于，所述不存在摻雜缺失的MOS器件包括 深阱區、溝道摻雜區、源/漏輕摻雜區、源/漏重摻雜區以及口袋區。
8.根據權利要求4所述的檢測方法，其特征在于，所述電學特性曲線包括Vg-Id-Vd曲 線、Vg-Ig-Vd 曲線、Vg-Is-Vs 曲線或 Vg-Ig-Vs 曲線。
9.根據權利要求8所述的檢測方法，其特征在于，所述Vg-Id-Vd曲線的測量方法包括 Vg變化，測量Id-Vd或者固定Vd，測量Id-Vg。
全文摘要
本發明提供了一種MOS器件摻雜缺陷的檢測方法，包括步驟預先建立缺陷模型庫；提供待檢測MOS器件，所述待檢測MOS器件包括位于半導體器件上與半導體器件連通的金屬插塞；利用掃描電子顯微鏡對所述MOS器件表面進行測試得到測試圖，所述測試圖包括金屬插塞對應的圖形；利用所述測試圖和所述缺陷模型圖比對，當所述測試圖中金屬插塞對應的圖形和所述缺陷模型圖中金屬插塞對應的圖形亮度越接近，則所述待檢測MOS器件存在摻雜缺陷的區域和該缺陷模型圖對應的MOS器件缺失的摻雜區域越接近。利用本發明簡化了檢測步驟，提高了檢測的精確度。
文檔編號H01L21/00GK102054723SQ20091020778
公開日2011年5月11日 申請日期2009年10月30日 優先權日2009年10月30日
發明者張克云, 方浩, 杜建, 王德進, 蔡建瓴 申請人:無錫華潤上華半導體有限公司, 無錫華潤上華科技有限公司