專利名稱：半導體器件及制造半導體器件的方法
技術領域：
本發明涉及一種半導體器件、制造半導體器件的方法以及用于制造半導體器件的 靶。
背景技術：
在LSI(大規模集成)布線中，使用Cu布線。因為Cu容易擴散到絕緣膜中，所以 在形成Cu布線之前要在布線溝槽中形成阻擋金屬膜。這樣，能夠防止Cu擴散到絕緣層或 基板中。作為阻擋金屬膜，一般使用鉭(Ta)和鈦(Ti)的合金。 在日本特開專利公布No. 2003-109956中，說明了一種構造，其中阻擋金屬膜中的 Ti比率等于或大于15at^并且等于或小于90at^。結果，可以減小在Cu布線中所使用的 阻擋金屬膜的電阻和應力。 在日本特開專利公布No. 2001-110751中，說明了一種構造，其中，絕緣膜的周邊 部具有高Ti濃度，并且Cu膜的周邊部具有高Ta濃度，從而使Ti濃度形成梯度。結果，絕緣 膜和Cu膜與銅和其他導體材料一起有效地使用，并且容易粘附到氧化物和其他薄介電膜， 并且在形成邊界的同時產生低變形或異質外延關系。 由于晶體管尺寸減小，Cu布線的布線電阻極大地增加。原因如下。如果Ti濃度 過高，則大量Ti由于熱歷史而擴散到Cu布線中，這致使布線電阻增加。此外，因為Ti是比 Ta輕的元素，所以阻擋金屬膜的覆蓋率(覆蓋度)減小，在絕緣膜與阻擋金屬膜之間產生空 隙(孔洞)，并且Cu布線的可靠性降低。 同時，如果阻擋金屬膜只由Ta形成，則與Cu布線的粘附性低，并且Cu的覆蓋度降 低。由于該原因，在Cu布線與阻擋金屬膜之間會產生空隙，并且Cu布線的可靠性降低。此 外，不會發生由于Ti擴散而導致的Cu的合金化，并且Cu布線的可靠性不能得到提高。
由于該原因，在微細布線中，難以減少Cu布線的布線電阻的增加以及提高Cu布線 的可靠性。
發明內容
在一個實施例中，提供了一種半導體器件。該半導體器件包括絕緣膜；溝槽，其 形成在絕緣膜中；阻擋金屬膜，其形成在溝槽的側壁和底表面上，并且由鈦和鉭的合金構 成；以及銅布線，其堆疊在阻擋金屬膜上，并且位于溝槽中。在此情況下，阻擋金屬膜中的鈦 濃度等于或大于O. lat^并且等于或小于14at%。 在另一實施例中，提供了一種制造半導體器件的方法。該方法包括在半導體基板 上形成絕緣膜的工藝；在絕緣膜中形成溝槽的工藝；在溝槽的側表面和底表面中的每個上 形成阻擋金屬膜的工藝，所述阻擋金屬膜由鈦和鉭的合金構成；以及在溝槽中埋置銅膜的 工藝。在此情況下，阻擋金屬膜中的鈦濃度等于或大于O. lat^并且等于或小于14at%。
3
在另一實施例中，提供了一種濺射設備的靶，用于在銅布線上形成阻擋金屬膜。 在此情況下，所述靶由鉭和鈦構成，并且包含濃度等于或大于O. lat^并且等于或小于 14at^的鈦。 根據本發明的實施例，因為由鉭和鈦的合金構成的阻擋金屬膜中的Ti濃度被設
定為等于或大于O. lat^并且等于或小于14at^，所以可以抑制鈦由于熱歷史而過度地擴
散到銅布線中。結果，能夠防止銅布線的布線電阻增加。此外，因為如上所述地設定鈦濃度，
所以可以確保銅布線和阻擋金屬膜彼此接合，并且通過防止在銅布線與阻擋金屬膜之間產
生空隙，可以提高銅布線的可靠性。此外，Cu布線中的Ti發生合金化，并且可靠性得以提
高。據此，能夠減少銅布線的布線電阻的增加并且提高銅布線的可靠性。 根據上面所述的本發明的實施例，能夠減少銅布線的布線電阻的增加并且提高銅
布線的可靠性。
從下面結合附圖對某些優選實施例的說明，本發明的上述以及其他目的、優點和 特征將更加明顯，在附圖中 圖1A至1D示出根據本發明實施例的制造半導體器件的方法；
圖2示出根據本發明的實施例的半導體器件；以及
圖3示出銅布線的布線電阻的結果。
具體實施例方式
現在，這里將參照圖示性實施例來說明本發明。本領域的技術人員將認識到，利用 本發明的教導可以實現許多可替選的實施例，并且本發明不限于為了解釋性目的而示出的 實施例。 下面，將參照附圖來說明本發明的實施例。在所有圖中，將用相同的附圖標記來表 示具有基本相同功能和結構的構成要素，并且將不再重復對這些結構元件的說明。
(第一實施例) 圖1A至1D是示出制造根據本實施例的半導體器件的方法的橫截面圖。根據本實 施例的半導體器件包括絕緣膜2 ;阻擋金屬膜3，其包括在絕緣膜2中形成的溝槽以及在 該溝槽的側壁和底表面上形成的鈦(Ti)和鉭(Ta)的合金；以及銅(Cu)布線4，其堆疊在 阻擋金屬膜3上并且位于所述溝槽中，如圖1D所示。阻擋金屬膜3的Ti濃度等于或大于 0. lat^并且等于或小于14at%。 將利用圖1A至ID來說明制造根據本實施例的半導體器件的方法。首先，如圖1A 所示，在絕緣膜2的表面中形成溝槽5。此時，作為溝槽5，可以只形成布線溝槽或者可以形 成通孔孔(via hole)和布線溝槽這兩者。如果形成通孔孔和布線溝槽，則可以同時形成布 線和插塞。在此情況下，可以使用通孔第一法、溝槽第一法、中間第一法和雙硬質掩模法中 的任何一種。 絕緣膜2是低介電常數膜(所謂的低k膜)，其相對介電常數等于或小于3.0。可 以使用諸如SiOC、HSQ(氫硅倍半氧烷)、MSQ(甲基硅倍半氧烷)或MHSQ(甲基氫硅倍半氧 烷)的聚氫硅氧烷、諸如聚芳醚(PAE)、二乙烯基硅氧烷-雙苯并環丁烯(BCB)或Silk(注
4冊商標)的含有芳香系的有機材料、S0G、 FOX(可流動氧化物)、Cytop或者BCB(苯并環丁烯)作為絕緣膜2。此外，作為絕緣膜2，可以使用其中在絕緣膜中形成有多個孔的膜(多孔膜)。 接著，如圖1B所示，為了覆蓋溝槽5的側表面和底表面，形成阻擋金屬膜3。此時，使用濺射法在絕緣膜2上沉積阻擋金屬膜3。 在此情況下，當使用濺射法形成阻擋金屬膜3時，使用由Ta和Ti兩種成分構成的靶作為濺射設備的靶。該靶包含濃度等于或大于O. lat^并且等于或小于14at^的Ti。更具體而言，耙中的Ti濃度等于或大于3at^并且等于或小于10at%。 接著，如圖1C所示，在溝槽5中以及絕緣膜2上形成Cu膜40。在此情況下，使用濺射法和鍍覆法來形成Cu膜40，并且銅膜40被堆疊在阻擋金屬膜3上。
接著，對阻擋金屬膜3和Cu膜40進行熱處理。此時，熱處理溫度等于或高于250°C且等于或低于400°C ，并且優選等于或高于25(TC且等于或低于350°C 。然而，熱處理溫度可以等于或高于35(TC且等于或低于400°C。熱處理時間為30秒至1小時。通過熱處理，阻擋金屬膜3中所包含的Ti擴散到Cu膜40中，并且Ti在Cu膜40與阻擋金屬膜3之間的界面處被偏析。通過偏析的Ti，Cu膜與阻擋金屬膜之間的粘附性得以提高。獲得的阻擋金屬膜3中的Ti與Ta之間的比率幾乎與在上述靶中所包含的Ti與Ta之間的比率相等。
接著，如圖1D所示，通過CMP (化學機械拋光)來去除位于絕緣膜2上的Cu膜40和阻擋金屬膜3，從而完成Cu布線4。 接下來，將說明本實施例的作用和效果。在根據本實施例的半導體器件中，因為由Ta和Ti的合金構成的阻擋金屬膜3中的Ti濃度被設定為等于或小于14at^，所以可以抑制Ti由于熱歷史而過度地擴散到Cu布線4中。結果，能夠防止Cu布線4的布線電阻增加。同時，如果Ti濃度被設定為等于或大于0. lat^，則可以確保Cu布線4和阻擋金屬膜3彼此接合，并且通過防止在Cu布線4與阻擋金屬膜3之間產生空隙，可以提高Cu布線4的可靠性。此外，Cu布線4中的Ti發生合金化，并且可靠性得以提高。據此，能夠減少Cu布線4的布線電阻的增加并且提高Cu布線4的可靠性。
(第二實施例) 圖2是示出根據第二實施例的半導體器件的構造的橫截面圖。該半導體器件具有下述構造，其中，在基板10上形成有層間絕緣層30和絕緣層110，所述基板10具有形成在其上的晶體管20，并且依次堆疊有絕緣層120、 130、 140和150。 基板10例如是硅基板。絕緣層110具有與第一實施例中的絕緣膜2相同的構造。在絕緣層110中，埋置有Cu布線210。 Cu布線210具有與第一實施例中的Cu布線4相同的構造。Cu布線210通過在層間絕緣層30中埋置的接觸而連接到晶體管20。層間絕緣層30例如由氧化硅制成。 絕緣層120、130、140和150具有與第一實施例中的絕緣膜2相同的構造。在絕緣層120、 130、 140和150中，分別掩埋有Cu布線220、230、240和250。 Cu布線220、230、240和250具有與第一實施例中的Cu布線4相同的構造，并且通過使用與Cu布線4相同的方法來形成。在Cu布線220、230、240、250與絕緣層120、 130、 140、 150之間，提供具有與第一實施例中的阻擋金屬膜3相同的構造的阻擋金屬膜212、222、232、242和252。阻擋金屬膜212、222、232、242和252中的Ti與Ta的比率幾乎與在沉積阻擋金屬膜時使用的靶中所包
5含的Ti與Ta的比率相等。 此外，在絕緣層110與絕緣層120之間形成擴散阻擋層310。以相同方式，在絕緣層120與絕緣層130之間、在絕緣層130與絕緣層140之間以及在絕緣層140與絕緣層150之間，分別形成擴散阻擋層320、330和340。擴散阻擋層320、330和340例如由SiCN、 SiC或SiN形成。 即便在本實施例中，也可以得到與第一實施例相同的效果。 雖然已經參照附圖對本發明的實施例進行了說明，但是本發明并不僅限于此。可以使用除上述構造之外的各種構造。例如，在實施例中，在形成Cu膜的工藝與進行CMP的工藝之間可以對阻擋金屬膜和Cu膜進行熱處理。然而，可以在制造半導體器件的過程中對阻擋金屬膜和Cu膜進行熱處理。即便在此情況下，阻擋金屬膜中的Ti與Ta的比率變得與在沉積阻擋金屬膜時使用的靶中所包含的Ti與Ta的比率基本相等。
(示例) 在第一實施例中所說明的方法中，制備Cu布線4，其中，改變阻擋金屬膜3中的Ti的比率，并且測量Cu布線4的有效電阻。測量結果示出在圖3中。Ti的比率被設定為0at%、4at%、8at%、12at%、16at^ 20at%。熱處理溫度為350°C 。
如圖3所示，通過將阻擋金屬膜3中的Ti的比率從16at^降低到12at^，可以將Cu布線4的電阻從218 (m Q /square)減小到204 (m Q /square)。 根據阻擋金屬膜3與Cu布線4的粘附性測試結果，通過將阻擋金屬膜3中的Ti的比率設定為等于或大于0. lat^，可以獲得極好的粘附性。通過將阻擋金屬膜3中的Ti的比率設定為等于或大于3at^，使粘附性得到進一步提高。 根據對阻擋金屬膜3的Cu的阻擋特性進行研究的結果，通過將阻擋金屬膜3中的Ti的比率設定為等于或大于O. lat^并且等于或小于14at^，得到了極好的阻擋特性。此外，通過將阻擋金屬膜3中的Ti的比率設定為等于或大于O. lat^并且等于或小于10at^，阻擋特性可以得到進一步提高。 顯然，本發明并不僅限于上述實施例，并且在不背離本發明的范圍和精神的情況下，可以進行修改和改變。
權利要求
一種半導體器件，包括絕緣膜；溝槽，其形成在所述絕緣膜中；阻擋金屬膜，其形成在所述溝槽的側壁和底表面上，并且由鈦和鉭的合金構成；以及銅布線，其堆疊在所述阻擋金屬膜上，并且位于所述溝槽中，其中，所述阻擋金屬膜的鈦濃度等于或大于0.1at％并且等于或小于14at％。
2. 根據權利要求l所述的半導體器件，其中，所述阻擋金屬膜的鈦濃度等于或大于0. lat^并且等于或小于10at%。
3. —種制造半導體器件的方法，包括在半導體基板上形成絕緣膜；在所述絕緣膜中形成溝槽；在所述溝槽的側表面和底表面中的每個上形成阻擋金屬膜，所述阻擋金屬膜由鈦和鉭的合金構成；以及在所述溝槽中埋置銅膜，其中，所述阻擋金屬膜中的鈦濃度等于或大于O. lat^并且等于或小于14at%。
4. 根據權利要求3所述的方法，其中，所述阻擋金屬膜的鈦濃度等于或大于0. 1"%并且等于或小于10at%。
5. 根據權利要求3或4所述的方法，進一步包括在將所述銅膜埋置于所述溝槽中之后，對所述阻擋金屬膜進行熱處理。
6. 根據權利要求5所述的方法，其中，在等于或高于25(TC并且等于或低于40(TC的溫度下，進行所述熱處理。
7. —種濺射設備的靶，用于在銅布線上形成阻擋金屬膜，其中，所述靶由鉭和鈦構成，并且包含濃度等于或大于0. lat^并且等于或小于14at^的鈦。
全文摘要
本發明提供一種半導體器件及制造半導體器件的方法。一種半導體器件，包括絕緣膜；溝槽，其形成在絕緣膜中；阻擋金屬膜，其形成在溝槽的側壁和底表面上，并且由鈦(Ti)和鉭(Ta)的合金構成；以及銅(Cu)布線，其堆疊在阻擋金屬膜上，并且位于溝槽中。阻擋金屬膜的鈦濃度等于或大于0.1at％并且等于或小于14at％。
文檔編號H01L23/532GK101740547SQ200910206179
公開日2010年6月16日 申請日期2009年10月21日 優先權日2008年11月17日
發明者本山幸一 申請人:恩益禧電子股份有限公司