專利名稱：電路模塊的制造工序的制作方法
技術領域：
本發明涉及半導體部件用密封劑密封的電路模塊的制造方法。
背景技術：
—直以來，作為便攜式設備的電源使用的保護電池的電池保護電路模塊等的要求 小型化的電路模塊使用所謂COB (chip on board)構造。COB構造是在基板上直接安裝IC、 FET等的裸芯片等，在用引線接合法等與基板上的布線圖形電連接之后，用樹脂進行密封的 構造。通過采用COB構造，與分立構造相比，能夠將電路模塊薄形化。以下表示具體例。
圖1是例示現有的分立構造的電路模塊的俯視圖。圖2是沿著圖1的A-A線的剖 視圖。參照圖1以及圖2，電路模塊100具有基板110a、布線圖形120a以及120b、通孔130、 焊接保護層140a以及140b、FET160、IC170、膏狀軟釬料180、以及電子部件190。
在電路模塊100上，在基板110a的一個面上形成有布線圖形120a，在布線圖形 120a上形成有在與安裝的部件電連接的部分(以下稱之為"墊片")上具有開口部的焊接 保護層(焊料保護層)140a。 FET160以及IC170例如是SOP (Small Out Line Package :小 外形封裝)等的模制組件品，配置在焊接保護層140a上。FET160以及IC170的端子160a 和170a通過膏狀軟釬料180與對應的墊片電連接。 電子部件190通過膏狀軟釬料180與對應的墊片電連接。另外，在基板110a的
另一個面上形成布線圖形120b，在布線圖形120b上形成焊接保護層140b。在焊接保護層
140b上根據需要設有開口部，實現部件的安裝、與外部電路等的電連接。 形成于基板110a的一個面上的規定的布線圖形120a和形成于基板110a的另一
個面上的規定的布線圖形120b通過通孔130電連接。再有，電路模塊100在基板110a的
一個面和基板110a的另一個面上具有用于與外部電路等進行電連接的外部連接用端子等
(未圖示)。 這樣，現有的分立構造的電路模塊100例如搭載SOP (Small Out LinePackage)等 的模制組件品的FET160以及IC170。由于模制組件品的FET160或IC170其自身厚，所以很 難將電路模塊100進行薄形化(低背化)。 圖3是例示現有的COB構造的電路模塊的俯視圖。圖4是沿著圖3的B_B線的剖 視圖。在圖3以及圖4中，關于與圖1以及圖2相同的部件標注相同的符號，有省略其說明 的情況。參照圖3以及圖4，電路模塊200將圖1以及圖2所示的電路模塊100的FET160 以及IC170置換為FET裸芯片260以及IC裸芯片270，將端子160a以及170a置換為接合 線260a以及270a，追加密封樹脂300。電路模塊200的除此以外的部分與電路模塊100相 同地構成。以下，對于電路模塊200，僅說明與電路模塊100不同的部分。
在電路模塊200中，FET裸芯片260以及IC裸芯片270利用粘合劑250固定在布 線圖形120a上，位于FET裸芯片260以及IC裸芯片270的各個下表面的墊片(未圖示)和 配置在FET裸芯片260以及IC裸芯片270下部的布線圖形120a通過粘合劑250電連接。
另夕卜，位于FET裸芯片260以及IC裸芯片270的各個上表面的電極墊片(未圖示)通過接合線260a以及270a與基板110a上的對應的墊片電連接。封固樹脂300對FET裸 芯片260以及IC裸芯片270、及電子部件190進行密封。再有，電路模塊200在基板110a 的一個面的未被封固樹脂200密封的區域和基板110a的另一個面上具有用于與外部電路 等進行電連接的外部連接用端子(未圖示)。 接著，對現有的COB構造的電路模塊200的制造方法進行說明。圖5是例示現有 的電路模塊的制造工序的流程圖。參照圖5對電路模塊200的制造方法進行說明。
在圖5中，工序一是電子部件安裝工序(S100)。首先，準備形成有在布線圖形120a 以及120b上具有規定開口部的焊接保護層140a以及140b的集合基板(將多個基板110 集合化后的基板)，在與安裝有電子部件190的位置對應的墊片上印刷膏狀軟釬料180。接 著，在印刷有膏狀軟釬料180的部分上利用規定的安裝機安裝電子部件190。在安裝電子部 件190之后，集合基板放入規定的回流爐('」7 口一爐)中，各墊片部分和與各墊片部分對 應的電子部件190的焊盤部分利用膏狀軟釬料180電連接。 工序二是洗凈工序，是除去在工序一中附著在集合基板上的焊劑焊藥殘渣等的附 著物的工序(S101)。利用工序二能夠實現后面工序中的接合線的接合強度的提高和樹脂封 固的密合性提高等。 工序三是裸芯片安裝工序(S102)。首先，在與安裝FET裸芯片260以及IC裸芯片 270的位置對應的布線圖形120a上涂敷粘合劑250。接著，在粘合劑250上利用規定的安 裝機安裝FET裸芯片260以及IC裸芯片270。安裝后，用烤爐等使粘合劑250硬化。
工序四是引線接合工序，將位于FET裸芯片260以及IC裸芯片270的各個上表面 的電極墊片(未圖示)利用接合線260a以及270a與集合基板上的所對應的墊片部分電連 接(S103)。圖6是模式地表示夾緊夾具夾緊集合基板狀況的圖。在引線接合工序中，如圖 6所示，首先用夾緊夾具500夾緊集合基板，接著進行引線接合。此時，夾緊夾具500由于不 能夾緊在工序一中安裝有電子部件190的區域，所以如圖6所示，夾緊未安裝電子部件190 的區域。 工序五是密封工序，在集合基板的安裝有FET裸芯片260以及IC裸芯片270 —側 的面上利用規定的掩模、涂刷器等印刷封固樹脂300(S104)。在印刷封固樹脂300之后，利 用加熱、UV照射等使封固樹脂300硬化，將FET裸芯片260以及IC裸芯片270、電子部件 190等進行密封。 工序六是集合基板分割工序(S105)。使用規定的切片機等將集合基板在規定的位
置上分割從而單個化，制造圖3以及圖4所示的COB構造的電路模塊200。再有，通常，工序
一、工序二以及工序六是在程序室進行。從工序三至工序五是在清潔室內進行。這里，清潔
室是從外界劃分開，將空氣中的浮游微小粒子或者浮游微生物管理為限定的清潔度水平以
下的空間，是為進行電子部件安裝等管理為充分程度的清潔度水平的空間。 這樣，現有的COB構造的電路模塊200是在集合基板上直接安裝FET裸芯片260
以及IC裸芯片270，用接合線260a以及270a與集合基板上的布線圖形120a連接之后，還
包含電子部件190等用封固樹脂300進行密封的構造。通過采用COB構造，電路模塊200
與電路模塊100相比，能夠實現薄型化(低背化)。另外，通過采用COB構造，從而由于FET
或IC不會剝離，所以電路模塊200與電路模塊100相比，防水性優良，可靠性高。 專利文獻1 :日本特開2002-190564號公報。
專利文獻2 :日本特開2007-142297號公報。 但是，具有現有的C0B構造的電路模塊如圖3以及圖4所示，由于包含電子部件在 內用封固樹脂進行密封，所以密封所使用的樹脂的量多，存在導致電路模塊的制造成本上 升的問題。 另外，還存在電子部件比FET裸芯片以及IC裸芯片厚的場合，這種場合，由于包含 電子部件在內的FET裸芯片以及IC裸芯片用封固樹脂進行密封，所以存在很難實現電路模 塊的進一步薄型化的問題。
發明內容
本發明是鑒于上述問題而提出的技術方案，目的在于提供抑制制造成本的上升并 可實現進一步薄型化的電路模塊的制造方法。 為了實現上述目的，本發明是在規定的區域形成有布線圖形12a的基板ll上搭 載半導體部件16、17、36、37，且上述半導體部件16、17、36、37用密封劑20密封的電路模塊 10、30的制造方法，其特征在于，具有第一工序，在上述基板11上配置上述半導體部件16、 17、36、37 ;第二工序，將上述半導體部件16、17、36、37與上述布線圖形12a電連接；第三工 序，將上述半導體部件16、 17、36、37用上述密封劑20密封；以及第四工序，在上述基板11 上的未用上述密封劑20密封的區域安裝電子部件19。 再有，上述參照符號是為了便于理解而附加的，只不過是一個例子，不限定圖示的 方式。 對本發明的效果進行說明。 根據本發明，能夠提供抑制制造成本的上升并可實現進一步薄型化的電路模塊的 制造方法。
-實施方式的電路模塊的制造工序的圖(其一 -實施方式的電路模塊的制造工序的圖(其二 -實施方式的電路模塊的制造工序的圖(其三 -實施方式的電路模塊的制造工序的圖(其四 -實施方式的電路模塊的制造工序的圖(其五
圖16是例示涉及本發明的第一實施方式的電路模塊的制造工序的圖(其七)。
圖17是例示涉及本發明的第二實施方式的電路模塊的俯視圖。
圖18是沿著圖17的E-E線的剖視圖。 圖19是例示涉及本發明的第二實施方式的電路模塊的制造工序的流程圖。
圖中 10、30_電路模塊，11-集合基板，lla-基板，12_布線圖形，13_通孔，14-焊接保護 層，15-粘合劑，16-FET裸芯片，16a、17a-接合線，17-IC裸芯片，18-膏狀軟釬料，19-電子 部件，20-封固樹脂，36-FET， 36a、37a-端子，37-IC， 50-夾緊夾具，60-軟釬料掩模，D-分割位置。
具體實施例方式
以下，參照附圖，對用于實施本發明的最佳方式進行說明。
第一實施方式 涉及本發明的第一實施方式的電路模塊的構造 首先，對涉及本發明的第一實施方式的電路模塊的構造進行說明。圖7是例示涉 及本發明的第一實施方式的電路模塊的俯視圖。圖8是沿著圖7的C-C線的剖視圖。參照 圖7以及圖8，電路模塊10具有基板11a、布線圖形12a以及12b、通孔13、焊接保護層14a 以及14b、粘合劑15、FET裸芯片16、接合線16a、IC裸芯片17、接合線17a、膏狀軟釬料18、 電子部件19、以及封固樹脂20。 在電路模塊10中，在基板1 la的一個面上形成有布線圖形12a，在布線圖形12a上 形成有在與安裝的部件電連接的部分(以下，稱之為"墊片")上具有開口部的焊接保護層 14a。作為半導體部件的FET裸芯片16以及IC裸芯片17利用粘合劑15固定在布線圖形 12a上。作為粘合劑15使用導電性粘合劑的場合，能夠將位于FET裸芯片16以及IC裸芯 片17的各個下表面的墊片(未圖示)與配置在FET裸芯片16以及IC裸芯片17下部的布 線圖形12a通過粘合劑15電連接。 另外，位于FET裸芯片16以及IC裸芯片17的各個上表面的電極墊片(未圖示) 利用接合線16a以及17a與基板lla上的對應的墊片電連接。電子部件19利用印刷在對 應的墊片上的膏狀軟釬料18進行軟釬焊，與對應的墊片電連接。另外，在基板lla的另一 個面上形成有布線圖形12b，在布線圖形12b上形成有焊接保護層14b，在焊接保護層14b 上根據需要設有開口部，實現部件的安裝和與外部電路等的電連接。 形成于基板lla的一個面上的規定的布線圖形12a和形成于基板lla的另一個面 上的規定的布線圖形12b利用通孔13電連接。封固樹脂20僅密封FET裸芯片16以及IC 裸芯片17，電子部件19不被密封。再有，電路模塊10在基板lla的一個面中的未由封固樹 脂20密封的區域和基板lla的另一個面上具有用于與外部電路等進行電連接的外部連接 用端子等(未圖示)。 這樣，通過利用封固樹脂20僅密封FET裸芯片16以及IC裸芯片17，從而與不僅 密封FET裸芯片160以及IC裸芯片170而且還密封電子部件190的現有的電路模塊200 相比，能夠減少構成封固樹脂20的材料的使用量。再有，通過利用封固樹脂20僅密封FET 裸芯片16以及IC裸芯片17，從而即使是電子部件19比FET裸芯片16以及IC裸芯片17厚的場合，也能夠使電路模塊10的總體厚度變薄(低背化)。再有，與基板lla相接的部分 的封固樹脂20的面積比現有的電路模塊200的與基板110a相接的部分的封固樹脂200的 面積小，所以能夠降低基板lla的翹曲。 涉及本發明的第一實施方式的電路模塊的制造方法 接著，對涉及本發明的第一實施方式的電路模塊的制造方法進行說明。圖9是例 示涉及本發明的第一實施方式的電路模塊的制造工序的流程圖。圖10 圖16是例示涉及 本發明的第一實施方式的電路模塊的制造工序的圖。參照圖9 圖16，對電路模塊10的制 造方法進行說明。
工序一 圖9所示的工序一是裸芯片安裝工序(SIO)。工序一在清潔室進行。在工序一中， 首先準備圖lO所示的集合基板ll。圖IO是例示形成電路模塊的集合基板的俯視圖。在 圖IO所示的集合基板11中，D表示在后述的工序五中分割集合基板11的位置(以后，作為 分割位置D)。集合基板11是在后述的工序五中通過在分割位置D分割從而做成基板lla 的基板。在集合基板11上的點劃線包圍的區域形成有多個(此時為27個)電路模塊10。 作為集合基板11，能夠使用例如環氧玻璃基板。集合基板11的厚度例如為0. 3mm 0. 8mm 程度。 在集合基板11的一個面上形成有布線圖形12a(未圖示)，在布線圖形12a(未圖 示)上形成具有露出墊片部分的開口部的焊接保護層14a(未圖示)。在墊片部分上有例如 實施鍍Au等的場合。在集合基板11的另一個面上形成有布線圖形12b(未圖示)，在布線 圖形12b(未圖示)上形成有焊接保護層14b(未圖示)。在焊接保護層14b(未圖示)上還 有根據需要設有開口部的場合。布線圖形12a以及12b(未圖示)的材料例如是Cu等。布 線圖形12a以及12b(未圖示)的厚度例如為35iim。焊接保護層14a以及14b (未圖示) 的材料是感光性樹脂組成物等。焊接保護層14a以及14b(未圖示)的厚度例如為30ym。
形成于集合基板ll的一個面上的規定的布線圖形12a(未圖示)和形成于集合基 板ll的另一個面上的規定的布線圖形12b(未圖示)利用通孔13(未圖示)電連接。通孔 13(未圖示)例如在貫通孔上實施鍍Cu等。 接著，如圖11所示，在準備好的集合基板11的與安裝FET裸芯片16以及IC裸芯 片17的位置對應的布線圖形12a上涂敷粘合劑15。在粘合劑15上利用固定的安裝機安裝 FET裸芯片16以及IC裸芯片17。并且，在安裝后，用烤爐等使粘合劑15硬化。作為粘合 劑15能夠使用例如環氧樹脂等的熱硬化性粘接劑等。
工序二 圖9所示的工序二是引線接合工序(Sll)。工序二在清潔室進行。在工序二中， 首先如圖12所示，用夾緊夾具50夾緊集合基板11，其后進行引線接合。此時，夾緊夾具50 雖然夾緊未安裝電子部件19的區域，但在涉及本發明的第一實施方式的電路模塊的制造 方法中，在進行引線接合時，還尚未安裝電子部件19。因此，還能夠夾緊在后述的工序四中 安裝電子部件19的區域。 在現有的電路模塊的制造方法中，如圖6所示，可夾緊的區域受限制。其結果，起 因于集合基板的夾緊不充分而發生集合基板的浮動等，存在引線接合性降低的問題。在涉 及本發明的第一實施方式的電路模塊的制造方法中，在進行引線接合時，由于還尚未安裝電子部件19，所以還能夠夾緊應該安裝電子部件19的區域。其結果，沒有如現有的電路模 塊的制造方法那樣可夾緊的區域受限制、引線接合性降低的問題，能夠提高引線接合性。
其次如圖13所示，將FET裸芯片16以及IC裸芯片17用接合線16a以及17a與 對應的墊片部分電連接。作為接合線16a以及17a例如能夠使用金線。接著，解除夾緊夾 具50的夾緊，將集合基板11從夾緊夾具50中拆下。
工序三 圖9所示的工序三是密封工序(S12)。工序三在清潔室進行。在工序三中，首先， 在集合基板11的安裝有FET裸芯片16等一側的面上使用規定的掩模、涂刷器等印刷封固 樹脂20。此時，規定的掩模配置成，使FET裸芯片16以及IC裸芯片17以及接合線16a以 及17a露出并覆蓋在后面工序中應該安裝電子部件19的區域。再有，在用封固樹脂20密 封的一側的面上具有應該形成外部連接端子的區域的場合，規定的掩模配置成覆蓋應該形 成外部連接端子的區域。由此，以僅覆蓋FET裸芯片16以及IC裸芯片17的方式印刷封固 樹脂20。在印刷封固樹脂20之后，利用加熱、UV照射等使封固樹脂20硬化，如圖14所示， 密封FET裸芯片16以及IC裸芯片17。作為封固樹脂20例如能夠使用環氧樹脂等的熱硬 化性樹脂和UV樹脂等。 這樣，在工序三中，通過利用封固樹脂20僅密封FET裸芯片16以及IC裸芯片17， 從而與不僅密封FET裸芯片260以及IC裸芯片270而且還密封電子部件190的現有的電 路模塊200相比，能夠降低構成封固樹脂20的材料的使用量。再有，通過利用封固樹脂20 僅密封FET裸芯片16以及IC裸芯片17，從而即使是電子部件19比FET裸芯片16以及IC 裸芯片17厚的場合，也能夠使電路模塊10的總體厚度變薄(低背化)。再有，與基板lla 相接的部分的封固樹脂20的面積比現有的電路模塊200的與基板110a相接的部分的封固 樹脂200的面積小，因此能夠降低基板110a的翹曲。 再有，還有將封固樹脂20通過澆注封裝來形成的方法，但由于封固樹脂20的使用 量和高度的波動大，間歇也長，所以不能說是最佳方法。如本中請這樣，通過用印刷形成封 固樹脂20，從而相比通過澆注封裝來形成的場合，能夠減少封固樹脂20的使用量和高度的 波動，而且，還能夠縮短間歇。
工序四 圖9所示的工序四是電子部件安裝工序(S13)。工序四在程序室進行。在工序四 中，首先如圖15所示，用軟釬料掩模60覆蓋集合基板的安裝有FET裸芯片16等的一側的 面。軟釬料掩模60具有避開與封固樹脂20對應部分的剖視看為凸的凸部，并制作成僅僅 露出應該印刷膏狀軟釬料18的部分。其次，在從軟釬料掩模60露出的部分上印刷膏狀軟 釬料18。由此，如圖16所示，在與安裝電子部件19的位置對應的墊片部分上印刷膏狀軟釬 料18。 接著，在印刷有膏狀軟釬料18的部分上利用規定的安裝機安裝電子部件19。電子 部件19例如是片狀電阻、片狀電容、片狀熱敏電阻等。在安裝電子部件19之后，將集合基 板11放入到規定的回流爐中，將各墊片部分和與各墊片部分對應的電子部件19的焊盤部 分用膏狀軟釬料18電連接。
工序五 圖9所示的工序五是集合基板分割工序(S14)。工序五在程序室進行。在工序五中，使用規定的切片機等將集合基板ll在圖IO所示的分割位置D分割從而單個化。由此， 制造圖7以及圖8所示的電路模塊10。再有，除了工序一 五以外，有根據需要追加在從封 固樹脂20露出的外部連接端子上安裝Ni板等的工序、或進行電氣特性檢查、外觀檢查成的 工序的場合。 根據本發明的第一實施方式，通過利用封固樹脂僅密封FET和IC等的裸芯片，從 而與不僅密封FET和IC等的裸芯片還密封電子部件的現有的電路模塊相比，可以降低構成 封固樹脂的材料的使用量，能夠抑制制造成本的上升。再有，通過利用封固樹脂僅密封FET 和IC等的裸芯片，從而即使是電子部件比FET和IC等的裸芯片厚的場合，也能夠使電路模 塊的總體厚度變薄(低背化)。再有，由于與基板相接的部分的封固樹脂的面積與現有的電 路模塊相比小，因而能夠降低基板的翹曲。 再有，根據本發明的第一實施方式，由于以裸芯片安裝工序、引線接合工序、密封
工序、電子部件安裝工序、集合基板分割工序的順序制造電路模塊，所以在進行引線接合
時，電子部件尚未安裝。因此，在引線接合工序中，在用夾緊夾具夾緊集合基板時，還能夠夾
緊在后面工序中應該安裝電子部件的區域。其結果，沒有如現有的電路模塊的制造方法那
樣可夾緊的區域受限制、引線接合性降低的問題，能夠提高引線接合性。 再有，裸芯片安裝工序、引線接合工序、以及密封工序在清潔室進行，電子部件安
裝工序以及集合基板分割工序在程序室進行。其結果，由于沒有像現有的電路模塊的制造
方法那樣最終成為電路模塊的集合基板等從程序室進入清潔室并再次返回到程序室的流
水線，因此制造工序不會復雜化，可以實現簡單的制造工序，能夠抑制制造成本的上升。 再有，由于在裸芯片安裝工序、引線接合工序以及密封工序之前沒有電子部件安
裝工序等的附著焊劑焊藥殘渣等的工序，所以無需如現有的電路模塊的制造方法那樣的洗
凈工序，可以實現簡單的制造工序，能夠抑制制造成本的上升。 第二實施方式 涉及本發明的第二實施方式的電路模塊的構造 首先，對涉及本發明的第二實施方式的電路模塊的構造進行說明。圖17是例示涉 及本發明的第二實施方式的電路模塊的俯視圖。圖18是沿著圖17的E-E線的剖視圖。在 圖17以及圖18中，關于與圖7以及圖8相同的部件標注相同符號，有省略其說明的場合。 參照圖17以及圖18，電路模塊30將圖7以及圖8所示的電路模塊10的FET裸芯片16以 及IC裸芯片17置換為CSP組件的FET36以及IC37，將接合線16a以及17a置換為端子36a 以及37a。電路模塊30的除此之外的部分與電路模塊10相同地構成。以下，關于電路模塊 30，僅說明與電路模塊IO不同的部分。 CSP組件的FET36以及IC37具有端子36a以及37a。端子36a以及37a是例如軟 釬料凸塊("> 7 )或者金凸塊("> 7 )等。FET36以及IC37的端子36a以及37a利用 膏狀軟釬料18與基板lla上的對應的墊片電連接。再有，端子36a以及37a是軟釬料凸塊 的場合，在回流工序中進行過熱時，端子36a以及37a和膏狀軟釬料18熔融而合金化。
封固樹脂20僅密封FET36以及IC37，不密封電子部件19。 這樣，通過利用封固樹脂20僅密封CSP組件的FET36以及IC37，從而與不僅密封 FET裸芯片160以及IC裸芯片170而且還密封電子部件190的現有的電路模塊200相比 較，能夠降低構成封固樹脂20的材料的使用量。再有，通過利用封固樹脂20僅密封CSP組件的FET36以及IC37，從而即使是電子部件19比FET36以及IC37厚的場合，也能夠使電路 模塊30的總體厚度變薄(低背化)。再有，與基板11a相接的部分的封固樹脂20的面積比 現有的電路模塊200的與基板110a相接的封固樹脂200的面積相比小，所以能夠降低基板 lla的翹曲。再有，通過使用CSP組件的FET36以及IC37，從而由于不需要連接接合線的空 間，所以能夠將電路模塊30小型化。 涉及本發明的第二實施方式的電路模塊的制造方法 接著，對涉及本發明的第二實施方式的電路模塊的制造方法進行說明。圖19是例 示涉及本發明的第二實施方式的電路模塊的制造工序的流程圖。在圖19中，與圖9相同的 部分標注相同符號，有省略其說明的場合。在圖19中，與圖9不同的部分是工序一的CSP 部件安裝工序(S20)和工序二的洗凈工序(S21)。以下，僅對工序一的CSP部件安裝工序 (S20)和工序二的洗凈工序(S21)進行說明。
工序一 圖19所示的工序一是CSP部件安裝工序(S20)。工序一在程序室進行。在工序一 中，首先，用規定的軟釬料掩模覆蓋集合基板11的安裝CSP組件的FET36以及IC37—側的 面。規定的軟釬料掩模制作成，僅僅露出與FET36以及IC37的端子36a以及37a對應部分 的布線圖形12a(墊片)。接著，在從規定的軟釬料掩模露出的部分上印刷膏狀軟釬料18。 由此，在與端子36a以及37a對應的墊片部分上印刷膏狀軟釬料18。 接著，在印刷有膏狀軟釬料18的部分上利用規定的安裝機安裝FET36以及IC37。 在安裝FET36以及IC37之后，將集合基板11放入規定的回流爐中，將各墊片部分和與各墊 片部分對應的FET36以及IC37的端子36a以及37a利用膏狀軟釬料18電連接。再有，端 子36a以及37a是軟釬料凸塊的場合，在回流工序中進行過熱時，端子36a以及37a與膏狀 軟釬料18熔融而合金化。
工序二 圖19所示的工序二是洗凈工序(S21)。工序二在程序室進行。工序二是除去在工 序一中附著在集合基板11上的焊劑焊藥殘渣等的附著物的工序。利用工序二能夠實現在 后面的工序中樹脂封固的粘結性提高等。 根據本發明的第二實施方式，通過利用封固樹脂僅密封CSP組件的FET36以及 IC37，從而與不僅密封FET和IC而且還密封電子部件的現有的電路模塊相比較，可以降低 構成封固樹脂的材料的使用量，能夠抑制制造成本的上升。再有，通過利用封固樹脂僅密封 CSP組件的FET36以及IC37，從而即使是電子部件比FET和IC厚的場合，也能夠使電路模 塊的總體厚度變薄(低背化)。再有，與基板相接的部分的封固樹脂的面積與現有的電路模 塊相比小，所以能夠降低基板的翹曲。再有，通過使用CSP組件的FET36以及IC37，從而由 于無需連接接合線的空間，所以能夠將電路模塊小型化。 以上，對本發明的最佳實施方式進行了詳細說明，但本發明不限于上述實施方式， 只要在不脫離本發明要求保護的范圍內就能夠對上述實施方式進行各種變形以及置換。
例如，本發明能夠適用于電池保護電路模塊，也可以適用于其它電路模塊。
再有，在第一實施方式以及第二實施方式中，作為集合基板，對使用在雙面(兩 層)上形成布線圖的所謂雙面(雙層)基板的例子進行了說明，但對于成為布線圖形的多 個層利用通孔連接的例如四層等的所謂多層基板，本發明也能夠同樣地適用。另外，也可以使用在單面(一層)形成布線圖形的所謂單面(一層)基板。 另外，在第一實施方式以及第二實施方式中，對在集合基板上安裝IC、 FET以及電 子部件的例子進行了說明，但安裝的部件不限于此。
權利要求
一種電路模塊的制造方法，該電路模塊在規定的區域形成有布線圖形的基板上搭載有半導體部件，并且該半導體部件用密封劑密封，該電路模塊的制造方法的特征在于，具有第一工序，在上述基板上配置上述半導體部件；第二工序，將上述半導體部件與上述布線圖形電連接；第三工序，將上述半導體部件用上述密封劑密封；以及第四工序，在上述基板上的未用上述密封劑密封的區域安裝電子部件。
2. 根據權利要求1所述的電路模塊的制造方法，其特征在于，上述第四工序包括將具有避開用上述密封劑密封的區域的剖視為凸部的軟釬料掩 模配置在上述基板上的工序；以及通過上述軟釬料掩模在上述布線圖形上印刷軟釬料的工序。
3. 根據權利要求1或2所述的電路模塊的制造方法，其特征在于， 上述半導體部件是裸芯片，上述第二工序是將上述裸芯片的電極墊片弓I線接合在上述布線圖形上的工序。
4. 根據權利要求3所述的電路模塊的制造方法，其特征在于，在進行引線接合之前，夾緊夾具夾緊不含有配置上述裸芯片的區域、含有在上述第四 工序中安裝上述電子部件的區域的區域。
5. 根據權利要求1 4任一項所述的電路模塊的制造方法，其特征在于， 從上述第一工序至上述第三工序在清潔室內進行。
6. 根據權利要求1或2所述的電路模塊的制造方法，其特征在于， 上述半導體部件是CSP組件，上述第二工序是將上述CSP組件的端子軟釬焊在上述布線圖形上的工序。
全文摘要
本發明的目的在于提供抑制制造成本的上升并可實現進一步薄型化的電路模塊的制造方法。本發明的電路模塊的制造方法，電路模塊在規定的區域形成有布線圖形的基板上搭載有半導體部件，并且該半導體部件用密封劑密封，該電路模塊的制造方法特征在于，具有在上述基板上配置上述半導體部件的第一工序；將上述半導體部件與上述布線圖形電連接的第二工序；將上述半導體部件用上述密封劑密封的第三工序；以及在上述基板上的未用上述密封劑密封的區域安裝電子部件的第四工序。
文檔編號H01L21/50GK101728281SQ20091020475
公開日2010年6月9日 申請日期2009年10月14日 優先權日2008年10月15日
發明者明石貴和, 高山裕樹 申請人:三美電機株式會社