電子元件封裝體及其制造方法

專利名稱：電子元件封裝體及其制造方法
技術領域：
本發明有關于電子元件封裝體，特別有關于一種利用晶圓 級封裝制程制作的電子元件封裝體。
背景技術：
石圭基體直穿孑L封裝^支術(through-silicon via packaging, 簡 稱T S V封裝技術)已逐漸使用于先進的電子元件封裝體中，其技 術特點涉及高深寬比(high aspect ratio)的硅基材蝕刻，以及良 好填洞能力的薄膜制程，尤其是必須在高深寬比的開口中形成 外延的導線，因而局限現有的制程能力。
圖1顯示 一 種傳統的電子元件封裝體1的局部平面圖，于晶 片有源區IO的周邊區ll上設置有多個導電接觸墊14。傳統的 TSV封裝技術是在每個導電接觸墊14的位置形成對應的孔洞 12,每個孔洞12內則具有單一接觸孔16以露出 一個對應的導電 接觸墊14。
然而，由于孔洞12的深寬比(aspect ratio)高達至少1.6,造 成后續填充各種材料層的困難度，因此需要有一種新的電子元 件封裝體及其制造方法，以克服上述問題。

發明內容
本發明提供一種電子元件封裝體，包括 一半導體基底， 包括多個晶片，每個晶片具有一第一表面及相對的一第二表面；
多個導電電極，設置于各晶片的該第一表面上或上方，其中位 于任兩個相鄰的該晶片上的所述導電電極沿著該晶片側邊的方
向呈非對稱排列；以及多個接觸孔，以暴露出所述導電電極。
6本發明所述的電子元件封裝體，所述導電電極包括導電接 觸墊或重布線路層。
本發明所述的電子元件封裝體，還包括至少一溝槽，設 置于各晶片內且與該晶片的側邊相隔一距離，該溝槽自該晶片 的該第二表面向該第一表面的方向延伸；多個接觸孔，設置于 各溝槽的底部，以暴露出對應的所述導電電才及的一接觸面；以 及一絕緣層，覆蓋所述晶片的該第二表面，且延伸至所述溝槽 的側壁和底部，其中所述接觸孔設置于該絕緣層中。
本發明所述的電子元件封裝體，還包括多條導線層設置于 該絕緣層上，每條該導線層自該第二表面延伸至該溝槽的側壁 和底部，并通過對應的該接觸孔延伸至該導電電才及的該接觸面 上，其中任兩個相鄰的該晶片上的所述導線層沿著該晶片側邊 的方向呈非對稱排列。
本發明所述的電子元件封裝體，任兩個相鄰的該晶片之間 具有一既定高度的該半導體基底，且任兩個相鄰的該晶片上的 所述導線層被該既定高度的該半導體基底隔離。
本發明所述的電子元件封裝體，該既定高度的該半導體基 底與該溝槽等高。
本發明所述的電子元件封裝體，還包括一保護層設置于所 述溝槽中，且延伸至所述晶片的該第二表面上。
本發明所述的電子元件封裝體，還包括一封裝層覆蓋所述 晶片的該第一表面。
本發明所述的電子元件封裝體，該晶片內具有多個該溝槽， 所述溝槽間具有 一 既定高度的該半導體基底，以容納集成電路、 感測薄膜或空腔結構。
本發明所述的電子元件封裝體，所述溝槽間具有該既定高 度的半導體基底與該溝槽等高。本發明的另提供 一 種電子元件封裝體的制造方法，包括 提供一半導體基底，包括多個晶片，任兩個相鄰的該晶片間包 括一切割區，每個晶片具有一第一表面及相對的一第二表面； 于各晶片的該第一表面上或上方提供多個導電電極，且位于任 兩個相鄰的該晶片上的所述導電電極沿著該晶片側邊的方向呈 非對稱排列；及于各晶片內形成多個接觸孔，以暴露出所述導 電電才及。
本發明所述的電子元件封裝體的制造方法，還包括于各 晶片內形成至少一溝槽，該溝槽與該晶片的側邊相隔一距離， 且沿著該第二表面向該第 一 表面的方向延伸；形成 一 絕緣層， 覆蓋所述晶片的該第二表面，并延伸至所述溝槽的側壁和底部； 以及圖案化該絕緣層，于各溝槽的底部形成多個接觸孔，以暴 露出對應的所述導電電極的接觸面，其中所述導電電極包括導 電接觸墊或重布線路層。
條導線層于該絕緣層上，每條該導線層自該第二表面延伸至該 溝槽的側壁和底部，并通過對應的該接觸孔延伸至該導電電極 的該接觸面上，其中任兩個相鄰的該晶片上的所述導線層沿著 該晶片側邊的方向呈非對稱排列。
本發明所述的電子元件封裝體的制造方法，任兩個相鄰的 該晶片之間形成有 一 既定高度的該半導體基底，且任兩個相鄰 的該晶片上的所述導線層被該既定高度的該半導體基底隔離。
本發明所述的電子元件封裝體的制造方法，形成所述導線 層的方法包括順應性地形成一導電層，覆蓋所述晶片的該第 二表面，并延伸至所述溝槽的側壁和底部；以及以光刻方式圖 案化該導電層，形成所述導線層。
本發明所述的電子元件封裝體的制造方法，于該光刻圖案化該導電層的步驟中，任兩個相鄰的該晶片上的所述導線層圖 案的曝光不會互相干擾。
本發明所述的電子元件封裝體的制造方法，還包括形成 一封裝層，覆蓋所述晶片的該第一表面；形成一保護層，填滿 所述溝槽，并延伸至所述晶片的該第二表面上；以及沿該切割 區分割該半導體基底，以形成多個電子元件封裝體。
本發明所述的電子元件封裝體的制造方法，該絕緣層包括 一感光性絕緣材料層，且圖案化該絕緣層的步驟包括曝光及顯 影。
本發明所述的電子元件封裝體的制造方法，該既定高度的 該半導體基底與該溝槽等高。
本發明通過溝槽內含接觸孔群組的導孔封裝技術，克服了 深寬比的技術障礙，并增加了制程的裕度，且其中任兩個相鄰 的晶片上的導線層圖案的曝光不會互相干擾，進而使得導線層 之間不會產生短路現象。


圖l顯示傳統的電子元件封裝體的局部平面示意圖； 圖2A顯示依據本發明 一 實施例的電子元件封裝體的平面 示意圖2B顯示沿圖2A的線2B-2B的電子元件封裝體的剖面示意
圖2C顯示圖2A的電子元件封裝體的立體示意圖3A至圖3F顯示根據本發明 一 實施例的電子元件封裝體
的制造流程的剖面示意圖4 A和圖4 B顯示根據本發明各實施例的電子元件封裝體
中構槽內的導電接觸墊群組的平面示意圖。
9
具體實施例方式
為了讓本發明的上述目的、特征及優點能更明顯易懂，以 下配合所附圖式，作詳細"i兌明如下。
以下以實施例并配合圖式詳細說明本發明，在圖式或說明 書描述中，相似或相同的元件使用相同的圖號。且在圖式中， 實施例的元件的形狀或厚度可擴大，以簡化或方〗更標示。可以 了解的是，未繪示或描述的元件，可以是本領域普通技術人員 所知的各種形式。
本發明的電子元件封裝體及其制造方法的各實施例以制作
影像感測元件封裝體(image sensor package)的各制程步驟作為 說明范例。然而，可以了解的是，在本發明的半導體裝置實施 例中，其可應用于各種包括有源元件或無源元件(active or passive elements)、 凄t字電^各或才莫4以電^各(digital or analog circuits)等集成電3各的電子元4牛(electronic components),例長口有 關于光電元件(opto electronic devices)、 孩吏才幾電系統(Micro Electro Mechanical System; MEMS)、孩i流體系統(micro fluidic systems)或利用熱、光線及壓力等物理量變化來測量的物理感 測器(Physical Sensor)。特別是可選擇使用晶圓級封裝(wafer scale package ; WSP)制程對影像感測元件、發光二極管 (light-emitting diodes; LEDs)、太陽能電池(solar cells)、射步貞 元件(RF circuits), 力口速計(accelerators)、 陀蟲累儀(gyroscopes)、 微制動器(micro actuators)、表面聲波元件(surface acoustic wave devices)、 壓力感測器(process sensors)或噴墨頭(ink printer heads)等半導體晶片進行封裝。
其中上述晶圓級封裝制程主要指在晶圓階段完成封裝步驟 后，再予以切割成獨立的封裝體，然而，在一特定實施例中， 例如將已分離的半導體晶片重新分布在一承載晶圓上，再進行封裝制程，亦可稱之為晶圓級封裝制程(wafer level chip scale package,簡稱WLCSP)。另外，上述晶圓級封裝制程亦適用于 通過堆疊(stack)方式安排具有集成電路的多片晶圓，以形成多 層集成電路(multi畫layer integrated circuit devices)的電子元件封 裝體。
請同時參閱圖2A、圖2B,圖2A顯示依據本發明一實施例
2B為沿著圖2A中的線2B-2B的剖面示意圖。值得注意的是，圖 2A中的線2B-2B并非直線，圖2B的剖面示意圖同時顯示非在一 直線上排列的電子元件封裝體結構。首先，提供一半導體基底 200,例如為晶圓，其包括多個晶粒區，以承載或形成多顆晶片， 任兩個相鄰的晶片300a和300b之間包括一切割區SC。每個晶片 具有第一表面S1及相對的第二表面S2，在各晶片的第一表面S1 上具有多個導電電極304,且半導體基底200與導電電極304之間 具有一絕緣層314，例如為氧化硅。值得注意的是，任兩個相鄰 的晶片300a和300b上的導電電極304沿著晶片側邊的方向，亦即 切割區SC的方向，呈現左右兩邊非對稱的排列。在各晶片300a 和300b內分別形成溝槽302a、302b,以暴露出多個導電電極304, 在圖2 A的溝槽中雖然顯示三個導電電極，然而可以理解的是， 于溝槽內也可含有兩個或者三個以上的導電電極，并且于各晶 片內可形成 一 個或 一 個以上的溝槽，以暴露出多個導電電極 304。如圖4A所示，其在晶片300中形成一個溝槽302以暴露出 晶片上同一側的多個導電電極304。另外，在圖4B的晶片300中 則形成兩個溝槽301、 303,于溝槽之間存在一區域C,區域C具 有高度與溝槽等高的半導體基底，其可以容納集成電路、感測 薄膜或空腔結構。同時，具有多個溝槽的晶片相較于只有一個 溝槽的晶片，其溝槽間的區域C還可以強化電子元件封裝體的
ii結構。可以理解的是，雖然圖4B中僅顯示兩個溝槽，然而，在 晶片內可以形成更多溝槽，以容納更多的集成電路、感測薄膜 或空腔結構，并強化電子元件封裝體的結構。
如圖2B所示，于各晶片的第二表面S2以及溝槽的側壁和底 部覆蓋有一絕緣層316,溝槽底部的絕緣層316中形成有多個接 觸孑L306,以暴露出相對應的導電電才及304的4妻觸面，各晶片300a 和300b上分別具有多條導線層308a、 308b設置于絕緣層316上， 每條導線層自晶片的第二表面S2延伸至溝槽的側壁和底部，并
兩個相鄰的晶片300a和300b上形成的導線層308a、 308b沿著晶 片側邊的方向呈現左右非對稱的排列。
溝槽302a、 302b與晶片的側邊相隔一距離d，在相鄰的兩個 晶片300a和3OOb之間具有與溝槽等高的半導體基底200介于溝 槽302a和302b之間。因此，當以光刻制程制作導線層308a、 308b， 于曝光形成導線層308a、 308b的圖案時，被晶片300a上的導線 層308a圖案反射的光線會被溝槽302a和302b之間的半導體基底 200擋住，不會照射到晶片300b的導線層308b圖案之間，反之， 被晶片3 0 0b上的導線層3 0 8 b圖案反射的光線也不會照射到晶片 300a的導線層308a圖案之間。因此，在導線層308a、 308b之間 不會有殘留的導線層材料，可有效避免導線之間產生短路。
此外，如圖2A所示，在本發明一實施例中，電子元件封裝 體IOO的兩導電電極304的前緣間距a與兩接觸孔306的前緣間距 a相同，例如約為100iim,導電電極304的寬度bl約為80jxm，兩 導電電極304之間的距離b2約為20nm,接觸孔306的寬度c 1約為 20pm，兩4妾角蟲孑L306之間^;3巨離c2纟々為80nm，通過4妄角蟲孑L306 的形成可以將導電電極上的兩導線層間的絕緣距離加寬，例如 由原本的20pm增加為80(am,如此可更有效地避免導線之間產生短路。在一實施例中，兩導線層的前緣間距L1可約為100nm, 導線層的寬度L2約為50pm,兩導線層之間的距離L3約為50pm。
如圖2B所示，在晶片的第一表面S1上還可以形成封裝層 310或蓋板。請參閱圖3F,在一實施例中，封裝層310與導電電 極304之間可設置間隔層(spacer)312，以在封裝層310與晶片的 有源區之間形成間隙(cavity)326 ，間隔層312圍繞著間隙326。 另外，保護層318例如為聚亞酰胺(PI)作為焊料遮罩，其填滿溝 槽302a、 302b并延伸至晶片的第二表面S2上。
圖2C顯示依據本發明 一 實施例的晶圓級封裝制程的電子 元件封裝體100的局部立體示意圖，其由晶片的第二表面S2觀 之，并且在導線層308a、 308b上的元件并未繪出。如圖2C所示， 在相鄰的兩個晶片300a、 300b之間具有與溝槽302a、 302b等高 的半導體基底200，絕緣層316覆蓋于半導體基底200上以及溝槽 內。由于導線層308a、 308b通常由金屬材料形成，當曝光形成 導線層308a的光致抗蝕劑圖案時，光線會被導線層308a的光致 抗蝕劑圖案下方的金屬材料反射，而此反射的光線會被相鄰的 兩晶片間的半導體基底200擋住，因此不會照射到另 一晶片300b 的導線層308b的光致抗蝕劑圖案之間，可避免導線層308b之間 的光致抗蝕劑圖案殘留，進而可避免導線層308b之間產生短路。 反之亦然，也可以避免導線層308a之間產生短路。
圖3A至圖3F顯示依據本發明 一 實施例的電子元件封裝體 的部分制作流程的剖面示意圖，需注意的是，由于在相鄰的兩 晶片上的導電電極為非對稱排列，為了同時顯示兩晶片上含有 導電電極的結構，圖3A至圖3F為沿著圖2A中的非直線2B-2B的 剖面示意圖，然而，實際上圖3A至圖3F中相鄰的兩晶片300a、 300b的封裝體結構并非排列在一直線上。
請參閱圖3A，首先提供一晶圓200,包括多個晶粒區，以承載或形成多顆晶片300a、 300b，每個晶片300a、 300b具有第 一表面S1及相對的第二表面S2，其中各晶片本體300a、 300b的 第一表面S1上或其上方包括多個導電電極304，而且這些晶片 的硅基底200與導電電極304之間形成絕緣層314,例如，由氧化 硅、氮氧化硅或低介電常數材料層組成。
在晶圓200上一般包括多個電子元件晶片，例如為影像感測 元件，請參閱圖3F，在影像感測元件上可具有對應的微透鏡陣 列324做為影像感測面。
接著，將晶圓200的正面，亦即電子元件晶片300a、 300b 的第 一表面S1與封裝層310粘接，封裝層做為封裝的承載結構， 其可以是例如玻璃、石英(quartz)、蛋白石(opal)、塑膠或其它 任何可供光線進出的透明基板。值得一提的是，也可以選擇性 地形成濾光片(filter)及/或抗反射層(anti-reflective layer)于封裝 層上。在封裝層310與晶圓200之間可設置間隔層(spacer)312, 使晶圓200與封裝層310之間形成間隙(cavity)326,如圖3F所示， 間隙326被間隔層312所圍繞，間隔層例如為環氧樹脂等粘著材 料。為了增加密合度，于間隔層312與封裝層310之間可增加一 額外的接合層， 一般而言，間隔層312位于導電電極304上。
接著，可選擇進一步薄化晶圓的步驟。例如從晶圓200的背 面S2予以薄化，成為一具有如圖3A所示的預定厚度的晶圓，該 薄化制程可以是蝕刻(etching)、銑削(milling)、磨削(grinding) 或研磨(polishing)等方式。
然后于晶片300a、 300b中分別形成溝槽302a、 302b,例如 通過蝕刻制程除去部分的硅基底2 00 ，使溝槽沿著第二表面S 2 向第一表面S1的方向延伸，同時除去導電電極304上方的絕緣 層314，以暴露出導電電極，其中溝槽底部的涵蓋范圍包括兩個 以上的導電電極以及導電電極間的區域，因此溝槽302a、 302b可具有較低的深寬比(aspect ratio),可由約1.6降低至約0.33 ， 大幅地降低后續制程的困難度。
然后，請參閱圖3B,為了隔離晶片本體300a、 300b與后續 形成的導線層，可先順應性形成絕緣層316,以覆蓋晶片300a、 300b的第二表面S2，并延伸至溝槽的側壁303a和底部303c。在 一實施例中，絕緣層316為感光性絕緣材料層。
請參閱圖3C，對感光性絕緣材料層316進行局部曝光，通 過顯影液顯影去除位于溝槽底部的部分或全部的感光性絕緣材 料層316，以在溝槽底部的感光性絕緣材料層316中形成多個接 觸孑L306,并露出對應的導電電極304的接觸面304a。在本例中， 可選擇感光型的有機高分子材料，其成分可包含但不限于聚酰 亞胺樹脂(polyimide; PI)、 丁基環丁烯(butylcyclobutene; BCB)、 聚對二曱苯(parylene)、萘聚合物(polynaphthalenes)、氟碳化物 (fluorocarbons)、丙烯酸酯(acrylates)等，且此感光型的有機高 分子材料可以利用涂布方式，例如旋轉涂布(spin coating)、噴 〉余(spray coating)或'淋幕涂布(curtain coating), 或者其它適合的 沉積方式形成。在一實施例中， 一溝槽可包含兩個以上的接觸 孔。
在本發明一實施例的電子元件封裝體的制造方法中，即是 通過溝槽內含接觸孔群組的導孔封裝技術(trench group via packaging,簡稱TGV技術)，以克服傳統TSV的高深寬比(aspect ratio)的技術障礙，并增力o制程的裕度(process margin)。
接著請參閱圖3D,在絕緣層316上全面性地形成導電層 308，導電層308順應性地形成于晶片300a、 300b的第二表面S2 上，并延伸至溝槽302a、 302b的側壁和底部，以及接觸孔306 內。在一實施例中，可通過物理氣相沉積法(PVD)或濺鍍法 (sputtering),順應性地沉積例如銅、鋁、4艮、4臬或其合金的導電層。
請參閱圖3E，通過光刻制程圖案化導電層，以分別形成多 條導線層308a、 308b在各晶片300a、 300b上。首先，在導電層 上全面性地涂布光致抗蝕劑層(未繪出)，利用具有導線層308a、 308b圖案的光罩進行曝光。在一實施例中，光罩上具有導線層 308a、 308b圖案的部分會透光，受到光線照射的光致抗蝕劑層 于顯影后會留下，形成與導線層308a、 308b圖案相同的光致抗 蝕劑圖案，之后以光致抗蝕劑圖案作為遮罩進行蝕刻，即可在 各晶片上形成多條導線層308a、 308b。每條導線層308a、 308b 自晶片的第二表面S 2的絕緣層316上延伸至溝槽側壁3 0 3 a ，并沿 著溝槽底部303c通過對應的接觸孑L306延伸至導電電極304的接 觸表面304a上。
在上述的曝光制程中，由于光致抗蝕劑層底下的導電層為 金屬層，其會反射曝光的光線，若在相鄰的晶片間不具有與溝 槽等高的半導體基底，當兩個相鄰的晶片上的導電電極為非對 稱排列時，被導電層反射的光線會使得相鄰晶片上的導線層圖 案之間的區域亦被曝光，于顯影后留下部分的光致抗蝕劑層在 導線層圖案之間，蝕刻后造成導線層短路。而在本發明一實施 例的電子元件封裝體中，由于相鄰的晶片間具有與溝槽等高的 半導體基底，因此于上述光刻圖案化導電層的步驟中，任兩個 相鄰的晶片上的導線層圖案的曝光不會互相干擾，進而使得導 線層之間不會產生短路現象。在本實施例中，同一溝槽內連接 不同導電電極上的接觸孔的導線層彼此電性隔離，其中導電電 極一般包括一導電接觸墊或一重布線路層。
接著，請參閱圖3F，其顯示沿切割區SC切割上述電子元件 的晶圓級封裝體后，所形成的電子元件封裝體IOO的剖面示意 圖。于上述導線層308a、 308b完成后，形成保護層(passivation
16layer)318于各導線層308a、 308b上，覆蓋晶圓200的背面S2以及 填滿各溝槽302a、 302b,保護層例如為阻焊膜(solder mask)。 然后，形成導電凸塊(conductive bump)322穿過保護層318與導 線層308a電性連接。在一實施例中，于形成上述保護層318后， 可通過圖案化此保護層318以形成暴露部分導線層308a的開口 ， 接著，通過電鍍或網版印刷(screen printing)的方式，將一焊料 (solder)填入于上述開口中，且進行一 回焊(re-flow)制程，以形 成例如焊球(solder ball)或焊墊(solder paste)的導電凸塊322。接 著，沿切割道SC(scribe line)分割上述晶圓，以分離各電子元件 晶片，完成本發明的電子元件封裝體。
以上所述僅為本發明較佳實施例，然其并非用以限定本發 明的范圍，任何熟悉本項技術的人員，在不脫離本發明的精神 和范圍內，可在此基礎上做進一步的改進和變化，因此本發明 的保護范圍當以本申請的權利要求書所界定的范圍為準。
附圖中符號的簡單說明如下
1:傳統電子元件封裝體；10:晶片有源區；11:晶片周邊 區；12:孔洞；14:導電接觸墊；16:接觸孔；100:電子元件 封裝體；200:半導體晶圓；300、 300a、 300b:晶片；301、 302、 302a、 302b、 303:溝槽；303a:溝槽側壁；303c:溝槽底部； 304:導電電極；304a:導電電極的接觸面；306:接觸孔；308: 導電層；308a、 308b:導線層；310:封裝層；312:間隔層； 314、 316:絕緣層；318:保護層；Sl:第一表面；S2:第二 表面；SC:切割區；322:導電凸塊；324:微透鏡陣列；326: 間隙；C:溝槽間區域。
權利要求
1.一種電子元件封裝體，其特征在于，包括一半導體基底，包括多個晶片，每個晶片具有一第一表面及相對的一第二表面；多個導電電極，設置于各晶片的該第一表面上或上方，其中位于任兩個相鄰的該晶片上的所述導電電極沿著該晶片側邊的方向呈非對稱排列；以及多個接觸孔，以暴露出所述導電電極。
2. 根據權利要求l所述的電子元件封裝體，其特征在于， 所述導電電極包括導電接觸墊或重布線路層。
3. 根據權利要求l所述的電子元件封裝體，其特征在于， 還包括至少一溝槽，設置于各晶片內且與該晶片的側邊相隔一距 離，該溝槽自該晶片的該第二表面向該第 一表面的方向延伸；多個接觸孔，設置于各溝槽的底部，以暴露出對應的所述 導電電極的一接觸面；以及一絕緣層，覆蓋所述晶片的該第二表面，且延伸至所述溝 槽的側壁和底部，其中所述接觸孔設置于該絕緣層中。
4. 根據權利要求3所述的電子元件封裝體，其特征在于， 還包括多條導線層設置于該絕緣層上，每條該導線層自該第二 表面延伸至該溝槽的側壁和底部，并通過對應的該接觸孔延伸 至該導電電極的該接觸面上，其中任兩個相鄰的該晶片上的所 迷導線層沿著該晶片側邊的方向呈非對稱排列。
5. 根據權利要求4所述的電子元件封裝體，其特征在于， 任兩個相鄰的該晶片之間具有一既定高度的該半導體基底，且 任兩個相鄰的該晶片上的所述導線層被該既定高度的該半導體 基底隔離。
6. 根據權利要求5所述的電子元件封裝體，其特征在于，該既定高度的該半導體基底與該溝槽等高。
7. 根據權利要求4所述的電子元件封裝體，其特征在于， 還包括一保護層設置于所述溝槽中，且延伸至所述晶片的該第 二表面上。
8. 根據權利要求7所述的電子元件封裝體，其特征在于， 還包括 一 封裝層覆蓋所述晶片的該第 一 表面。
9. 根據權利要求3所述的電子元件封裝體，其特征在于， 該晶片內具有多個該溝槽，所述溝槽間具有一既定高度的該半 導體基底，以容納集成電路、感測薄膜或空腔結構。
10. 根據權利要求9所述的電子元件封裝體，其特征在于， 該既定高度的該半導體基底與該溝槽等高。
11. 一種電子元件封裝體的制造方法，其特征在于，包括 提供一半導體基底，包括多個晶片，任兩個相鄰的該晶片間包括一切割區，每個晶片具有一第一表面及相對的一第二表面；于各晶片的該第一表面上或上方提供多個導電電極，且位 于任兩個相鄰的該晶片上的所述導電電極沿著該晶片側邊的方向呈非對稱排列；及于各晶片內形成多個接觸孔，以暴露出所述導電電極。
12. 根據權利要求ll所述的電子元件封裝體的制造方法， 其特征在于，還包括于各晶片內形成至少一溝槽，該溝槽與該晶片的側邊相隔 一距離，且沿著該第二表面向該第一表面的方向延伸；形成一絕緣層，覆蓋所述晶片的該第二表面，并延伸至所 述溝槽的側壁和底部；以及圖案化該絕緣層，于各溝槽的底部形成多個接觸孔，以暴 露出對應的所述導電電極的接觸面；其中所述導電電極包括導電接觸墊或重布線路層。
13. 根據權利要求12所述的電子元件封裝體的制造方法， 其特征在于，還包括形成多條導線層于該絕緣層上，每條該導 線層自該第二表面延伸至該溝槽的側壁和底部，并通過對應的 該接觸孔延伸至該導電電極的該接觸面上，其中任兩個相鄰的 該晶片上的所述導線層沿著該晶片側邊的方向呈非對稱排列。
14. 根據權利要求13所述的電子元件封裝體的制造方法， 其特征在于，任兩個相鄰的該晶片之間形成有 一 既定高度的該 半導體基底，且任兩個相鄰的該晶片上的所述導線層被該既定 高度的該半導體基底隔離。
15. 根據權利要求13所述的電子元件封裝體的制造方法， 其特征在于，形成所述導線層的方法包括順應性地形成一導電層，覆蓋所述晶片的該第二表面，并 延伸至所述溝槽的側壁和底部；以及
16.以光刻方式圖案化該導電層，形成所述導線層。其特征在于，于該光刻圖案化該導電層的步驟中，任兩個相鄰 的該晶片上的所述導線層圖案的曝光不會互相干擾。
17. 根據權利要求12所述的電子元件封裝體的制造方法， 其特征在于，還包括形成一封裝層，覆蓋所述晶片的該第一表面； 形成一保護層，填滿所述溝槽，并延伸至所述晶片的該第 二表面上；以及沿該切割區分割該半導體基底，以形成多個電子元件封裝體。
18. 根據權利要求11所述的電子元件封裝體的制造方法， 其特征在于，該絕緣層包括一感光性絕緣材料層，且圖案化該絕緣層的步驟包括曝光及顯影。
19 其特征在于，該既定高度的該半導體基底與該溝槽等高。
全文摘要
本發明提供一種電子元件封裝體及其制造方法，包括提供一半導體基底，包括多個晶片，每個晶片具有第一表面及相對的第二表面；于第一表面上提供多個導電電極，且位于任兩個相鄰的晶片上的導電電極沿著晶片側邊的方向呈非對稱排列；于各晶片內形成多個接觸孔以暴露出導電電極。本發明通過溝槽內含接觸孔群組的導孔封裝技術，克服了深寬比的技術障礙，并增加了制程的裕度，且其中任兩個相鄰的晶片上的導線層圖案的曝光不會互相干擾，進而使得導線層之間不會產生短路現象。
文檔編號H01L23/482GK101587886SQ20091020342
公開日2009年11月25日 申請日期2009年5月21日 優先權日2008年5月21日
發明者李柏漢, 蔡佳倫, 錢文正, 陳偉銘 申請人:精材科技股份有限公司