專利名稱：一種與非門閃存及其制造方法
技術領域：
本發明涉及一種存儲器及其制造方法，尤其涉及一種與非門閃存及其制造方法。
背景技術：
閃存(flash memory)由于可多次進行信息的存入、讀取、擦除等動作、且存入的信 息在斷電后也不會消失，已成為個人電腦和電子設備所廣泛采用的一種非易失性存儲器。 其中，閃存根據陣列結構的不同，主要分為與非門閃存與或非門閃存，由于與非門閃存比或 非門閃存的集成度高，所以具有更廣的應用范圍。典型的與非門閃存以摻雜的多晶硅作為浮動柵(floating gate)和控制柵 (control gate)；其中，控制柵形成于浮動柵上，且通過柵間介質層相隔；浮動柵形成于襯 底上，通過一層遂穿介質層(tunnel oxide)相隔。當對閃存進行信息的寫入操作時，通過 在控制柵與源區/漏區施加偏壓，使電子注入浮動柵中；在讀取閃存信息時，在控制柵上施 加一工作電壓，此時浮動柵的帶電狀態會影響其下方溝道(channel)的開/關，而此溝道的 開/關即為判斷信息值0或1的依據；當閃存在擦除信息時，將襯底、漏(源)區或控制柵 的相對電位提高，并利用遂穿效應使電子由浮動柵穿過遂穿介質層而進入襯底或漏(源) 極中(substrate erase或drain (source) side erase)，或是穿過柵間介質層而進入控制柵 中。閃存包括多個閃存單元，按一定的陣列結構布局。圖12至圖14為現有技術的 一種與非門閃存的閃存單元沿字線方向的制造流程剖面示意圖。參考圖12為形成浮動 柵以及隔離溝槽的沿字線方向剖面示意圖，包括提供襯底210 ；在襯底210上形成遂穿 介質層220 ；利用淀積工藝形成浮動柵(TO) 230，高度約為800埃-2500埃；形成隔離溝槽 STI (shallow trench isolation) 240,該隔離溝槽STI240將所述浮動柵230、遂穿介質層 220分隔開，并于該隔離溝槽STI240內淀積墊襯氧化物和高密度等離子體(High Density Palasa,HDP)氧化物Ml，所述HDP氧化物高度為5000埃-8000埃；之后在整個襯底210的 表面淀積阻擋層250，以防止在接下來的平坦化工藝中對浮動柵230造成損傷。參考圖13， 完成阻擋層250的淀積后，利用CMP工藝對整個硅片表面進行平坦化，移除高出浮動柵230 的多余HDP氧化物。參考圖14，完成平坦化工藝后，于整個硅片的表面淀積柵間介質層沈0， 所述柵間介質層260為氧化物-氮化物-氧化物(oxide-nitride-oxide，0N0)，之后在柵 間介質層260上形成控制柵270 ；以上所述并沒有對有源區的形成作介紹，其可根據公知的 工藝形成(圖中未示)。圖14中形成的結構即為現有技術的形成與非門閃存單元沿字線方 向的剖面結構示意圖。閃存的工作電壓，讀、取以及擦除的速率與浮動柵和控制柵之間的耦合率 (gate-coupling ratio,GCR)有關，耦合率越大，操作閃存所需要的工作電壓越低，讀、取以 及擦除的速率越高。公知的增加柵極耦合率的方法為增加浮動柵與控制柵之間的重疊面積 (overlap area)，然而，當器件尺寸逐漸往小型化發展后，浮動柵和控制柵之間的重疊面積 也會相應的隨著縮小，導致柵極耦合率降低，從而降低閃存的性能。3
從上述現有技術的形成與非門閃存的方法中可以看出，控制柵和浮動柵的重疊面 積將會隨著器件集成度的提高，器件尺寸的縮小而相應的縮小，造成柵極耦合率的降低，從 而使閃存的性能下降，這不是所希望的結果，人們期望隨著集成度的提高、器件尺寸的縮 小，而器件的性能并不降低，或者比之前有更大的提高。為解決以上現有技術隨著器件集成度的提高，浮動柵和控制柵之間的重疊面積縮 小，從而造成柵極耦合率降低，使閃存性能降低的缺點，公開號為1770429，
公開日為2006 年5月10日的中國發明專利“快閃存儲單元及其制造方法”公開了一種增大浮動柵極和控 制柵極之間的重疊面積，從而提高柵極耦合率提高器件性能的閃存單元及其制造方法。參 考圖15為該公開的閃存單元的一實施例的字線方向的剖面圖，該種結構的閃存單元通過 增高浮動柵極301，使其高出圖案化膜層302 —定深度L，則控制柵極303與浮動柵極301 不僅在浮動柵極301的頂部重疊，而且在浮動柵極301的側壁也有一部分重疊，因此控制柵 極303與浮動柵極301的重疊面積增大，柵極耦合率增大。圖16為該公開的閃存單元的另 一實施例的剖面圖，在該實施例中控制柵極403分為兩部分，分別為位于浮動柵401頂部的 頂端部403'和位于浮動柵401側壁的側壁部403〃 ；其中控制柵403的頂端部403‘和側 壁部403"材料相同、相互導通，作用與圖15中顯示的閃存單元實施例中的控制柵303的作 用相同，同樣可以增大浮動柵401與控制柵403的重疊面積，提高柵極耦合率。該專利中公開的增加控制柵和浮動柵之間的重疊面積的快閃存儲單元的制造方 法，包括1)在襯底上利用化學氣相淀積CVD形成圖案化膜層，之后利用微影及蝕刻在圖案 化膜層形成開口 ；2)于開口內形成隧穿氧化層和浮動柵，形成浮動柵后，浮動柵和圖案化 膜層的表面等高；幻然后，對圖案化膜層進行選擇性刻蝕，使圖案化膜層的上表面的高度 低于浮動柵的上表面的高度；幻之后形成控制柵。以上所述的專利中公開的增加控制柵和浮動柵之間的重疊面積的快閃存儲單元 的制造方法，通過形成圖案化膜層并使圖案化膜層上表面的高度低于浮動柵上表面的高度 增加浮動柵和控制柵之間的重疊面積；該方法工藝步驟復雜，增加了形成圖案化膜層的步 驟，使制造成本提高，效率降低。另外，在以上所述的專利的背景技術中還公開了一種增加控制柵和浮動柵之間的 重疊面積的閃存的制造方法，然而該方法中，為了增加浮動柵與控制柵之間的重疊面積以 提高柵極耦合率，在形成浮動柵時，必須使其具有足夠的厚度，而且兩相鄰的浮動柵之間的 距離越小越好，這將導致形成圖案化導體層的蝕刻工藝難度增加，而且在刻蝕圖案化導體 層時容易對隔離結構過度刻蝕，導致元件發生漏電流。為了解決以上所述的現有技術的缺點，需要提出一種增加柵極耦合率的方法。
發明內容
本發明要解決的技術問題是提供一種與非門閃存及其制造方法，在形成隔離溝槽 后對隔離溝槽刻蝕，提高浮動柵和控制柵之間的重疊面積，并利用原子力顯微鏡對刻蝕的 高度進行檢測防止過度刻蝕。為解決上述問題，本發明一種與非門閃存，其包括多個閃存單元，其中每一個閃存 單元包括襯底，于該襯底內形成有源區；遂穿介質層，形成于所述襯底上；
浮動柵，形成于所述遂穿介質層上；隔離溝槽，隔離有源區、遂穿介質層以及浮動柵；柵間介質層，覆蓋于所述浮動柵和所述隔離溝槽上；控制柵，覆蓋于所述柵間介質層；其中，所述隔離溝槽內填充物的上表面低于浮動 柵的上表面，所述柵間介質層覆蓋于所述浮動柵以及所述隔離溝槽的側壁和填充物的上表本發明的進一步改進在于所述隔離溝槽內填充物上表面與浮動柵上表面的的高 度差為500埃-2000埃。本發明的進一步改進在于所述柵間介質層為氧化物-氮化物-氧化物層。本發明的進一步改進在于所述隔離溝槽內的填充物為高密度等離子體氧化物。本發明的另一方面提供一種制造與非門閃存的方法，該與非門閃存包括多個閃 存單元，其中每一個閃存單元包括襯底，于該襯底內形成有源區；遂穿介質層，形成于所 述襯底上；浮動柵，形成于所述遂穿介質層上；隔離溝槽，隔離有源區、遂穿介質層以及浮 動柵；柵間介質層，覆蓋于所述浮動柵和所述隔離溝槽上；控制柵，覆蓋于所述柵間介質層 上；其中，所述隔離溝槽內填充物上表面低于浮動柵的上表面，所述柵間介質層覆蓋于所述 浮動柵以及所述隔離溝槽的側壁和填充物的上表面；其包括步驟提供襯底，該襯底內形成有源區；于所述襯底上形成遂穿介質層；于所述遂穿介質層上形成浮動柵；形成隔離溝槽，隔離所述有源區、遂穿介質層以及浮動柵；形成柵間介質層，覆蓋于所述浮動柵和所述隔離溝槽上；形成控制柵，覆蓋于所述柵間介質層上；其中，形成所述隔離溝槽之后，形成柵間 介質層之前，增加隔離溝槽刻蝕步驟，使所述隔離溝槽內填充物上表面低于浮動柵的上表本發明的進一步改進在于所述的刻蝕步驟采用氟化氫HF刻蝕工藝。本發明的進一步改進在于在刻蝕隔離溝槽時，利用原子力顯微鏡對刻蝕的高度 進行監測。本發明的進一步改進在于所述隔離溝槽內填充物上表面與浮動柵上表面的高度 差為500埃-2000埃。本發明的進一步改進在于所述柵間介質層為氧化物-氮化物-氧化物層。本發明的進一步改進在于所述隔離溝槽內的填充物為高密度等離子體氧化物。通過與現有技術相比，本發明的技術方案具有以下優點通過增加浮動柵和控制柵的重疊面積，增加耦合率，提高閃存器件的性能，即讀、 寫速率；另外，隨著浮動柵上表面和隔離溝槽內填充物上表面高度差的增加，側壁的重疊面 積增加，整個浮動柵和控制柵的重疊面積增加，柵極耦合率也會進一步增加；而且本發明形 成與非門閃存的方法，在對隔離溝槽進行選擇性移除其內的填充物時，利用原子力顯微鏡 控制移除的填充物的高度，在移除隔離溝槽內的填充物的過程中，可以精確控制移除的填 充物的高度，進而可以準確控制隔離溝槽填充物上表面與浮動柵上表面的高度差，以免刻蝕過度。
圖1為本發明一個實施例的與非門閃存的閃存單元的剖面結構示意圖；圖2 6為形成圖1所示的閃存單元的剖面結構示意圖；圖7為本發明的一個實施例的與非門閃存的柵極耦合率與高度差h的關系曲線 圖；圖8為高度差與編程時間以及閃存單元閾值電壓的關系曲線圖；圖9為高度差與擦除時間以及閃存單元閾值電壓的關系曲線圖；圖10為在不同編程時間下刻蝕深度與編程閾值電壓的關系曲線圖；圖11為高度差與擦除閾值電壓的關系曲線圖；圖12至圖14為現有技術的與非門閃存的閃存單元的制造流程剖面結構示意圖；圖15為公開的閃存單元的一實施例的字線方向的剖面圖；圖16為公開的閃存單元的另一實施例的剖面圖。
具體實施例方式本發明的與非門閃存包括多個閃存單元，通過字線和位線按一定方式進行耦合， 并與其他的存儲器結構進行耦合以形成本發明的與非門閃存，由于本發明的與非門閃存的 改進主要在于對閃存單元中的浮動柵和控制柵之間的重疊面積的增加，依此來增加柵極耦 合率，并不涉及對與非門閃存其他方面，例如陣列結構等方面，而且本發明的與非門閃存的 其他方面均與公知的技術相同，因此在本說明書中只對閃存單元及其形成方法做詳細介 紹，對其他方面不做具體的描述，本領域的普通技術人員結合與非門閃存的公知技術和本 發明的閃存單元可以達到提高與非門閃存性能的目的，即提高閃存的讀、寫以及擦除速率。為了更好的闡述本發明，有利于更好的理解本發明，下面結合附圖對本發明具體 實施例做詳細的說明。參考圖1為本發明一個實施例的與非門閃存的閃存單元的剖面結構示意圖。該 閃存單元100包括襯底110，其中該襯底110內形成有有源區(圖中未示)，襯底110可以 根據不同的需要選擇不同的襯底，可以為是硅片，在絕緣體上的硅，以及其他的襯底；遂穿 介質層120，該遂穿介質層120可以為二氧化硅，氮化硅，硅氧氮化物以及其他的絕緣材料， 在該具體實施例中優選為氮化硅；浮動柵130，覆蓋于所述的遂穿介質層120以及隔離溝槽 150，高度約為800埃-2500埃；隔離溝槽150，該隔離溝槽150進入襯底110內一定深度， 用于各個有源區、遂穿介質層120以及浮動柵130的隔離，且所述隔離溝槽150內的填充 物為高密度等離子體(HDP)氧化物151，該高密度等離子體(HDP)氧化物151的上表面153 低于浮動柵130的上表面131，且高密度等離子體氧化物151的上表面153與浮動柵130 的上表面的高度差h在500埃-2000埃之間，高密度等離子體氧化物151的高度為5000 埃-8000埃，可選擇的，隔離溝槽150內的填充物可以是二氧化硅，氮化硅和其他合適的材 料；柵間介質層160，形成于浮動柵130上，以及隔離溝槽150的高密度等離子體氧化物151 的上表面153和側壁152，在該具體實施例中柵間介質層160為氧化物-氮化物-氧化物 (oxide-nitride-oxide，簡稱0N0)；控制柵170，形成于所述柵間介質層160上。閃存單元100中浮動柵130和控制柵170的重疊部分包括浮動柵130的上表面131和側壁132，并且 隨著高密度等離子體氧化物151的上表面153與浮動柵130的上表面131的高度差h的增 加，側壁132的重疊面積增加，整個浮動柵130和控制柵170的重疊面積增加。與非門閃存的性能和閃存單元的柵極耦合率有很大的關系，而柵極耦合率與浮動 柵和控制柵之間的重疊面積有關，重疊面積越大，柵極耦合率越大；本發明的具有閃存單元 100的與非門閃存，通過對隔離溝槽150進行刻蝕，移除部分的隔離溝槽150內的高密度等 離子氧化物151，使浮動柵130的側壁露出一部分，從而使浮動柵130與控制柵170的重疊 面積不僅包括浮動柵130的上表面131部分，還包括浮動柵130的側壁132部分，這樣增加 了浮動柵130和控制柵170的重疊面積，增加耦合率，提高閃存的性能，即讀、寫以及擦除速 率。另外，隨著高密度等離子體氧化物151的上表面153與浮動柵130的上表面131的高 度差h的增加，側壁132的重疊面積增加，整個浮動柵130和控制柵170的重疊面積增加， 耦合率也會進一步增加。參考圖2 6為形成圖1所示的本發明一個實施例的與非門閃存的閃存單元的剖 面結構流程示意圖。本發明的形成圖1所示的閃存單元100的方法具體包括步驟參考圖2，由于圖2所示的結構的形成方法和現有技術的方法相同，在此將各個 步驟合并在一幅圖中描述，并沒有對各個形成步驟用圖示的方式分別進行描述。提供襯底 110，襯底110可以根據不同的需要選擇不同的襯底，可以為是硅片，在絕緣體上的娃，以及 其他的襯底；形成遂穿介質層120，該遂穿介質層120形成于該襯底110上，利用熱氧化工藝形 成，其可以為二氧化硅，氮化硅，硅氧氮化物以及其他的絕緣材料；形成浮動柵130，該浮動柵130形成于遂穿介質層120上，該浮動柵130可以通過 淀積工藝和擴散工藝形成，在該具體實施例中，浮動柵130通過淀積多晶硅層和摻雜磷形 成，高度約為800埃-2500埃；可選擇的，多晶硅層可以形成非結晶態，之后再進行結晶；形成隔離溝槽150，該隔離溝槽150將浮動柵130、以及遂穿介質層120相互隔 離，且該隔離溝槽120進入襯底110 —定深度以隔離有源區；在進行隔離溝槽150的形成 工藝之前，在浮動柵130上形成一層硬掩膜層140，避免在以后的工藝中對浮動柵130造成 損傷；該隔離溝槽150的形成步驟包括形成有源區氧化層，有源區氮化物淀積，抗反射涂 層(DARC)淀積，有源區光刻，有源區隔離溝槽刻蝕以及氧化物填充在該具體實施例中，有 源區氮化物的淀積通過低壓化學氣相淀積(LPCVD)方法淀積硅氮化物薄膜，工藝條件為在 溫度約為700°C -800°C范圍內，在低壓化學氣相淀積(LPCVD)設備腔中利用氨氣和二氯硅 烷反應，在襯底表面生成氮化硅(Si3N4),高度大約為100-500nm ；氮化硅在整個溝槽隔離形 成的過程中有兩個作用1)氮化硅比較堅硬，可以作為掩膜材料，有助于在氧化物淀積過 程中保護有源區，幻氮化硅可以在化學機械拋光(CMP)步驟中充當拋光的阻擋材料；光刻 膠層通常用來界定隔離溝槽之間的有源區，在光刻膠與多晶硅之間通常有一層抗反射涂層 (DARC)以減少反射，在該具體實施例中，利用深紫外(DUV)光線進行曝光，形成圖形；刻蝕 氮化物層，氧化層以及襯底，并進行高密度等離子體氧化物151填充形成隔離溝槽STI150， 所述的高密度等離子體氧化物151的高度為5000埃-8000埃，可選擇的，該填充物可以是 二氧化硅，氮化硅和其他合適的材料；其中在進行高密度等離子體氧化物151填充時，在溝 槽表面生長墊襯氧化層(liner oxide)，改善硅與高密度等離子體氧化物151之間的界面特性。參考圖3，在形成浮動柵130、隔離溝槽150后，選擇刻蝕隔離溝槽150以移除一定 高度的高密度等離子體氧化物151，使隔離溝槽150的填充物高密度等離子體氧化物151的 上表面153低于浮動柵130的上表面131，且高密度等離子體氧化物151的上表面153與浮 動柵130的上表面131的高度差h在500埃-2000埃之間；選擇刻蝕可以是等離子體刻蝕 或濕法刻蝕，在該具體實施例中，利用氫氟酸HF濕法刻蝕；在對隔離溝槽150進行選擇刻蝕，移除一定高度的高密度等離子體氧化物151的 過程中，利用原子力顯微鏡進行測量工藝，確定移除的高密度等離子體氧化物151的高度； 在移除的高度確定后，利用氫氟酸HF進行刻蝕工藝，選擇性的移除一定高度的高密度等離 子體氧化物151，使高密度等離子體氧化物151的上表面153與浮動柵130的上表面的高 度差h在500埃-2000埃之間；而且在對高密度等離子體氧化物151進行選擇性移除過程 中，硬掩膜層140也被移除一部分；之后形成圖3所示的結構。參考圖4，在對隔離溝槽150進行選擇性刻蝕，移除一定高度的高密度等離子體氧 化物151之后，移除硬掩膜層140，該硬掩膜層140可以是氮化硅或其他合適的材料，在該 具體實施例中，該硬掩膜層140由氮化硅組成；硬掩膜層140的移除可以采用濕法或干法 工藝，在該具體實施例中利用磷酸H3PO4進行SIN濕法去膠工藝，也可用氫氟酸HF移除氮化 硅，而不損壞高密度等離子體氧化物151和浮動柵130。參考圖5，在整個襯底110的表面形成柵間介質層160，即覆蓋浮動柵130和隔離 溝槽150組成的表面；所述柵間介質層160為氧化物-氮化物-氧化物層(ONO)，利用傳統 的淀積工藝形成，在此不做贅述。參考圖6，形成控制柵170，覆蓋于所述的柵間介質層160，之后進行控制柵170的 刻蝕工藝形成需要的控制柵結構，該控制柵170的形成與公知的形成控制柵的方法相同， 在此不做贅述。利用上述方法形成的與非門閃存的閃存單元，其浮動柵130和控制柵170之間的 重疊面積增大，且該面積隨著高密度等離子體氧化物151的上表面153與浮動柵130的上 表面131的高度差h的增大而增大，隨之柵極耦合率增大，則與非門閃存的性能提高。參考圖7，為本發明的實施例的與非門閃存的柵極耦合率與高密度等離子體氧化 物的上表面與浮動柵的上表面的高度差h的關系曲線圖。從圖中可以得知，隨著深度h的 增大，柵極耦合率增大。參考圖8為高密度等離子體氧化物的上表面與浮動柵的上表面的高度差h與編程 時間以及閃存單元閾值電壓的關系曲線圖，在該圖中橫坐標代表編程時間，縱坐標代表閃 存單元閾值電壓，圖中的三條曲線分別代表三個不同的高密度等離子體氧化物的上表面與 浮動柵的上表面的高度差h的曲線。從圖上可以得知，在同一閃存單元閾值電壓下，隨著高 密度等離子體氧化物的上表面與浮動柵的上表面的高度差h的增加，編程時間減小。參考圖9為高密度等離子體氧化物的上表面與浮動柵的上表面的高度差h與擦除 時間以及閃存單元電壓的關系曲線圖，在該圖中橫坐標代表擦除時間，縱坐標代表閃存單 元電壓，圖中的三條曲線分別代表三個不同的高密度等離子體氧化物的上表面與浮動柵的 上表面的高度差h的曲線。從圖上可以得知，在同一閃存單元閾值電壓下，隨著高密度等離 子體氧化物上表面與浮動柵的上表面的高度差h的增加，擦除時間減小。
參考圖10為在同一編程時間下高密度等離子體氧化物的上表面與浮動柵的上表 面的高度差h與編程閾值電壓的關系曲線圖，其橫坐標代表高密度等離子體氧化物的上表 面與浮動柵的上表面的高度差h，縱坐標代表編程閾值電壓。從圖上得知，在同一編程閾值 電壓的情況下，隨著高密度等離子體氧化物上表面與浮動柵的上表面的高度差h的增加， 編程時間減小。參考圖11為在同一擦除基礎電壓下高密度等離子體氧化物的上表面與浮動柵的 上表面的高度差h與擦除電壓的關系曲線圖，其橫坐標代表高密度等離子體氧化物的上表 面與浮動柵的上表面的高度差h，縱坐標代表擦除電壓。從圖上得知，在同一擦除基礎電壓 的情況下，隨著高密度等離子體氧化物的上表面與浮動柵的上表面的高度差h的增加，擦 除電壓減小。以上所述僅為本發明的具體實施例，為了使本領域技術人員更好的理解本發明的 精神，然而本發明的保護范圍并不以該具體實施例的具體描述為限定范圍，任何本領域的 技術人員在不脫離本發明精神的范圍內，可以對本發明的具體實施例做修改，而不脫離本 發明的保護范圍。
權利要求
1.一種與非門閃存，其包括多個閃存單元，其中每一個閃存單元包括襯底，于該襯底 內形成有源區；遂穿介質層，形成于所述襯底上； 浮動柵，形成于所述遂穿介質層上； 隔離溝槽，隔離有源區、遂穿介質層以及浮動柵； 柵間介質層，覆蓋于所述浮動柵和所述隔離溝槽上；控制柵，覆蓋于所述柵間介質層；其特征在于所述隔離溝槽內填充物的上表面低于 浮動柵的上表面，所述柵間介質層覆蓋于所述浮動柵以及所述隔離溝槽的側壁和填充物的 上表面。
2.如權利要求1所述的與非門閃存，其特征在于所述隔離溝槽內填充物上表面與遂 穿介質層上表面的高度差為500埃-2000埃。
3.如權利要求1 2任一所述的與非門閃存，其特征在于所述柵間介質層為氧化 物-氮化物-氧化物層。
4.如權利要求1 2任一所述的與非門閃存，其特征在于所述隔離溝槽內的填充物 為高密度等離子體氧化物。
5.如權利要求3所述的與非門閃存，其特征在于所述隔離溝槽內的填充物為高密度 等離子體氧化物。
6.一種制造權利要求1所述的與非門閃存的方法，其包括步驟 提供襯底，該襯底內形成有有源區；于所述襯底上形成遂穿介質層； 于所述遂穿介質層上形成浮動柵； 形成隔離溝槽，隔離所述有源區、遂穿介質層以及浮動柵； 形成柵間介質層，覆蓋于所述浮動柵和所述隔離溝槽上； 形成控制柵，覆蓋于所述柵間介質層上；其特征在于形成所述隔離溝槽之后，形成柵間介質層之前，增加隔離溝槽刻蝕步驟， 使所述隔離溝槽內填充物的上表面低于浮動柵的上表面。
7.如權利要求6所述的制造與非門閃存的方法，其特征在于所述的刻蝕步驟采用氟 化氫刻蝕工藝。
8.如權利要求6 7任一所述的制造與非門閃存的方法，其特征在于在刻蝕隔離溝 槽時，利用原子力顯微鏡對刻蝕的高度進行監測。
9.如權利要求8所述的制造與非門閃存的方法，其特征在于所述隔離溝槽內填充物 上表面與遂穿介質層上表面的高度差為500埃-2000埃。
10.如權利要求9所述的制造與非門閃存的方法，其特征在于所述柵間介質層為氧化 物-氮化物-氧化物層。
11.如權利要求10所述的制造與非門閃存的方法，其特征在于所述隔離溝槽內的填 充物為高密度等離子體氧化物。
全文摘要
本發明提供一種與非門閃存及其制造方法，該與非門閃存包括多個閃存單元，其中每一個閃存單元包括襯底，于該襯底內形成有有源區；遂穿介質層，形成于所述襯底上；浮動柵，形成于所述遂穿介質層上；隔離溝槽；柵間介質層，覆蓋于所述浮動柵和所述隔離溝槽上；控制柵，覆蓋于所述柵間介質層；本發明提供的制造與非門閃存的方法，在形成隔離溝槽之后，形成柵間介質層步驟之前，增加隔離溝槽刻蝕步驟，移除隔離溝槽內一定高度的填充物，使隔離溝槽內填充物的上表面低于浮動柵的上表面。通過以上所述的技術方案，本發明提供的與非門閃存通過增加浮動柵和控制柵的重疊面積，增加耦合率，提高閃存器件的性能。
文檔編號H01L21/8247GK102054841SQ20091019858
公開日2011年5月11日 申請日期2009年11月10日 優先權日2009年11月10日
發明者彭洪修, 蔣莉, 金鐘雨 申請人:中芯國際集成電路制造(上海)有限公司