專利名稱：共享存儲單元的分柵式閃存的制作方法
技術領域：
本發明涉及半導體設計制造領域，且特別涉及一種共享存儲單元的分柵式閃存。
背景技術：
閃存以其便捷，存儲密度高，可靠性好等優點成為非揮發性存儲器中研究的熱 點。從二十世紀八十年代第一個閃存產品問世以來，隨著技術的發展和各類電子產品對 存儲的需求，閃存被廣泛用于手機，筆記本，掌上電腦和U盤等移動和通訊設備中，閃 存為一種非易變性存儲器，其運作原理是通過改變晶體管或存儲單元的臨界電壓來控制 門極通道的開關以達到存儲數據的目的，使存儲在存儲器中的數據不會因電源中斷而消 失，而閃存為電可擦除且可編程的只讀存儲器的一種特殊結構。如今閃存已經占據了非 揮發性半導體存儲器的大部分市場份額，成為發展最快的非揮發性半導體存儲器。
然而現有的閃存在邁向更高存儲密度的時候，由于受到編程電壓的限制，通過 縮小器件尺寸來提高存儲密度將會面臨很大的挑戰，因而研制高存儲密度的閃存是閃存 技術發展的重要推動力。傳統的閃存在邁向更高存儲密度的時候，由于受到結構的限 制，實現器件的編程電壓進一步減小將會面臨著很大的挑戰。 —般而言，閃存為分柵結構或堆疊柵結構或兩種結構的組合。分柵式閃存由于 其特殊的結構，相比堆疊柵閃存在編程和擦除的時候都體現出其獨特的性能優勢，因此 分柵式結構由于具有高的編程效率，字線的結構可以避免"過擦除"等優點，應用尤為 廣泛。但是由于分柵式閃存相對于堆疊柵閃存多了一個字線從而使得芯片的面積也會增 加，因此如何在提高芯片性能的同時進一步減小芯片的尺寸是亟需解決的問題。
發明內容
本發明提出一種共享存儲單元的分柵式閃存，實現單字節存儲面積縮小的同 時，也可以避免過擦除的問題。
為了達到上述目的，本發明提出一種共享存儲單元的分柵式閃存，包括
半導體襯底，其上具有間隔設置的源極區域和漏極區域；
溝道區，位于所述源極區域和漏極區域之間；
存儲單元，位于所述溝道區上方；
字線，位于所述存儲單元上方； 第一選擇柵和第二選擇柵，分別位于所述字線和存儲單元兩側， 其中，所述存儲單元包括第一存儲部分和第二存儲部分，所述第一存儲部分鄰
近第一選擇柵，所述第二存儲部分鄰近第二選擇柵，所述存儲單元為氮化硅存儲單元。 進一步的，分別對所述字線、所述第一選擇柵、所述第二選擇柵、所述源極區
域和所述漏極區域施加第一存儲部分讀取電壓，實現第一存儲部分讀取。 進一步的，對所述字線、所述第一選擇柵、所述第二選擇柵、所述源極區域和所述漏極區域施加的第一存儲部分讀取電壓分別為2.5V、 2V、 4V、 0V和1V，實現第一 存儲部分讀取。 進一步的，分別對所述字線、所述第一選擇柵、所述第二選擇柵、所述源極區
域和所述漏極區域施加第二存儲部分讀取電壓，實現第二存儲部分讀取。 進一步的，對所述字線、所述第一選擇柵、所述第二選擇柵、所述源極區域和
所述漏極區域施加的第二存儲部分讀取電壓分別為2.5V、 4V、 2V、 1V和0V，實現第二
存儲部分讀取。 進一步的，分別對所述字線、所述第一選擇柵、所述第二選擇柵、所述源極區
域和所述漏極區域施加第一存儲部分編程電壓，實現第一存儲部分編程。 進一步的，對所述字線、所述第一選擇柵、所述第二選擇柵、所述源極區域和
所述漏極區域施加的第一存儲部分編程電壓分別為8V、 1.4V、 5V、 0V和4V，實現第一
存儲部分編程。 進一步的，分別對所述字線、所述第一選擇柵、所述第二選擇柵、所述源極區
域和所述漏極區域施加第二存儲部分編程電壓，實現第二存儲部分編程。 進一步的，對所述字線、所述第一選擇柵、所述第二選擇柵、所述源極區域和
所述漏極區域施加的第二存儲部分編程電壓分別為8V、 5V、 1.4V、 4V和0V，實現第二
存儲部分編程。 進一步的，分別對所述字線、所述第一選擇柵、所述第二選擇柵、所述源極區 域和所述漏極區域施加存存儲單元擦除電壓，實現第一存儲部分和第二存儲部分擦除。
進一步的，對所述字線、所述第一選擇柵、所述第二選擇柵、所述源極區域和 所述漏極區域施加的存存儲單元擦除電壓分別為-5V、 F、 F、 F和F，實現第一存儲部分 和第二存儲部分擦除。 本發明提出的共享存儲單元的分柵式閃存，由于其共用雙選擇柵的結構可以實 現對氮化硅存儲單元局部進行存儲，從而實現了單氮化硅器件多字節存儲的功能，在實 現單字節存儲面積縮小的同時保持分柵式閃存不存在過擦除的優點。
圖1所示為本發明較佳實施例的共享存儲單元的分柵式閃存結構示意圖。
式閃存的第一存儲位單元
式閃存的第二存儲位單元
式閃存的第一存儲位單元
式閃存的第二存儲位單元
式閃存的第一存儲位單元 和第二存儲位單元擦除示意圖。 圖2所述為本發明較佳實施例的共享存儲單元的分柵 讀取示意圖。 圖3所述為本發明較佳實施例的共享存儲單元的分柵 讀取示意圖。 圖4所述為本發明較佳實施例的共享存儲單元的分柵 編程示意圖。 圖5所述為本發明較佳實施例的共享存儲單元的分柵 編程示意圖。 圖6所述為本發明較佳實施例的共享存儲單元的分柵
具體實施例方式
為了更了解本發明的技術內容，特舉具體實施例并配合所附圖式說明如下。
本發明提出一種共享存儲單元的分柵式閃存，實現單字節存儲面積縮小的同 時，也可以避免過擦除的問題。 請參考圖1，圖1所示為本發明較佳實施例的共享存儲單元的分柵式閃存結構示 意圖。本發明提出一種共享存儲單元的分柵式閃存，包括半導體襯底100，其上具有 間隔設置的源極區域110和漏極區域120;溝道區130，位于所述源極區域110和漏極區 域120之間；存儲單元200，位于所述溝道區130上方；字線300，位于所述存儲單元200 上方；第一選擇柵410和第二選擇柵420，分別位于所述字線300和存儲單元200兩側， 其中，所述存儲單元200包括第一存儲部分210和第二存儲部分220，所述第一存儲部分 210鄰近第一選擇柵410，所述第二存儲部分220鄰近第二選擇柵420，所述存儲單元200 為氮化硅存儲單元。 傳統的存儲器都是采用多晶硅為存儲介質，采用與一般柵極相同的多晶硅，能 夠很好的與傳統工藝兼容，但由于其可導性，為確保存儲器件的數據保持力，必須保證 無任何氧化物缺陷，因此隧穿氧化物的厚度不能進一步減薄(一般要大于70A)，這樣就 不利于工作電壓的降低，從而導致器件尺寸的縮小受到限制，因而就出現了局域化的存 儲器氮化硅，由于采用局域化分離電荷存儲，任何局部的氧化物缺陷不會導致明顯的 器件性能的漂移，因此可以在一定限度類減薄隧穿氧化物的厚度，從而有利于器件尺寸 的縮小。 本發明通過對字線300，第一選擇柵410、第二選擇柵420、源極區域110和漏極 區域120施加不同的工作電壓實現對兩個存儲部分210、 220的讀取、編程和擦除操作。
本發明較佳實施例中，溝道130內有電流在源極區域110和漏極區域120之間流 動，第一存儲部分210和第二存儲部分220有無電荷存儲會影響其下部溝道130內電流大 小，當第一存儲部分210和第二存儲部分220有電荷時，其下部溝道130內電流很小，反 之當第一存儲部分210和第二存儲部分220無電荷時，其下部溝道130內電流很大，設 定第一存儲部分210和第二存儲部分220下部溝道130內小電流狀態為"0"，設定第一 存儲部分210和第二存儲部分220下部溝道130內大電流狀態為"1"，這樣第一存儲部 分210和第二存儲部分220有無電荷存儲的狀態可以作為區分存儲"0"或"1"信息狀 態，實現第一存儲部分210和第二存儲部分220信息存儲讀取的功能。
請參考圖2，圖2所述為本發明較佳實施例的共享存儲單元的分柵式閃存的第 一存儲位單元讀取示意圖。本發明分別對所述字線300，第一選擇柵410、第二選擇柵 420、源極區域110和漏極區域120施加第一存儲部分讀取電壓，實現第一存儲部分讀 取。 進一步的，對所述字線300，第一選擇柵410、第二選擇柵420、源極區域110和 漏極區域120施加的第一存儲部分讀取電壓分別為2.5V、 2V、 4V、 0V和IV，實現第一 存儲部分讀取。 本發明較佳實施例中，由于第二選擇柵420施加了較高電壓，使得漏極區域120 擴散到第二存儲部分220下部的溝道130中，從而抵消了第二存儲部分220對溝道130中 電流的影響，僅能獲得第一存儲部分210下部的溝道130區域中電流變化情況，因此僅對第一存儲部分210進行讀取。 再請參考圖3，圖3所述為本發明較佳實施例的共享存儲單元的分柵式閃存的 第二存儲位單元讀取示意圖。本發明分別對所述字線300，第一選擇柵410、第二選擇 柵420、源極區域110和漏極區域120施加第二存儲部分讀取電壓，實現第二存儲部分讀 取。 進一步的，對所述字線300，第一選擇柵410、第二選擇柵420、源極區域110和 漏極區域120施加的第二存儲部分讀取電壓分別為2.5V、 4V、 2V、 IV和0V，實現第二 存儲部分讀取。 本發明較佳實施例中，由于第一選擇柵410施加了較高電壓，使得源極區域110 擴散到第一存儲部分210下部的溝道130中，從而抵消了第一存儲部分210對溝道130中 電流的影響，僅能獲得第二存儲部分220下部的溝道130區域中電流變化情況，因此僅對 第二存儲部分220進行讀取。 當源-漏極電壓足夠高，足以導致某些高能電子越過絕緣介電層，并進入絕緣介 電層上的儲位單元，這種過程稱為熱電子注入。而所述絕緣介電層的成分為硅的氧化物 或者硅的氮化物，如二氧化硅或者氮化硅等材料，其位于半導體襯底100和存儲單元200 之間。 再請參考圖4，圖4所述為本發明較佳實施例的共享存儲單元的分柵式閃存的 第一存儲位單元編程示意圖。本發明分別對所述字線300，第一選擇柵410、第二選擇 柵420、源極區域110和漏極區域120施加第一存儲部分編程電壓，實現第一存儲部分編 程。 進一步的，對所述字線300，第一選擇柵410、第二選擇柵420、源極區域110和 漏極區域120施加的第一存儲部分編程電壓分別為8V、 1.4V、 5V、 0V和4V，實現第一 存儲部分編程。在本發明較佳實施例中，第一選擇柵410和字線300之間的溝道130建 立了強電場，該電場使得電子加速產生熱電子注入效應而進入第一存儲部分210中，實 現對第一存儲部分210的編程操作。 再請參考圖5，圖5所述為本發明較佳實施例的共享存儲單元的分柵式閃存的 第二存儲位單元編程示意圖。本發明分別對所述字線、所述第一選擇柵、所述第二選 擇柵、所述源極區域和所述漏極區域施加第二存儲部分編程電壓，實現第二存儲部分編 程。 進一步的，對所述字線、所述第一選擇柵、所述第二選擇柵、所述源極區域和 所述漏極區域施加的第二存儲部分編程電壓分別為8V、 5V、 1.4V、 4V和0V，實現第二 存儲部分編程。在本發明較佳實施例中，第二選擇柵420和字線300之間的溝道130建 立了強電場，該電場使得電子加速產生熱電子注入效應而進入第二存儲部分220中，實 現對第二存儲部分220的編程操作。 請參考圖6，圖6所述為本發明較佳實施例的共享存儲單元的分柵式閃存的第一 存儲位單元和第二存儲位單元擦除示意圖。本發明分別對所述字線、所述第一選擇柵、 所述第二選擇柵、所述源極區域和所述漏極區域施加存存儲單元擦除電壓，實現第一存 儲部分和第二存儲部分擦除。 進一步的，對所述字線、所述第一選擇柵、所述第二選擇柵、所述源極區域和所述漏極區域施加的存存儲單元擦除電壓分別為-5V、 F、 F、 F和F，實現第一存儲部分 和第二存儲部分擦除。其中，F為接地電壓。在該施加工作電壓條件下，存儲在第一存 儲部分210和第二存儲部分220的電子在高電場下FN(Fowler-Nordheim)隧穿到半導體襯 底100端，通過半導體襯底100端流走，實現第一存儲部分210和第二存儲部分220的擦 除操作。 綜上所述，本發明提出的共享存儲單元的分柵式閃存，由于其共用雙選擇柵的 結構可以實現對氮化硅存儲單元局部進行存儲，從而實現了單氮化硅器件多字節存儲的 功能，在實現單字節存儲面積縮小的同時保持分柵式閃存不存在過擦除的優點。
雖然本發明已以較佳實施例揭露如上，然其并非用以限定本發明。本發明所屬 技術領域中具有通常知識者，在不脫離本發明的精神和范圍內，當可作各種的更動與潤 飾。因此，本發明的保護范圍當視權利要求書所界定者為準。
權利要求
一種共享存儲單元的分柵式閃存，其特征在于，包括半導體襯底，其上具有間隔設置的源極區域和漏極區域；溝道區，位于所述源極區域和漏極區域之間；存儲單元，位于所述溝道區上方；字線，位于所述存儲單元上方；第一選擇柵和第二選擇柵，分別位于所述字線和存儲單元兩側，其中，所述存儲單元包括第一存儲部分和第二存儲部分，所述第一存儲部分鄰近第一選擇柵，所述第二存儲部分鄰近第二選擇柵，所述存儲單元為氮化硅存儲單元。
2. 根據權利要求1所述的共享存儲單元的分柵式閃存，其特征在于，分別對所述字線、所述第一選擇柵、所述第二選擇柵、所述源極區域和所述漏極區域施加第一存儲部分讀取電壓，實現第一存儲部分讀取。
3. 根據權利要求2所述的共享存儲單元的分柵式閃存，其特征在于，對所述字線、所述第一選擇柵、所述第二選擇柵、所述源極區域和所述漏極區域施加的第一存儲部分讀取電壓分別為2.5V、 2V、 4V、 0V和1V，實現第一存儲部分讀取。
4. 根據權利要求1所述的共享存儲單元的分柵式閃存，其特征在于，分別對所述字線、所述第一選擇柵、所述第二選擇柵、所述源極區域和所述漏極區域施加第二存儲部分讀取電壓，實現第二存儲部分讀取。
5. 根據權利要求4所述的共享存儲單元的分柵式閃存，其特征在于，對所述字線、所述第一選擇柵、所述第二選擇柵、所述源極區域和所述漏極區域施加的第二存儲部分讀取電壓分別為2.5V、 4V、 2V、 1V和0V，實現第二存儲部分讀取。
6. 根據權利要求1所述的共享存儲單元的分柵式閃存，其特征在于，分別對所述字線、所述第一選擇柵、所述第二選擇柵、所述源極區域和所述漏極區域施加第一存儲部分編程電壓，實現第一存儲部分編程。
7. 根據權利要求6所述的共享存儲單元的分柵式閃存，其特征在于，對所述字線、所述第一選擇柵、所述第二選擇柵、所述源極區域和所述漏極區域施加的第一存儲部分編程電壓分別為8V、 1.4V、 5V、 0V和4V，實現第一存儲部分編程。
8. 根據權利要求1所述的共享存儲單元的分柵式閃存，其特征在于，分別對所述字線、所述第一選擇柵、所述第二選擇柵、所述源極區域和所述漏極區域施加第二存儲部分編程電壓，實現第二存儲部分編程。
9. 根據權利要求8所述的共享存儲單元的分柵式閃存，其特征在于，對所述字線、所述第一選擇柵、所述第二選擇柵、所述源極區域和所述漏極區域施加的第二存儲部分編程電壓分別為8V、 5V、 1.4V、 4V和0V，實現第二存儲部分編程。
10. 根據權利要求1所述的共享存儲單元的分柵式閃存，其特征在于，分別對所述字線、所述第一選擇柵、所述第二選擇柵、所述源極區域和所述漏極區域施加存存儲單元擦除電壓，實現第一存儲部分和第二存儲部分擦除。
11. 根據權利要求10所述的共享存儲單元的分柵式閃存，其特征在于，對所述字線、所述第一選擇柵、所述第二選擇柵、所述源極區域和所述漏極區域施加的存存儲單元擦除電壓分別為-5V、 F、 F、 F和F，實現第一存儲部分和第二存儲部分擦除。
全文摘要
本發明提出一種共享存儲單元的分柵式閃存，包括半導體襯底，其上具有間隔設置的源極區域和漏極區域；溝道區，位于所述源極區域和漏極區域之間；存儲單元，位于所述溝道區上方；字線，位于所述存儲單元上方；第一選擇柵和第二選擇柵，分別位于所述字線和存儲單元兩側，其中，所述存儲單元包括第一存儲部分和第二存儲部分，所述第一存儲部分鄰近第一選擇柵，所述第二存儲部分鄰近第二選擇柵，所述存儲單元為氮化硅存儲單元。本發明提出的共享存儲單元的分柵式閃存，實現單字節存儲面積縮小的同時，也可以避免過擦除的問題。
文檔編號H01L27/115GK101692453SQ20091019712
公開日2010年4月7日 申請日期2009年10月13日 優先權日2009年10月13日
發明者曹子貴 申請人:上海宏力半導體制造有限公司