具有絕緣埋層的混合晶向應變硅襯底制備方法

專利名稱：具有絕緣埋層的混合晶向應變硅襯底制備方法
具有絕緣埋層的混合晶向應變硅襯底制備方法
技術領域：
本發明涉及半導體制造領域，尤其涉及一種具有絕緣埋層的混合晶向應變硅襯
底制備方法。背景技術：
在目前的半導體技術中，CMOS電路主要是制作在具有(100)晶面的硅襯底上， 這是因為在(100)晶面上具有小的氧化物-界面電荷密度以及最高的電子遷移率。但 是，空穴的遷移率在(100)晶片上僅僅約為相應電子遷移率的1/4-1/2，這就使得在(100) 晶片上制備的pMOSFETs的驅動電流約為nMOSFETs的一半，雖然傳統上使用更大的 pMOSFETs可以來平衡nMOSFETs，實際上這增大了柵和寄生電容。有報道稱在(100)襯 底通過將溝道方向從〈10轉移至〈00晶向可以改善pFET的性能，但是更多的工作主 要是集中在改變表面晶向的努力上，比如采用(110)或者(111)襯底可以帶來更多的空穴 遷移率的提升。人們發現空穴遷移率在(110)晶片的<110>晶向上具有最大值，該值是 空穴在(100)晶片上的遷移率的兩倍以上。也就是說，相同尺寸的制備在(110)晶片上的 pFET將比制備在(100)晶片上的pFET獲得更大的驅動電流。但是，即使在不考慮溝道 方向的情況下，該晶面方向完全不適用于制造nFET。 綜上，(110)晶面是最適合用于制備pFET，因其具有最大的空穴遷移率，但是 該晶向完全不適合于制備nFET。相反地，(100)晶向因其具有最大的電子遷移率而特別 適合于制備nFET。從以上觀點來看，有必要在具有不同晶向的襯底之上制備一種集成器 件，以針對特定的器件提供最優的性能，此即為混合晶向技術。該技術基于襯底和溝道 晶向的優化來提升載流子的遷移率從而達到提升器件性能的目的，即通過在(110)區域制 備pFET在(100)區域制備nFET以實現器件性能的提升。 目前，混合晶向技術是制備在SOI襯底之上，該技術所制備的器件是SOI和體 硅器件的混合， 一部分有源區的下面有絕緣埋層，而另一些有源區的下面同襯底是聯通 的，這就給器件模型設計、版圖設計以及寄生參數提取等帶來很大的困難，并且使得制 備工藝復雜。

發明內容
本發明所要解決的技術問題是，提供一種具有絕緣埋層的混合晶向應變硅襯底 制備方法，能夠保證所有的器件層的下方都有絕緣埋層，以實現器件層和襯底之間的介 質隔離，并能夠保持應變硅的應變程度，避免其在后續工藝中由于環境的變化而發生晶 格的弛豫，導致應變特性喪失。 為了解決上述問題，本發明提供了一種具有絕緣埋層的混合晶向應變硅襯底制 備方法，包括如下步驟提供一半導體襯底，所述半導體襯底包括第一鍺硅層與支撐襯 底，所述第一鍺硅層具有第一晶向，支撐襯底具有第二晶向；在第一鍺硅層中形成生長 窗口，所述生長窗口貫穿至下方的支撐襯底；在生長窗口側壁的表面形成側墻；在生長窗口中外延生長第二鍺硅層，所述第二鍺硅層與支撐襯底具有相同的第二晶向；拋光第 一與第二鍺硅層，使第一鍺硅層與第二鍺硅層的表面處于同一平面；注入氧離子至半導 體襯底中并退火，以形成連續的絕緣埋層；在第一鍺硅層表面生長具有第一晶向的第一 應變硅層，并在第二鍺硅層表面生長具有第二晶向的第二應變硅層。 作為可選的技術方案，所述半導體襯底中進一步包括隔離層，所述隔離層設置 于支撐襯底與第一鍺硅層之間。所述隔離層和側墻的材料為非晶體；所述隔離層和側墻 的材料為絕緣材料。 作為可選的技術方案，所述隔離層和側墻的厚度大于20nm，以確保實現降低晶 格失配應力和實現電學隔離的技術效果。 作為可選的技術方案，在所述半導體襯底包括隔離層的情況下，在第二鍺硅層 的下方注入氧離子以形成絕緣埋層，氧離子的注入位置與隔離層的位置水平，以保證形 成的絕緣埋層能夠和隔離層連成一體。 作為可選的技術方案，所述第一鍺硅層的厚度大于100nm，以保證后續步驟中
能夠滿足拋光以及生長應變硅等工藝步驟中對第一鍺硅層厚度的要求。 作為可選的技術方案，所述第一晶向為(IOO)晶向，第二晶向為(110)晶向，或
者第一晶向為(110)晶向而第二晶向為(100)晶向。 作為可選的技術方案，所述方法進一步包括如下步驟在第一應變硅層與第二 應變硅層的界面處形成溝槽；在溝槽中填充非晶材料，以形成淺溝槽隔離結構。
本發明的優點在于，采用先外延鍺硅層再注入氧離子的工藝，保證了所有的器 件層的下方都有絕緣埋層，以實現器件層和襯底之間的介質隔離。并且應變硅層生長完 畢后無需再進行拋光、外延以及鍵合等工藝，能夠保持應變硅的應變程度，避免其在后 續工藝中由于環境的變化而發生晶格的弛豫，導致應變特性喪失。


附圖1所示是本發明所述具體實施方式
的實施步驟示意圖。
附圖2與附圖7至附圖15所示是本發明所述具體實施方式
的工藝示意圖；
附圖3所示是附圖1中步驟S10中所述半導體襯底100的一種制備方法的實施步 驟示意圖； 附圖4至附圖6所示附圖3所示方法的工藝示意圖。
具體實施方式
下面結合附圖對本發明提供的具有絕緣埋層的混合晶向應變硅襯底制備方法的具體實施方式
做詳細說明。 附圖l所示是本發明所述具體實施方式
的實施步驟示意圖，包括步驟SIO，提 供一半導體襯底，所述半導體襯底包括第一鍺硅層與支撐襯底，所述第一鍺硅層具有第 一晶向，支撐襯底具有第二晶向；步驟Sll，在第一鍺硅層中形成生長窗口，所述生長 窗口貫穿至下方的支撐襯底；步驟S12，在生長窗口側壁的表面形成側墻；步驟S13，在 生長窗口中外延生長第二鍺硅層，所述第二鍺硅層與支撐襯底具有相同的第二晶向；步 驟S14，拋光第一與第二鍺硅層，使第一鍺硅層與第二鍺硅層的表面處于同一平面；步驟S15，注入氧離子至半導體襯底中并退火，以形成連續的絕緣埋層；步驟S16，在第一 與第二鍺硅層表面生長具有第一晶向的第一應變硅層與具有第二晶向的第二應變硅層； 步驟S17，在第一應變硅層與第二應變硅層的界面處形成溝槽；步驟S18，在溝槽中填充 非晶材料，以形成淺溝槽隔離結構。 附圖2所示，參考步驟SIO，提供一半導體襯底100，所述半導體襯底100包括 第一鍺硅層101與支撐襯底103，所述第一鍺硅層101具有第一晶向，支撐襯底103具有 第二晶向。 所述第一鍺硅層101的厚度大于100nm，以保證后續步驟中能夠滿足拋光以及生 長應變硅等工藝步驟中對第一鍺硅層101厚度的要求。 本具體實施方式
中，所述半導體襯底中還可以進一步包括隔離層102，所述隔離 層102設置于支撐襯底103與第一鍺硅層101之間。所述隔離層102的材料優選為非晶 體。由于支撐襯底103與第一鍺硅層101之間具有不同的晶向，因此置隔離層102的目的 在于降低兩者晶格之間的相互作用力，避免由于晶格之間的失配應力作用而產生位錯。 所述隔離層102采用非晶體，可以避免隔離層102進一步與支撐襯底103或者與第一鍺硅 層101之間產生晶格失配應力，因此是一種優選方案。 所述隔離層102材料優選為絕緣材料，原因在于絕緣材料還能夠提高表面用于 生長器件的各層與支撐襯底103之間的電學隔離效果。 基于上述原因，所述隔離層102的厚度優選大于20nm，以確保其實現降低晶格 失配應力和實現電學隔離的技術效果。 以上所述的半導體襯底100包括第一鍺硅層101和支撐襯底103，由于第一鍺硅 層101與支撐襯底103不是同一晶向，因此不能夠采用在支撐襯底103的表面直接外延第 一鍺硅層101的工藝獲得所述半導體襯底100。 附圖3所示是一種可選的形成半導體襯底100的方法的實施步驟示意圖，附圖4 至附圖6所示是該方法的工藝示意圖。所述方法包括步驟SAIO，并參考附圖4，在另 一具有第一晶向的外延襯底110的表面生長第一鍺硅層101 ;步驟SAll，并參考附圖5， 將外延襯底110的第一鍺硅層101與支撐襯底103鍵合，支撐襯底103表面設置有隔離層 102;步驟SA12，并參考附圖6，將第一晶向的外延襯底110除去，可以選用選擇性腐蝕 等常見工藝。 以上是一種可選的制備半導體襯底100的方法，在其他的實施方式中還可以選 擇其他工藝或者對上述工藝進行改進，例如在步驟SAll的鍵合之前預先在第一鍺硅層 101中注入一層氫離子，鍵合之后再通過退火進行剝離等。 附圖7所示，參考步驟Sll，在第一鍺硅層101中形成生長窗口，此處以窗口 111、 112與113表示，所述生長窗口貫穿至下方的支撐襯底103。 由于本具體實施方式
中的襯底103與第一鍺硅層101之間進一步包括隔離層 102，因此所述生長窗口 111、 112以及113貫穿第一鍺硅層101與隔離層102，從而能夠 使支撐襯底103暴露出來。 附圖8與附圖9所示，參考步驟S12，在生長窗口lll、 112與113側壁的表面 形成側墻121 126。本具體實施方式
采用優選的技術方案，進一步在第一鍺硅層101的 表面形成介質層120。
此步驟可以采用本領域內常見的形成側墻的步驟。首先參考附圖8，在生長窗口 111、 112與113以及第一鍺硅層101的表面覆蓋一層介質層120，再參考附圖9，采用干 法刻蝕的方法由上至下刻蝕介質層120，露出支撐襯底103。該步驟中，優選的方案是只 將覆蓋支撐襯底103的介質層120除去，而保留覆蓋第一鍺硅層101的介質層，以保證在 后續生長第二鍺硅層的步驟中，避免在第一鍺硅層101的表面也發生繼續生長的現象， 盡量避免第一鍺硅層101與第二鍺硅層之間的相互影響。 由于側壁位置的介質層120是從側壁橫向生長出來的，因此在由上至下的刻蝕 步驟中能夠得以保留。以上工藝是一種常見的側墻工藝，在其他的具體實施方式
中，也 可以選擇其他的本領域內常見工藝，都應視為不超出本發明的保護范圍。
所述側墻的材料優選為非晶體，并優選為氧化硅或者氮化硅。非晶體在生長中 不會受到襯底晶向的影響，可以認為其向各個方向的生長是均勻的，以此才能夠才側壁 處不僅有從襯底向上的縱向生長，也有從側壁位置的橫向生長，從而通過刻蝕獲得側墻 121 126。并且，在后續步驟中，所述窗口lll、 112和113之中會進一步生長具有第 二晶向的第二鍺硅層，因此側墻121 126能夠降低第二鍺硅層與第一鍺硅層101之間的 晶格失配應力。非晶材料可以進一步避免側墻121 126與第一和第二鍺硅層之間產生 額外的晶格失配應力，因此是優選的技術方案。上述機理與隔離層102選用非晶材料的 原因是類似的。 所述側墻121 126的材料優選為絕緣材料，其優點在于能夠對第一鍺硅層101 和后續生長的第二鍺硅層之間實現電學隔離。 基于上述原因，所述側墻121 126的厚度優選大于20nm，以確保其實現降低 晶格失配應力和實現電學隔離的技術效果。 附圖10所示，參考步驟S13，在生長窗口中外延生長第二鍺硅層130，所述第二 鍺硅層130與支撐襯底103具有相同的第二晶向。 此步驟中可以采用任何常見的外延工藝生長第二鍺硅層130，由于支撐襯底103 是暴露出來的，因此所述第二鍺硅層130的晶向必然與支撐襯底103的晶向相同。
由于本具體實施方式
中第一鍺硅層101的表面形成了介質層120，因此本步驟中 只會在支撐襯底103的表面生長第二鍺硅層130，而不會影響到第一鍺硅層101的狀態。 在生長時間足夠長的情況下，在窗口中的第二鍺硅層130能夠在介質層120的上方相互連
成一體，如附圖io所示。 附圖11所示，參考步驟S14，拋光第一鍺硅層101與第二鍺硅層130，使第一鍺 硅層101與第二鍺硅層130的表面處于同一平面。 無論第二鍺硅層130是否連成一體，本步驟中拋光的結果都是使第一鍺硅層101 與第二鍺硅層130的表面暴露出來并且處于同一平面上。 附圖12所示，參考步驟S15，注入氧離子并退火，以形成連續的絕緣埋層140。
該步驟采用本領域內常見的隔離氧注入工藝，并根據所需深度調整注入的能量 與劑量。 如果位于第一鍺硅層101下方的隔離層102的材料為絕緣材料，可以只在第二鍺 硅層130的下方注入氧離子以形成絕緣埋層，氧離子的注入位置與隔離層的位置水平， 以保證形成的絕緣埋層能夠和隔離層102連成一體。
如果位于第一鍺硅層101下方的隔離層102的材料不是絕緣材料，或者根本未設 置隔離層102，則需要在第一鍺硅層101與第二鍺硅層130的下方都注入氧離子，以形成 連續的絕緣埋層140。 在第一鍺硅層101下方的隔離層102的材料為絕緣材料的情況下，為了保證絕緣 埋層140的完整性，也可以在第一鍺硅層101與第二鍺硅層130的下方都注入氧離子，注 入深度與隔離層的水平位置不同，以避免隔離層102對絕緣埋層的形成產生影響，進而 退火形成連續的絕緣埋層140。 附圖13所示，參考步驟S16，在第一鍺硅層101與第二鍺硅層130表面生長具 有第一晶向的第一應變硅層151與具有第二晶向的第二應變硅層152。
具體的說，是在在第一鍺硅層101表面生長具有第一晶向的第一應變硅層151， 并在第二鍺硅層130表面生長具有第二晶向的第二應變硅層152。 本具體實施方式
，已經預先制備了具有兩種不同晶向的材料作為應變硅生長的 "籽晶層"，即采用上述已經生長了第一鍺硅層101與第二鍺硅層130的襯底進行混合晶 向應變硅的生長，其優點在于應變硅層151與152生長完畢后無需再進行拋光、外延以及 鍵合等工藝，能夠保持應變硅的應變程度，避免其在后續工藝中由于環境的變化而發生 晶格的弛豫，導致應變特性喪失。 附圖14與附圖15所示，參考步驟S17與S18，在第一應變硅層101與第二應變 硅層130的界面處形成溝槽，并在溝槽中填充非晶材料，以形成淺溝槽隔離結構。
以上步驟為形成淺溝槽隔離的典型工藝，此處不再贅述。 以上步驟S17與S18為可選步驟，由于第一應變硅層與第二應變硅層之間并無介 質隔離，因此上述步驟形成淺溝槽隔離，并與側墻121 126相互連接，能夠進一步確保 具有不同晶向的第一應變硅層與第二應變硅層之間充分隔離。 如果考慮到制作淺溝槽隔離結構容易導致應變特性的喪失，也可以選用局部氧 化物隔離等其他電學隔離手段。或者不再制備襯底的工藝中采取介質隔離，而是在制作 器件的工藝中采用PN結隔離的手段。 本具體實施方式
中，所述第一晶向為(100)晶向，第二晶向為(110)晶向，或者 第一晶向為(110)晶向而第二晶向為(100)晶向。上述兩種晶向分別用于制備N型和P型 MOSFET，可以獲得最大的載流子遷移率。在其他的具體實施方式
中，為了滿足器件對 晶向的特殊需求，也可以選用其他的晶向，例如(lll)等。 以上所述僅是本發明的優選實施方式，應當指出，對于本技術領域的普通技術 人員，在不脫離本發明原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也 應視為本發明的保護范圍。
權利要求
一種具有絕緣埋層的混合晶向應變硅襯底制備方法，其特征在于，包括如下步驟提供一半導體襯底，所述半導體襯底包括第一鍺硅層與支撐襯底，所述第一鍺硅層具有第一晶向，支撐襯底具有第二晶向；在第一鍺硅層中形成生長窗口，所述生長窗口貫穿至下方的支撐襯底；在生長窗口側壁的表面形成側墻；在生長窗口中外延生長第二鍺硅層，所述第二鍺硅層與支撐襯底具有相同的第二晶向；拋光第一與第二鍺硅層，使第一鍺硅層與第二鍺硅層的表面處于同一平面；注入氧離子至半導體襯底中并退火，以形成連續的絕緣埋層；在第一鍺硅層表面生長具有第一晶向的第一應變硅層，并在第二鍺硅層表面生長具有第二晶向的第二應變硅層。
2. 根據權利要求1所述的具有絕緣埋層的混合晶向應變硅襯底制備方法，其特征在 于，所述半導體襯底中進一步包括隔離層，所述隔離層設置于支撐襯底與第一鍺硅層之 間。
3. 根據權利要求2所述的具有絕緣埋層的混合晶向應變硅襯底制備方法，其特征在 于，所述隔離層和側墻的材料為非晶體。
4. 根據權利要求2所述的具有絕緣埋層的混合晶向應變硅襯底制備方法，其特征在 于，所述隔離層和側墻的材料為絕緣材料。
5. 根據權利要求2至4任意一項所述的具有絕緣埋層的混合晶向應變硅襯底制備方 法，其特征在于，所述隔離層和側墻的厚度大于20nm。
6. 根據權利要求2所述的具有絕緣埋層的混合晶向應變硅襯底制備方法，其特征在 于，在第二鍺硅層的下方注入氧離子以形成絕緣埋層，氧離子的注入位置與隔離層的位 置水平，以保證形成的絕緣埋層能夠和隔離層連成一體。
7. 根據權利要求1所述的具有絕緣埋層的混合晶向應變硅襯底制備方法，其特征在 于，所述第一鍺硅層的厚度大于100nm。
8. 根據權利要求1所述的具有絕緣埋層的混合晶向應變硅襯底制備方法，其特征在 于，所述第一晶向為(100)晶向，第二晶向為(110)晶向，或者第一晶向為(110)晶向而第 二晶向為(IOO)晶向。
9. 根據權利要求1所述的具有絕緣埋層的混合晶向應變硅襯底制備方法，其特征在 于，進一步包括如下步驟在第一應變硅層與第二應變硅層的界面處形成溝槽； 在溝槽中填充非晶材料，以形成淺溝槽隔離結構。
全文摘要
一種具有絕緣埋層的混合晶向應變硅襯底制備方法，包括如下步驟提供一半導體襯底，所述半導體襯底包括第一鍺硅層與支撐襯底，所述第一鍺硅層具有第一晶向，支撐襯底具有第二晶向；在第一鍺硅層中形成生長窗口；在生長窗口側壁的表面形成側墻；在生長窗口中外延生長第二鍺硅層；拋光第一與第二鍺硅層；注入氧離子至半導體襯底中并退火；在第一與第二鍺硅層表面生長具有第一應變硅層與第二應變硅層。本發明的優點在于，保證了所有的器件層的下方都有絕緣埋層，以實現器件層和襯底之間的介質隔離。并且能夠保持應變硅的應變程度，避免其在后續工藝中由于環境的變化而發生晶格的弛豫，導致應變特性喪失。
文檔編號H01L21/762GK101692436SQ20091019707
公開日2010年4月7日 申請日期2009年10月13日 優先權日2009年10月13日
發明者張苗, 李顯元, 林成魯, 王曦, 王湘, 魏星 申請人:上海新傲科技股份有限公司;中國科學院上海微系統與信息技術研究所