專利名稱：一種靜電放電保護電路的制作方法
技術領域：
本發明涉及靜電放電保護技術領域，特別設計一種靜電放電保護電路。
技術背景
參見圖1，該圖為現有技術中一種輸入輸出單元的輸出驅動電路和靜電放電 (ESD, Electro Static Discharge)保護電路結構圖。
Pl和P2是PMOS管，Nl和N2是匪OS管。Pl和附組成的電路既可以作為ESD保 護電路，又可以作為輸入輸出單元的輸出驅動電路，從圖1可以看出，左邊的Pl和m組成 的電路是作為ESD保護電路。右邊的P2和N2組成的電路是作為輸入輸出單元的輸出驅動 電路。
ESD保護電路和輸入輸出單元的輸出驅動電路的區別僅是PMOS管和NMOS管的柵 極連接的位置不同。
由于該結構的ESD保護電路是由單純的MOS管做的保護，由于MOS管單位尺寸的 保護能力較差。因此，一般采用SCR管做ESD保護。因為，SCR管的單位尺寸保護能力比MOS 管好。但是，單純用SCR管做ESD保護電路也存在缺點。下面結合圖2來詳細說明。
參見圖2，該圖現有技術中為SCR管的ESD保護電路的結構示意圖。
當陽極加上正的ESD脈沖時，只有ESD電壓高到一定的值，PWELL和NWELL組成的 PN結才能發生反向擊穿，產生一個流向PWELL的漏電流。該漏電流流過電阻Rpwell，使得 T2的基極-發射極正偏，T2導通。從而T2的集電極有電流流過，此電流流過電阻Rnwell， 使得Tl的基極-發射極正偏，Tl導通。因此整個SCR就可以導通了。可見，SCR需要觸發， 就需要PWELL和NWELL組成的PN結發生反向擊穿，此擊穿電壓很高，所以SCR的觸發電壓 很1 。
當陽極加上負的ESD脈沖時，PWELL和NWELL形成一個正偏的二極管，電流直接通 過二極管從陰極流到陽極，二極管導通電壓很低，不存在類似SCR觸發電壓高的問題。
綜上所述，SCR的觸發電壓取決于PWELL和NWELL組成的PN結發生反向擊穿時加 在陽極的電壓，這個電壓需要很高，不能為內部電路提供有效的ESD保護。發明內容
本發明解決的問題是提供一種ESD保護電路，能夠提高ESD保護電路的保護能力， 同時降低觸發電壓。
為解決上述問題，本發明提供一種靜電放電保護電路，包括在PMOS管周圍設置 Niell接觸，在NMOS管周圍設置P-well接觸，在所述Niell接觸和所述P_well接觸之 間依次插入一條P+和一條N+，所述N-well接觸、一條P+、一條N+和P_well接觸形成SCR管。
優選地，所述PMOS管的源極連接VDD，漏極連接PAD焊盤；所述NMOS管的漏極連 接PAD焊盤，源極連接GND ；所述SCR管的N_well接觸連接VDD，P+連接VDD，N+連接GND，P-well接觸連接GND。
優選地，所述PMOS管的柵極連接VDD，所述NMOS管的柵極連接GND。
與現有技術相比，本發明具有以下優點
本發明實施例提供的ESD保護電路，通過在現有的PMOS管和NMOS管的結構中間 依次插入一條P+和一條N+，正好依據N-well接觸和P-well接觸形成SCR，由于SCR單位 尺寸的ESD保護能力比MOS管好。并且該電路結構的NMOS管的漏極-柵極交界處的柵二 極管的反向擊穿電壓比較低，所以漏極有ESD脈沖時，能夠在較低電壓下就反向擊穿產生 漏電流，使得SCR的T2的基極-發射極正偏，T2導通。與現有技術相比，本發明實施例提 供的ESD保護電路能夠在較低電壓時就提供足夠SCR觸發電流，因此本發明實施例中的ESD 保護電路的觸發電壓低，而一旦SCR能夠觸發，其保護能力比單純的MOS管的保護能力要強 很多。
圖1是現有技術中一種輸入輸出單元的輸出驅動電路和ESD保護電路示意圖2是現有技術中SCR管的ESD保護電路的截面圖3是本發明ESD保護電路的版圖4是本發明圖3 ESD保護電路對應的結構示意圖5是本發明提供的一種ESD保護電路和輸入輸出單元的輸出驅動電路示意圖。
具體實施方式
為使本發明的上述目的、特征和優點能夠更加明顯易懂，下面結合附圖對本發明 的具體實施方式
做詳細的說明。
本發明實施例提供的一種靜電放電保護電路，包括PMOS管、NMOS管和SCR管。具 體為在PMOS管周圍設置Niell接觸，在NMOS管周圍設置P_well接觸，在所述Niell接 觸和所述P-well接觸之間依次插入一條P+和一條N+，所述N-well接觸、一條P+、一條N+ 和P-well接觸形成至少兩個SCR管。
參見圖3，該圖為本發明ESD保護電路的版圖。
本發明實施例提供的ESD保護電路包括PMOS管、NMOS管和SCR管。
從圖3所示的版圖中可以看出，上面的N-well接觸環內是多個并聯的PMOS管，下 面的P-well接觸環內是多個并聯的NMOS管，在Niell接觸環和P-well接觸環之間依次 插入一條P+和一條N+，這樣正好利用N-well接觸、P+、N+和P-well接觸的結構，形成SCR 管。
需要說明的是，本發明實施例提供的ESD保護電路不限定PMOS管、NMOS管和SCR 管的具體個數，從圖3所示的版圖結構圖可以看出，包括很多個并聯的PMOS管、多個并聯的 NMOS管和多個并聯的SCR管。
由于SCR管單位尺寸的ESD保護能力比MOS管要強，因此可能提高ESD保護能力， 下面詳細介紹本發明提供的ESD保護電路的結構為何同時能降低SCR管的觸發電壓。
參見圖4，該圖為本發明圖3ESD保護電路對應的結構示意圖。
從圖4中可以看出，左邊的是PMOS管，右邊的是NMOS管，中間的是SCR管。
本實施例不限定PMOS管的柵極和匪OS管的柵極具體接什么。
當該結構用作ESD保護電路時就像圖1那樣，PMOS管的柵極連接VDD，NMOS管的 柵極連接GND。
當該結構用作輸入輸出單元的輸出驅動電路時，PMOS管的柵極和NMOS管的柵極 均接前驅動電路。
從圖4中可以看出，PMOS管的源極連接VDD，漏極連接PAD焊盤。
NMOS管的漏極連接PAD焊盤，源極連接GND。
SCR管的N-we 11接觸和P+均連接VDD，N+和P_we 11接觸均連接GND。
此時，當PAD焊盤加上正的ESD脈沖時，在ESD電壓較低時，NMOS的漏極處就能提 供一個比較大的漏電流流入PWELL。
如圖4中所示，NMOS的漏極-柵極交界處，有一個柵二極管D，該二極管D的反向 擊穿電壓比較低，所以漏極有ESD脈沖時，能夠在較低電壓下就反向擊穿產生漏電流，使得 T2的基極-發射極正偏，T2導通。
T2的集電極有電流流過，此電流流過Rnwel 1，使得Tl的基極-發射極正偏，Tl導 通。因此整個SCR就可以導通了。與現有技術相比，本發明實施例提供的ESD保護電路能 夠在較低電壓時就提供足夠SCR觸發電流，因此本發明實施例中的ESD保護電路的觸發電 壓低，而一旦SCR能夠觸發，其保護能力單純的比MOS管的保護能力要強很多。
參見圖5，該圖為本發明提供的一種ESD保護電路和輸入輸出單元的輸出驅動電 路的示意圖。
需要說明的是，該實施例中的基本組成電路是上述實施例中的NMOS管、PMOS管和 SCR管組成的結構。
與現有技術圖1不同的是，本發明在PMOS管和NMOS管中間嵌入了 SCR管。本發 明提供的由MOS管和SCR管混合組成的結構既解決了單純MOS管單位尺寸保護能力差的問 題，又解決了單純SCR管需要高觸發電壓的問題。
以上所述，僅是本發明的較佳實施例而已，并非對本發明作任何形式上的限制。雖 然本發明已以較佳實施例揭露如上，然而并非用以限定本發明。任何熟悉本領域的技術人 員，在不脫離本發明技術方案范圍情況下，都可利用上述揭示的方法和技術內容對本發明 技術方案做出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離 本發明技術方案的內容，依據本發明的技術實質對以上實施例所做的任何簡單修改、等同 變化及修飾，均仍屬于本發明技術方案保護的范圍內。
權利要求
1.一種靜電放電保護電路，其特征在于，包括在PMOS管周圍設置Niell接觸，在 NMOS管周圍設置P-well接觸，在所述Niell接觸和所述P_well接觸之間依次插入一條 P+和一條N+，所述N-well接觸、一條P+、一條N+和P_well接觸形成SCR管。
2.根據權利要求1所述的靜電放電保護電路，其特征在于，所述PMOS管的源極連接 VDD,漏極連接PAD焊盤；所述NMOS管的漏極連接PAD焊盤，源極連接GND ；所述SCR管的 N-well接觸連接VDD，P+連接VDD，N+連接GND，P-well接觸連接GND。
3.根據權利要求1所述的靜電放電保護電路，其特征在于，所述PMOS管的柵極連接 VDD，所述NMOS管的柵極連接GND。
全文摘要
一種靜電放電保護電路，所述電路包括在PMOS管周圍設置N-well接觸，在NMOS管周圍設置P-well接觸，在N-well接觸和P-well接觸之間依次插入一條P+和一條N+。N-well接觸、一條P+、一條N+和P-well接觸形成SCR管。SCR單位尺寸的ESD保護能力比MOS管好，該電路的NMOS管的漏極-柵極交界處的柵二極管的反向擊穿電壓比較低，所以漏極有ESD脈沖時，能夠在較低電壓下就反向擊穿產生漏電流，使得SCR的T2的基極-發射極正偏，T2導通，最終整個SCR結構導通。本發明ESD保護電路的觸發電壓低，一旦SCR能夠被觸發導通，其保護能力比單純的MOS管的保護能力要強很多。
文檔編號H01L27/02GK102034809SQ200910196869
公開日2011年4月27日 申請日期2009年9月27日 優先權日2009年9月27日
發明者單毅 申請人:上海宏力半導體制造有限公司