金屬氧化物半導體場效應晶體管及其制造方法

專利名稱：金屬氧化物半導體場效應晶體管及其制造方法
技術領域：
本發明涉及半導體集成電流制造技術領域，特別涉及提高金屬氧化物半導體場 效應晶體管及其制造方法。
背景技術：
金屬-氧化層-半導體-場效晶體管，簡稱金氧半場效晶體管 (Metal-Oxide-Semiconductor Field-Effect Transistor, MOSFET)，是一種可以廣泛使用在 類比電路與數位電路的場效晶體管(field-effect transistor)。MOSFET依照其“通道”的 極性不同，可分為n-type與p_type的MOSFET，通常又稱為NMOSFET與PMOSFET， 其他簡稱尚包括 NMOS FET、PMOSFET、nMOSFET、pMOSFET 等。
圖1是典型NMOSFET的剖面圖。將P型硅半導體材料作為硅基底101，在硅基 底101上面蝕刻出兩個淺溝槽6TI)，在淺溝槽中沉積η型材料，形成兩個η型區102、 103 ；接著在硅基底101上表面沉積一層氧化硅薄膜作為絕緣層104 ；在N區上方用刻 蝕的方法做成兩個孔，用金屬化的方法分別在絕緣層上及兩個孔內做成三個電極漏極 (D) 105、柵極(G) 106、及源極(S) 107。
MOSFET的核心是位于中央的MOS電容，而左右兩側則是它的源極與漏極。 源極與漏極的特性必須同為η-type (即NMOS)或是同為p-type (即PMOS)。圖1的 NMOS的源極與漏極上標示的“N+”代表著兩個意義(I)N代表摻雜(doped)在源極 與漏極區域的雜質極性為N; (2) “ + ”代表這個區域為高摻雜濃度區域(heavily doped region),也就是此區的電子濃度遠高于其他區域。在源極與漏極之間被一個極性相反的 區域隔開，也就是所謂的基極(或稱基體)區域。如果是NMOS，那么其基體區的摻雜 就是p-type。反之對PMOS而言，基體應該是n_type，而源極與漏極則為p-type (而且 是重摻雜的P+)。基體的摻雜濃度不需要如源極或漏極那么高，故在圖1中沒有“ + ”。
過去數十年來，MOSFET的尺寸不斷地變小。早期的半導體電路MOSFET制程 里，通道長度約在幾個微米的等級。但是到了今日的半導體電路制程，這個參數已經縮 小了幾十倍甚至超過一百倍。至90年代末，MOSFET尺寸不斷縮小，讓半導體電路的 效能大大提升，而從歷史的角度來看，這些技術上的突破和半導體制程的進步有著密不 可分的關系。2006年初，Intel開始以65納米的技術來制造新一代的微處理器，實際的 元件通道長度可能比這個數字還小一些。隨著MOSFET的面積越小，制造芯片的成本就 可以降低，在同樣的封裝里可以裝下更高密度的芯片。一片積體電路制程使用的晶圓尺 寸是固定的，所以如果芯片面積越小，同樣大小的晶圓就可以產出更多的芯片，于是成 本就變得更低了。
但MOSFET尺寸的減小也會帶來一些負面的問題。例如，通道寬度變小會使通 道等效電阻變大。因此，對于關鍵尺寸小于90納米的MOSFET常采用增大應力的方式 來提高遷移率，進而增大電流強度。通道區域的應力會改變硅的能級結構，拉伸應力可 以提高電子遷移率，壓縮應力可以提高空穴遷移率。
MOSFET的源極和漏極所在的η型區常采用嵌入式硅鍺聚合物(eSiGe)制成， 這樣可以提高pMOS的性能。由于硅鍺聚合物的晶格常數(lattice constant)在壓縮應力 的作用下減小，從而提高空穴遷移率進而升高驅動電流的強度。相對于硅來說硼具有更 高的活性，因此eSiGe構成的源極/漏極的電阻很低。通過改變Ge的濃度，該技術可 以應用于45納米以下的制程。采用精細控制摻雜濃度制成的具有低電阻特性的SiGe源 極/漏極，以及通過淺層摻雜方式形成的最小化短通道效應是控制互補金屬氧化物半導 體(Complementary Metal Oxide Semiconductor, CMOS)尺寸的關鍵因素。
超級退火或毫秒級退火(MillisecondAnneal，MSA)具有很高的退火溫度，并且 持續時間很短，提供了更高的摻雜活性的同時，降低了摻雜擴散率，已經逐漸作為高性 能CMOS器件制造工藝中的必須步驟。然而，MSA會導致器件內部造成很高的熱應力， 而且源極/漏極中的SiGe在高溫環境下會出現應力松弛，上述因素的綜合作用下，SiGe 可能出現相對位移而導致層疊(Overlay，OVL)問題、缺陷擴散問題等，進而導致器件性 能下降。更糟糕的情形出現在從^iGe層到深入硅基底的缺陷擴散，導致連接泄漏率大幅 上升。因此，防止SiGe出現應力松弛，進而控制MSA過程中缺陷擴散以及SiGe/Si的 相互作用成為半導體集成電路制造工藝中一個急需克服的問題。發明內容
有鑒于此，本發明的目的在于，提出一種金屬氧化物半導體場效應晶體管及其 制造方法，可以有效防止SGe層出現應力松弛。
本發明實施例提出的金屬氧化物半導體場效應晶體管包括硅基底，以及由被摻 雜的硅鍺聚合物構成的源極和漏極，所述硅基底和源極之間，以及硅基底和漏極之間包 括由鍺等離子體注入形成的緩沖層。
較佳地，所述形成所述緩沖層的鍺等離子體的注入劑量為IXlO1Vcm2至 5X IO1Vcm2,能量為1千電子伏至5千電子伏。
本發明實施例還提出一種金屬氧化物半導體場效應晶體管的制造方法，包括如 下步驟
硅基底上通過離子注入方法形成N型阱和P型阱，在所形成N型阱或P型阱的 上面堆疊多晶硅柵極；
在多晶硅柵極兩側構造硅基底凹陷；
將鍺等離子體注入硅基底的凹陷處；
對晶圓進行高溫熱處理，以修復鍺等離子體注入對硅基底造成的損傷；
在晶圓上沉積高鍺濃度的硅鍺聚合體，以所述硅鍺聚合體為基礎構造源極和漏 極；
對晶圓進行毫秒級退火處理。
較佳地，所述注入硅基底的凹陷處的鍺等離子體的劑量為lX1014/Cm2至 5X IO1Vcm2,能量為1千電子伏至5千電子伏。
較佳地，所述高溫熱處理溫度為950 1100°C，熱處理時間為10 30s。
較佳地，所述硅鍺聚合體中鍺的濃度為10%至30%。
其中，所述以硅鍺聚合體為基礎構造源極和漏極包括
向所述硅鍺聚合體中注入高濃度的陽離子或陰離子。
從以上技術方案可以看出，在硅鍺聚合物層與硅基底之間形成鍺摻雜區，該鍺 摻雜區的晶格常數在靠近幻基底的一側接近幻的晶格常數5.4，而在靠近^iGe層的一側 則接近^iGe的晶格常數，因此可以起到緩沖層的作用。使應力分散分布在緩沖層中，而 避免應力高度集中在界面上，從而避免SGe應力松弛。


圖1為現有技術中的金屬-氧化層-半導體-場效晶體管(MOSFET)的基本結 構示意圖2為本發明構造MOSFET的基本流程圖3為按照本發明方案構造的MOSFET的基本結構示意圖如至圖4p為本發明實施例構造MOSFET的過程中的晶圓剖面圖5為本發明實施例構造MOSFET的詳細流程圖。
具體實施方式
造成SiGe應力松弛的根源在于SGe與Si的晶格常數的差異。Ge的晶格常數為 5.6埃，&的晶格常數為5.4埃，外延SiGe晶格常數的取值范圍在5.4埃至5.6埃之間。 Ge的濃度越高，則SiGe的晶格常數與幻的晶格常數差值越大，該差值越大，則SiGe與 Si的界面承受的應力就越大，而該應力大到一定程度就會導致^iGe應力松弛。
針對^iGe應力松弛的根源，本發明采用的解決手段是，在^iGe與硅基底之間形 成一個緩沖層，該緩沖層的晶格常數在靠近幻基底的一側接近幻的晶格常數5.4埃，而在 靠近^iGe層的一側則接近^iGe的晶格常數。緩沖層的內部晶格常數緩慢變化，這樣就 使應力分散分布在緩沖層中，而避免應力高度集中在界面上，從而避免^iGe應力松弛。
為使本發明的目的、技術方案和優點更加清楚，下面結合附圖對本發明作進一 步的詳細闡述。
圖2示出了本發明實施例的構造MOSFET的基本流程，包括如下步驟
步驟201:原料晶圓的制備過程，晶圓由單晶硅構成，晶體構型為(100)或 (110)。
步驟202 硅基底上通過離子注入方法形成N型阱和P型阱，在所形成N型阱 或P型阱的上面堆疊多晶硅柵極。
步驟203:在多晶硅柵極兩側構造硅基底凹陷。
步驟204 將鍺等離子體注入硅基底的凹陷處。
本發明推薦的劑量范圍為lX1014/Cm2至5X1014/cm2，能量為1千電子伏(KeV) 至 5KeV。
步驟205:對晶圓進行高溫熱處理，以修復鍺等離子體注入對硅基底造成的損 傷。
本發明推薦的熱處理溫度為950 1100°C，熱處理時間為10 30s。
步驟206 在晶圓外延區沉積高鍺濃度的硅鍺聚合體(Si1-XGex) (10 30% )。
步驟207:以所述硅鍺聚合體為基礎構造源極和漏極。
步驟208:對晶圓進行毫秒級退火處理。
上述流程中，步驟204至步驟205為本發明的關鍵步驟，而其他步驟可參照現有 技術中已有工藝流程進行。
采用本發明流程得到的MOSFET的剖面圖如圖3所示。與圖1相比，該 MOSFET增加了由鍺等離子體注入形成的緩沖層301，該緩沖層位于硅基底與SiGe構成 的源極和漏極之間，起到使應力分散的作用。
上述描述中只介紹了與本發明直接相關的技術特征，而省略了其他非直接相關 的技術特征，以下再通過一個具體實施例來說明構造MOSFET的詳細流程。
圖如至圖4p為在MOSFET加工過程中的剖面示意圖，圖5示出了該加工過程 的流程，包括如下步驟
步驟501 在硅基底上依次沉積襯墊氧化層和氮化硅層。沉積后剖面如圖如所 示。自下而上依次是硅基底401、襯墊氧化層402和氮化硅層403。
步驟502:在晶圓上構造淺溝槽結構，如圖4b所示。具體過程如下在所述 氮化硅層403上涂布光刻膠，對光刻膠進行曝光并顯影，將基板上的圖形轉印到光刻膠 上；以剩余的光刻膠為掩膜對晶圓進行蝕刻，依次蝕穿氮化硅層403、襯墊氧化層402直 到硅基底401，構造出淺溝槽結構。然后除去剩余的光刻膠。
步驟503:用熱生長法在淺溝槽內壁上生長一層線性氧化物，并在晶圓上繼續 沉積氧化硅，該氧化硅填充到所述淺溝槽中，并覆蓋在淺溝槽以外的區域，剖面如圖如 所示，線性氧化物404均勻分布在淺溝槽內壁，填充氧化硅405填充在淺溝槽中，并覆蓋 在氮化硅層403之上。
步驟504:對晶圓表面進行化學機械拋光(CMP)處理以去除多余的氧化硅，當 氮化硅層露出晶圓表面則停止CMP過程。剖面如圖4d所示。
步驟505 移除氮化硅層，剖面如圖如所示。
步驟506:在晶圓表面涂布光刻膠，并對光刻膠進行曝光顯影，顯影的結果是 去除淺溝槽一側的光刻膠，而保留淺溝槽另一側的光刻膠。對未被光刻膠覆蓋的部分進 行離子注入，在硅基底上構造出P型阱。剖面如圖4f所示，光刻膠409覆蓋在淺溝槽左 側的區域，而右側的區域用低濃度的高能雜質陰離子注入硅基底401，形成P型阱406。
步驟507:用與步驟506類似的方法，只不過此時光刻膠覆蓋的是已經構造了 P 型阱的區域。在淺溝槽的另一側未被光刻膠覆蓋的部分進行離子注入構造出N型阱。剖 面如圖知所示，光刻膠413覆蓋在淺溝槽右側區域，而左側用低濃度高能雜質陽離子注 入硅基底，形成N型阱410。
步驟508:在N型阱上覆蓋的氧化物上繼續沉積氧化物，使其厚度增加，成為厚 柵極氧化物層，而P型阱上覆蓋的氧化物則成為薄柵極氧化物層。剖面如圖4h所示，在 N型阱410上形成厚柵極氧化物層414，而在P型阱406上形成薄柵極氧化物層415。
步驟509:在晶圓表面依次淀積多晶硅層、氮氧化硅層，并在氮氧化硅層表面 形成一層鈍化層。剖面如圖4i所示，本步驟中形成的各層依次為多晶硅層416、氮氧化 硅層417以及鈍化層418。
步驟510:構造多晶硅柵極以及側墻。通過光刻工藝使光刻膠在晶圓表面形成 圖形，以光刻膠為掩膜對多晶硅層以及柵極氧化物層進行蝕刻，剩余的多晶硅成為多晶硅柵極。然后在晶圓表面淀積氮化硅層，該氮化硅層連續分布在晶圓表面，包括多晶硅 柵極的頂部、側壁以及多晶硅柵極以外的區域，最后進行定向蝕刻去除多余的氮化硅， 僅保留多晶硅柵極側壁的氮化硅，從而形成側墻結構。
剖面如圖4j所示。在N型阱410上形成多晶硅柵極419，多晶硅柵極419的底 部是厚柵極氧化物層414，側壁上是側墻420。而在P型阱406上形成多晶硅柵極421， 多晶硅柵極421的底部是薄柵極氧化物層415，側壁上是側墻422。
步驟511:對多晶硅柵極兩側的硅基底區域進行蝕刻，使其形成凹陷區，剖面 如圖4k所示，所形成的凹陷區包括423、424、425和426。
步驟512 將鍺等離子體注入N型阱這一側的多晶硅柵極兩側硅基底的凹陷處。 劑量范圍為2.5 X IO1Vcm2至3.5X 1014/cm2，能量為1千電子伏(KeV)至5KeV。并對晶 圓進行高溫熱處理，以修復鍺等離子體注入對硅基底造成的損傷。熱處理溫度為950 IlOO0C,熱處理時間為10 30s。該步驟的剖面如圖41所示，所形成的鍺摻雜區為424、 425、 426 和 427。
步驟513:在晶圓外延區沉積高鍺濃度的硅鍺聚合體(Si1-XGex),其中鍺的濃度 約為10% 30%。該步驟剖面如圖4m所示，沉積硅鍺聚合體的區域為429、430、431 和432，這四個區域與下面的N型阱410或P型阱406分別隔著鍺摻雜區424、425、426 和427。這四個鍺摻雜區就構成了緩沖層。鍺摻雜區中鍺的濃度分布是有一定梯度的，越 靠近下方則濃度越低，越靠近上方濃度越高，因此鍺摻雜區靠近下方的部分，其晶格常 數比較接近于硅的晶格常數，而靠近上方的部分則與硅鍺聚合體的晶格常數比較接近。
步驟514:在多晶硅柵極的側墻外側構造出間隙壁。剖面如圖如所示。間隙 壁的構造方法類似前述側墻的構造方法，此處不再贅述。
步驟515:在多晶硅柵極兩側的硅基底上進行高濃度正離子或負離子注入，形 成N+摻雜區或P+摻雜區。并對晶圓進行毫秒級退火處理。剖面如圖40所示，P+摻 雜區為434和435，N+摻雜區為436和437。需要說明的是，本領域所稱高濃度摻雜以 及低濃度摻雜均具有明確的含義，具體參數可以查閱相關技術手冊。
步驟516 最后在晶圓表面形成Salicide層。
常用做法如下以濺射的方式淀積一層金屬層(一般為Ti，Co或Ni)，然后進 行第一次快速升溫煺火處理(RTA)，使多晶硅表面和淀積的金屬發生反應，形成金屬硅 化物。根據煺火溫度設定，使得其他絕緣層(氧化硅層或氮化硅層)上的淀積金屬不能 跟絕緣層反應產生不希望的硅化物，因此是一種自對準的過程。然后再用一中選擇性強 的濕法刻蝕(NH40H/H202/H20或H2S04/H202的混合液)清除不需要的金屬淀積層， 留下柵極及其他需要做硅化物的salicide。剖面如圖4p所示，438表示Salicide層。
以上所述僅為本發明的較佳實施例而已，并不用以限制本發明，凡在本發明的 精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本發明的保護范圍之 內。
權利要求
1.一種金屬氧化物半導體場效應晶體管，包括硅基底，以及由被摻雜的硅鍺聚合物 構成的源極和漏極，其特征在于，所述硅基底和源極之間，以及硅基底和漏極之間包括 由鍺等離子體注入形成的緩沖層。
2.根據權利要求1所述的金屬氧化物半導體場效應晶體管，其特征在于，所述形成所 述緩沖層的鍺等離子體的注入劑量為IX IO1Vcm2至5X1014/cm2，能量為1千電子伏至5 千電子伏。
3.一種金屬氧化物半導體場效應晶體管的制造方法，包括如下步驟硅基底上通過離子注入方法形成N型阱和P型阱，在所形成N型阱或P型阱的上面 堆疊多晶硅柵極；在多晶硅柵極兩側構造硅基底凹陷；將鍺等離子體注入硅基底的凹陷處；對晶圓進行高溫熱處理，以修復鍺等離子體注入對硅基底造成的損傷；在晶圓上沉積高鍺濃度的硅鍺聚合體，以所述硅鍺聚合體為基礎構造源極和漏極；對晶圓進行毫秒級退火處理。
4.根據權利要求3所述的制造方法，其特征在于，所述注入硅基底的凹陷處的鍺等離 子體的劑量為IX IO1Vcm2至5X1014/cm2，能量為1千電子伏至5千電子伏。
5.根據權利要求3所述的制造方法，其特征在于，所述高溫熱處理溫度為950 IlOO0C,熱處理時間為10 30s。
6.根據權利要求3所述的制造方法，其特征在于，所述硅鍺聚合體中鍺的濃度為 10%至 30%。
7.根據權利要求3至6任一項所述的制造方法，其特征在于，所述以硅鍺聚合體為基 礎構造源極和漏極包括向所述硅鍺聚合體中注入高濃度的陽離子或陰離子。
全文摘要
本發明公開了一種金屬氧化物半導體場效應晶體管，包括硅基底，以及由被摻雜的硅鍺聚合物構成的源極和漏極，所述硅基底和源極之間，以及硅基底和漏極之間包括由鍺等離子體注入形成的緩沖層。本發明還公開了一種金屬氧化物半導體場效應晶體管的制造方法。本發明可以有效避免由于硅鍺聚合物層應力松弛造成的缺陷。
文檔編號H01L21/8238GK102024849SQ20091019586
公開日2011年4月20日 申請日期2009年9月17日 優先權日2009年9月17日
發明者何永根, 陳勇 申請人:中芯國際集成電路制造(上海)有限公司