一種新型esd保護的設計方法

專利名稱：一種新型esd保護的設計方法
技術領域：
本發明涉及半導體芯片設計技術領域，特別是一種應用于DMOS(Double Diffusion MOSFET，雙擴散晶體管)的ESD(Electro Static Discharge,靜電放電)保護設計 方法。
背景技術：
DMOS是目前半導體領域廣泛使用的功率型MOSFET(Metal Oxided Semiconductor Field Effect Transistor金屬氧化物半導體場效應管)制造技術，其中，柵極 氧化層(以下簡稱柵氧層)是柵極和源極的隔離介質，但是在柵極和源極之間積累的靜電 過多時，會造成柵氧層的擊穿。這種擊穿一般是毀滅性的， 一旦擊穿，則器件損壞，不 能恢復。為了保護柵氧層不被靜電擊穿，很多產品都增加了ESD靜電保護設計。但是 ESD保護結構會引起柵極和源極之間的漏電流增加，因此，通常根據實際應用情況來決 定是否需要增加ESD保護設計。按照普通的設計，增加ESD保護與不增加ESD保護的 光刻板(MASK)是不能互相兼容的，即一套MASK要么只能生產帶有ESD保護的產品， 要么只能生產不帶ESD保護的產品。 在DMOS設計中，溝槽型DMOS(Trench DMOS)和平面型DMOS(Planar DMOS) 是兩種主要的DMOS設計結構。在溝槽型DMOS中，普通ESD保護的設計方法是將 ESD保護設計在柵極焊區(Gate PAD)上，而在溝槽(Trench)層沒有圖形。在孔介質層打 開引線孔(CT)后，分別將ESD保護結構的兩端與柵極和源極連接(如圖1所示，其中 l為源極，2為柵極，4為硅襯底，6為靜電保護多晶硅層，7為孔介質層，8為井區，9為 隔離氧化層)。如果不加ESD層，則在孔介質層打開引線孔(CT)后，柵極和源極就通過 井區(Body層)連接在一起(如圖2所示，其中l為源極，2為柵極，4為硅襯底，7為 孔介質層，8為井區)，這樣柵極和源極就會短接，導致器件失效。同樣的道理，平面型 DMOS也存在上述相同的問題。

發明內容
針對現有技術中存在的缺陷，本發明的目的在于提供一種利用同一套MASK， 通過選擇是否增加ESD層的光刻，既可以生產帶有ESD保護的產品，也可生產不帶ESD 的產品的ESD保護設計方法。 本發明所采用的技術方案 一種新型ESD保護的設計方法，包括以下步驟(1) 在DMOS器件的硅襯底上依次形成井區、柵極氧化層、柵極多晶硅、孔介質層、源極和 柵極；(2)在上述源極和柵極的引線孔下形成柵極多晶硅；(3)在上述柵極多晶硅與井區 之間形成柵極氧化層，用于使源極和柵極的引線孔打在柵極多晶硅的位置時，通過柵極 氧化層將源極和柵極隔離。 上述步驟(l)中所述的井區上還設有靜電保護多晶硅層，所述靜電保護多晶硅層與井區之間具有隔離氧化層。所述步驟(2)中所述的柵極多晶硅設于源極和柵極的引線孔 下的溝槽中。 上述步驟(l)中所述的井區上還設有靜電保護多晶硅層，所述靜電保護多晶硅層
與井區之間具有柵極氧化層。所述步驟(2)中所述的柵極多晶硅設于柵極氧化層上方，所
述柵極多晶硅與靜電保護多晶硅層之間具有隔離氧化層。 上述DMOS器件為平面型DMOS器件或溝槽型DMOS器件。 本發明的顯著特點在于可實現利用同一套MASK，通過選擇是否增加ESD層
的光刻，既可以生產帶有ESD保護的產品，也可生產不帶ESD保護的產品，從而節省
MASK成本(通常一套MASK的成本十幾萬元)，亦可大大節省產品的生產成本。


圖1為普通溝槽型DMOS的ESD保護設計結構示意圖； 圖2為普通溝槽型DMOS的ESD層取消后的結構示意圖； 圖3為本發明所述溝槽型DMOS的ESD保護設計結構示意圖； 圖4為本發明所述溝槽型DMOS的ESD層取消后的結構示意圖； 圖5為本發明所述平面型DMOS的ESD保護設計結構示意圖； 圖6為本發明所述平面型DMOS的ESD層取消后的結構示意圖。 圖中l為源極，2為柵極，3為柵極氧化層，4為硅襯底，5為柵極多晶硅，6
為靜電保護多晶硅層，7為孔介質層，8為井區，9為隔離氧化層。
具體實施例方式
下面結合附圖及具體實施例對本發明作進一步的描述。
實施例一溝槽型DMOS的ESD保護設計方法在柵極焊區(Gate PAD)下ESD的引線孔
位置，事先做好溝槽圖形，ESD其他步驟設計與普通設計(如圖l所示)一致，在硅襯底 4上依次形成井區8、隔離氧化層9、靜電保護多晶硅層6(ESD層)、孔介質層7、源極1 和柵極2，然后在源極1和柵極2的引線孔下的溝槽中形成柵極多晶硅5，最后在柵極多 晶硅5與井區8之間形成柵極氧化層3，用于使源極1和柵極2的引線孔打在柵極多晶硅 5的位置時，通過柵極氧化層3將源極和柵極隔離，設計完成后的結構如圖3所示。當 ESD層取消不做時，在柵極焊區位置處的引線孔剛好落在溝槽的柵極多晶硅5中，因為 有柵極氧化層3(Gate Oxide)的隔離，所以柵極2和源極1之間沒有導通，如圖4所示。 這樣就達到了同一套MASK，既可制作帶ESD保護的產品，又可制作不帶ESD保護的產 品的目的。溝槽型DMOS的生產步驟如下 1、在畫溝槽(Trench層)圖形時，在柵極焊區位置，用于連接柵極和源極的引線 孔下，留下足夠大Trench圖形；2、在畫引線孔介質層(Contact層)圖形時，在柵極焊區位置處的引線孔圖形， 確保能落在Trench圖形中。
實施例二
平面型DMOS的ESD保護設計方法在柵極焊區(Gate PAD)下ESD的引線孔位 置，增加柵極多晶硅5(GatePoly)的圖形設計，其余設計與普通設計(如圖1所示) 一致， 在硅襯底4上依次形成井區8、柵極氧化層3、隔離氧化層9、靜電保護多晶硅層6(ESD 層)、孔介質層7、源極1和柵極2，然后在源極1和柵極2的引線孔下方的靜電保護多晶 硅層6形成柵極多晶硅5圖形，用于使源極1和柵極2的引線孔打在柵極多晶硅5的位置 時，通過柵極氧化層3將源極和柵極隔離，設計完成后的結構如圖5所示。當ESD層取 消不做時，ESD上連接源極1和柵極2的引線孔打在了柵極多晶硅5(Gate Poly)的位置， 因為有柵極氧化層3(Gate Oxide)的絕緣作用，柵極2和源極1就被隔離起來了 ，如圖6所 示。這樣即可達到了同一套MASK，既可制作帶ESD保護的產品，又可制作不帶ESD保 護的產品的目的。 平面型DMOS的生產步驟如下 1、在畫靜電保護多晶硅層(Poly層)圖形時，在柵極焊區位置，用于連接柵極和 源極的引線孔下，留下足夠大的柵極多晶硅圖形；2、在畫引線孔介質層(Contact層)圖形時，在柵極焊區位置處的引線孔圖形， 確保能落在柵極多晶硅的圖形中。
權利要求
一種新型ESD保護的設計方法，其特征在于，包括以下步驟(1)在DMOS器件的硅襯底上依次形成井區、柵極氧化層、柵極多晶硅、孔介質層、源極和柵極；(2)在上述源極和柵極的引線孔下形成柵極多晶硅；(3)在上述柵極多晶硅與井區之間形成柵極氧化層，用于使源極和柵極的引線孔打在柵極多晶硅的位置時，通過柵極氧化層將源極和柵極隔離。
2. 根據權利要求1所述新型ESD保護的設計方法，其特征在于，所述步驟(l)中所述 的井區上還設有靜電保護多晶硅層，所述靜電保護多晶硅層與井區之間具有柵極氧化層 和隔離氧化層。
3. 根據權利要求2所述新型ESD保護的設計方法，其特征在于，所述步驟(2)中所述 的柵極多晶硅設于源極和柵極的引線孔下的溝槽中。
4. 根據權利要求1所述新型ESD保護的設計方法，其特征在于，所述步驟(l)中所述 的井區上還設有靜電保護多晶硅層，所述靜電保護多晶硅層與井區之間具有柵極氧化層 和隔離氧化層。
5. 根據權利要求4所述新型ESD保護的設計方法，其特征在于，所述步驟(2)中所述 的柵極多晶硅設于柵極氧化層上方，所述柵極多晶硅與靜電保護多晶硅層之間具有隔離 氧化層。
6. 根據權利要求1所述新型ESD保護的設計方法，其特征在于，所述DMOS器件為 平面型DMOS器件或溝槽型DMOS器件。
全文摘要
本發明公開了一種新型ESD保護的設計方法，包括以下步驟(1)在DMOS器件的硅襯底上依次形成井區、柵極氧化層、柵極多晶硅、孔介質層、源極和柵極；(2)在上述源極和柵極的引線孔下形成柵極多晶硅；(3)在上述柵極多晶硅與井區之間形成柵極氧化層，用于使源極和柵極的引線孔打在柵極多晶硅的位置時，通過柵極氧化層將源極和柵極隔離。本發明的顯著特點在于可實現利用同一套MASK，通過選擇是否增加ESD層的光刻和工藝，既可以生產加ESD的產品，也可生產不加ESD的產品，從而節省MASK成本，大大節省產品的生產成本。
文檔編號H01L23/58GK101692425SQ200910192980
公開日2010年4月7日 申請日期2009年10月10日 優先權日2009年10月10日
發明者劉鵬飛, 揭英亮, 朱志牛, 陳素鵬 申請人:廣東省粵晶高科股份有限公司