具有立體匹配互連板的緊密封裝半導體芯片的制作方法

專利名稱：具有立體匹配互連板的緊密封裝半導體芯片的制作方法
技術領域：
本發明涉及電子系統封裝領域，特別涉及一種半導體芯片的物理級封裝。
背景技術：
本發明與以下專利申請有關
由Lei Shi等人申請的美國專利申請號11/906， 136 "具有橋連接板互連 接的半導體封裝"，公開號US20080087992,此后以美國申請11/906136稱呼；
由Ming Sim等人申請的美國專利申請號11/799,467 "具有凹陷型互連 板的半導體封裝"，此后以美國申請11/799467稱呼。
由于功率金屬氧化物半導體場效應晶體(metal-oxide-semiconductor field effect transistor,簡稱M0SFET)器件的高集成密度、極低的靜態漏 電流和不斷改進的功率處理能力，它們被廣泛的用在功率電子產品中，例如 開關式電源和電源轉換器，功率M0SFET器件的一個重要優勢是其封裝尺寸隨 著消費者的需求的驅使而不斷減小，尤其體現在便攜式電子設備中。

發明內容
本發明公開了一種半導體封裝，其包括 一個電路基底；
兩個半導體芯片，其底部表面與電路基底的上面電連接，所述半導體芯
片進一步包括
第一芯片的邊界為第一芯片第一縱向邊緣和第一芯片第二縱向邊緣，第 一芯片第一橫向邊緣和第一芯片第二橫向邊緣；第二芯片的邊界為第二芯片 第一縱向邊緣和第二芯片第二縱向邊緣，第二芯片第一橫向邊緣和第二芯片第二橫向邊緣；第一芯片和第二芯片位置鄰近并且是相互獨立的，沿著它們 各自第一芯片第二縱向邊緣和第二芯片第一縱向邊緣，設有內部芯片間距； 一個立體匹配電連接，連接第二芯片表面上的頂部金屬接觸區和第一芯
片底部表面，用來適配表面之間的高度差異，所述立體匹配電連接進一步包 括
a) —個電路路徑，該路徑是電路基底的一部分，作為第一芯片的底部表 面到電路基底上的中間接觸區的電路徑，所述的電路徑進一步包括L形路徑， 該路徑從第一芯片第二橫向邊緣靠近第一芯片第二縱向邊緣的位置橫向延 伸，將中間接觸區靠近第二芯片第二橫向邊緣；
b) —個互聯板連接第二芯片頂部金屬接觸區和中間接觸區，所述中間接 觸為三維的，用來適配接觸區之間的立體高度差；
因而，半導體封裝減少了第一芯片第二縱向邊緣和第二芯片第一縱向邊 緣之間的橫向電路路徑的內部芯片間距。
作為上述的半導體封裝的一個優選實施方式，所述互聯板還包括一個橋 部分，設置在橋部分兩邊的谷部分，設置在谷部分、橋部分或平面之間連接 部分兩邊的平面部分。
作為上述的半導體封裝的一個優選實施方式，所述互聯板還包括用來與 第二芯片頂部金屬接觸區接觸的凹點。
作為上述的半導體封裝的另一個優選實施方式，至少有一個所述第一芯 片和第二芯片還包括至少一個額外的頂部金屬接觸區，相應地，半導體封裝 還包括一個額外的互聯板連接額外頂部金屬接觸區和電路基底，該互聯板是 三維的用來適配他們之間存在的立體高度差。
作為上述的半導體封裝的另一個優選實施方式，還包括一個橋部分，設 置在橋部分兩邊的谷部分，設置在谷部分、橋部分或平面之間連接部分兩邊 的平面部分，裸露在模塑料外的互聯板的頂部表面為橋部分，用來散熱。
作為上述的半導體封裝的一個優選實施方式，所述電路基底設有第一芯 片墊和第二芯片墊分別用來定位和連接第一芯片和第二芯片，相應地，L形 路徑是從第一芯片墊和第一芯片的上表面的頂部金屬接觸區的延伸，通過一 個互聯板與引線框引腳連接。
作為上述的半導體封裝的另一個優選實施方式，大部分用模塑料封裝，僅暴露頂部表面的互聯板用來散熱。作為上述的半導體封裝的另一個優選實施方式，所述電路基底是絕緣襯 底，該絕緣襯底設有一個第一導電表面和一個第二導電表面分別用來定位和 連接所述第一芯片和所述第二芯片，相應地，所述L形路徑是從第一導電表 面延伸出來的導電電路路徑。作為上述的半導體封裝的一個更加優選實施方式，所述的第一芯片和第二芯片都是MOSFET器件，它們的底表面分別漏接觸，他們的頂部表面分別為金屬源接觸和金屬柵接觸，以立體匹配電連接方式連接第二芯片的金屬源接觸區和第一芯片的漏接觸區，不需要倒裝晶片工藝。M0SFET的柵通過互聯線 或互聯板連接電路基底。本發明還提供了一種有效連接多個、獨立和三維互聯板的方法，每個都 是設定好尺寸設置在具有一對連接半導體頂部的匹配電路基底上，該方法包括a) 制作一個多板載體框，具有多個互聯板完整的支撐和多個臨時支撐成分；b) 通過破壞臨時支撐成分將獨立的互聯板從多個載體框中分離出來；c) 將每個互聯板設置在設配電路基底上；每個互聯板進一步包括一個從 半導體芯片頂部到中間接觸區的互聯板，其中的中間接觸區包括從其他半導 體芯片底部延伸出來的L形電路路徑。作為上述的制作方法的一個改進實施方式，制作多板載體邊框進一步包 括用一個樣板刀三維制作互聯板。作為上述的制作方法的一個優選實施方式，分開多板載體邊框還包括用 沖孔工具將其分開。作為上述的制作方法的一個優選實施方式，分開多板載體框還包括分開 每個電路基底上的相互獨立的互聯板，于此同時將獨立互聯板從多板載體邊 框中分開。作為上述的制作方法的一個優選實施方式，將每個互聯板設置到匹配電 路基底上的同時用多個頂部支撐板。作為上述方法的一個優選實施方式，進一步包括封裝至少電路基底的一 部分，多個半導體芯片和互聯板。7本發明的這些方面、他們的很多實施例以及本發明描述的其他部分將給 本領域技術人員做進一步說明。本發明的半導體封裝減少了芯片橫向邊緣之間的直接橫向電路路徑的內 部芯片間距。


參考所附附圖，以更加充分的描述本發明的實施例。然而，所附附圖僅 用于說明和闡述，并不構成對本發明范圍的限制。圖1是一組相連的低壓(low-side, LS)和高壓(high-side， HS)功率 MOSFET電路結構圖；圖2是現有技術同封裝半導體芯片引線框，本發明中的LS和HS功率 MOSFET的互聯鍵合線與之對應；圖3A是本發明在引線框中的同封裝半導體芯片，用立體匹配互聯板進行 LS和HS功率MOSFET互聯；圖3B是圖3A的透視圖；圖4是本發明同封裝半導體芯片在引線框中對應的LS和HS功率MOSFET 用立體匹配互聯板進行全封裝互聯。圖5和圖3B相同，除了每個立體匹配互聯板還包括微凹形用來連接對應 的頂部金屬接觸區；圖6A與圖3A相同，但是去掉了立體連接板和互聯線，更清楚的看到L 形路線和引線框的中間接觸區；圖6B是多板載體框架用來有效的將多個、分離的和三維成型立體連接板 連接到上面有連接的半導體芯片的適配電路基底上。圖6C是頂視圖，用來說明用圖6B中多板載體邊框連接立體互聯板；圖6D是圖6C的透視圖，使半導體芯片和立體互聯板浮在上面，露出引 線框，半導體芯片和立體匹配互聯板。
具體實施方式
上述和下述之說明以及附圖僅僅用于集中描述本發明的一個或多個實施 例以及若干可選功能和/或可選實施例。這些描述和附圖僅做闡述之用而非限 制本發明。因此，本領域的技術人員可以輕易的對本發明作出修改、變形和 替換。然而這些修改、變形和替換應該認為仍落在本發明的范圍之內。圖l是一組相連的低壓(low-side, LS)和高壓(high-side, HS)功率 M0SFET電路結構圖。低壓(LS)的源la接地， 一般情況下，高壓(HS)的 漏極2c直接或間接的與電源正極相連。低壓(LS)漏極lc與高壓(HS)源 極2c連接。本領域的技術人員知道，通常選擇性的給低壓(LS)的柵極lb 和高壓(HS)的柵極2b加高壓使低壓as) M0SFET1和高壓(HS) M0SFET2 導通，這樣的拓撲結構存在于很多整流器和調節器中。低壓as) M0SFET1和高壓(HS) M0SFET 2制造簡單并且成本低，與之 對應的相關制造半導體芯片，器件的漏極接觸通常位于底部襯底表面，其源 極接觸通常占據襯底頂部表面，其柵極接觸占據襯底頂部表面的一小部分。這樣，沒有復雜昂貴的倒裝芯片工藝，圖2描述了已有技術中，對于低壓as)M0SFET1和高壓(HS) M0SFET2的半導體封裝5的頂視圖，如圖，分別為低 壓(LS)芯片IO和高壓(HS)芯片20、引線框8，因此，LS芯片10設有一 個LS芯片頂部金屬源極接觸區10a， 一個LS芯片頂部金屬柵極接觸區10b 和一個LS芯片底部金屬漏極接觸區10c，類似的，HS芯片設有一個HS芯片 頂部金屬源極接觸區20a， 一個HS芯片頂部金屬柵極接觸區20b和一個HS 芯片底部金屬漏極接觸區20c。注意LS芯片10的邊緣分別為第一 LS芯片縱 向邊緣11，第二 LS芯片縱向邊緣13，第一 LS芯片橫向邊緣12和第二 LS 芯片橫向邊緣14，類似的，HS芯片20的邊緣分別為第一 HS芯片縱向邊緣 21，第二HS芯片縱向邊緣23，第一HS芯片橫向邊緣22和第二HS芯片橫向 邊緣24。引線框8包括大量的物理和電學上分離的引線部分8a， 8b(進一步 包括8f)， 8c， 8d和8e。引線部分8a-8e可能但不是必需是共面。底部表面， 例如，LS芯片10和HS芯片20的漏極接觸區分別電連接到引線部分8a和引 線部分8b。LS芯片頂部金屬源極接觸區10a通過橫向LS終端連接線16連接 引線部分8e， LS芯片頂部金屬柵極接觸區10b通過橫向連接線9a連接引線 部分8c。 HS芯片頂部金屬柵極接觸區20b通過縱向連接線9b連接引線部分 8d。 LS芯片底部金屬漏極接觸區10c電連接到引線部分8a的頂部表面，橫向LS-HS互聯線18，連接引線部分8a和HS芯片頂部金屬源極接觸區20a， 從而是實現LS芯片底部金屬漏極接觸區10c和HS芯片頂部金屬源極接觸區 20a之間所需的連接，最后用密封材料6封裝部分或整個的LS芯片10和HS 芯片20，僅露出引線部分8ah8f外圍部分用于外部的連接。和封裝有關的一個重要參數為內部芯片間距IDA,它是指第二 LS芯片縱 向邊緣13和第一 LS芯片橫向邊緣12。內部芯片間距IDA制約了已有技術中 半導體封裝5的橫向方向的最小封裝尺寸。對于給定的封裝尺寸，內部芯片 間距IDA限制了芯片的尺寸，因而增加了器件的導通電阻。下面已有的基本 參數限定了內部芯片間距IDA的對應的基本最小值最小橫向芯片-引線框邊緣Al，是指第二 LS芯片縱向邊緣13和其最近 的弓I線框部分8a縱向邊緣之間的橫向間距。最小橫向芯片-引線框邊緣A2，是指第一 HS芯片縱向邊緣21和其最近 的引線框部分8b縱向邊緣之間的橫向間距。最小橫向引線框-引線框間距A3,是指引線框部分8a和引線框部分8b 之間的橫向間距。關系IDA A1十A十A3， 橫向LS-HS互連線18的實施使得橫向芯片-引線框邊緣A1和橫向引線 框-引線框間距A3大于他們各自的基本最小值，因為產品設備的互連線對于 地互連端規定了更高的橫向芯片-引線框邊緣Al，對于最小需要的互聯環支 撐物規定了更大的橫向弓I線框-弓I線框間距A3。為了減小內部芯片間距IDA，從而相應減小現有技術中半導體封裝5沿 橫向方向的尺寸，圖3A和其透視3B描述了本發明帶有一個內部芯片間 距IDB的半導體封裝50。圖2所示的橫向LS-HS互聯線18被一個立體匹配 電連接所取代，該電連接用來連接HS芯片頂部金屬源極20a和LS芯片底部 金屬漏極10c，這樣方便適應20a和10c表面之間的立體差。具體來說，立 體匹配電連接包含如下一個L形引線框路徑54是引線部分8a的一部分，因為電路徑是從LS 芯片底部金屬漏極接觸區10c到引線框部分8a上面的裸露的中間接觸區52。 L形引線框路徑54從靠近第二 LS芯片橫向邊緣14的第二 LS芯片縱向邊緣1013橫向延伸出來，使中間接觸區52靠近第二 HS芯片橫向邊緣24。一個立體互聯板56以中間接觸區52連接HS芯片頂部金屬源極20a，立體互聯板56進一步三維結構連接從而適應20a和52表面立體差。 下面是規定內部芯片間距IDB基本最小值的基本參數 最小橫向芯片-引線框邊緣Bl，是指第二 LS芯片縱向邊緣13和其最近的引線部分8a的縱向邊緣之間的間距。最小橫向芯片-引線框邊緣B2，是指第一 HS芯片縱向邊緣21和其最近的引線部分8a的縱向邊緣之間的間距。最小橫向引線邊框-引線邊框之間的間距B3，是指引線邊框部分8a和引線邊框部分8b之間的橫向間距。 其關系為IDB = Bl十B2+B3，L形引線框路徑54和立體互聯板56不再需要橫向芯片-引線框邊緣B1和橫 向引線框-引線框B3間距大于他們各自的基本最小值，因而本發明有效的減 小了內部芯片間距，如下IDB 〈 IDA減小的內部芯片間距IDB使元件包裝尺寸減小，二者取其一，對于相同 的封裝尺寸，LS芯片10和HS芯片20可以做大，從而減小導通電阻。進一步注意到，將中間接觸區52靠近HS芯片橫向邊緣24，引線框8a 的L形引線框路徑54起重要的作用，由于本發明減小了內部芯片間距和相應 的第二 LS芯片縱向邊緣13和第一 HS芯片縱向邊緣21之間的橫向電路路徑 的半導體封裝尺寸。同樣的，已有半導體封裝技術中的橫向LS終端連線16 也被本發明半導體封裝50中的立體互聯板58所代替，具有減小寄生阻抗的 優點，所述的代替不是本發明減小內部芯片的主要部分。用互聯板56取代圖 2中的連線18減小了高壓芯片20和低壓芯片10之間的感應系數。圖4描述了本發明半導體封裝50的另一個實施例，除了立體板56和58， 其余的封裝互聯也是用立體互聯板來完成。具體來講， 一個立體互聯板60 用來連接LS芯片頂部金屬柵極接觸區10b和引線框8c， 一個立體互聯板62 用來連接HS芯片頂部金屬柵極接觸區20b到引線框8d。本領域的技術人員 現在應該更清楚的知道，立體互聯板56和立體互聯板58還包括一個橋部分，ii橋部分任何一側的谷部分，谷部分、橋部分或平面之間連接部分的任何一側平面部分，US Application 11、 906， 136中有進一步詳述。本發明的半導 體封裝50可以大部分封裝于密封材料6中，僅留下互聯板的橋部分用來散熱。 同樣的，如圖5所描述的，立體互聯板56和58其中一個或者都可以進一步 包括接觸凹點70和72用來分別連接LS芯片頂部金屬源接觸區10a和HS芯 片頂部金屬源接觸區20a， US Application 11/799， 467有進一步的描述。圖6A和圖3A相同，只是移去了立體互聯板56、 58和連線9a、 9b，從 而更清楚的顯示L型引線框路徑54和引線框8a中間接觸區52，為了避免多 余模糊的細節，這里沒有顯示引線框8a和8b上的用于設置連接LS芯片10 和HS芯片20的大量的芯片墊。現在本技術領域的技術人員應該知道， 一般而言，引線框8可以在本發 明半導體封裝范圍內被大量其他種類的電路基底所取代，例如，印刷電路板 可以取代引線框8。印刷電路板可以包括一個絕緣襯底， 一個導電表面和一 個導電表面分別用于設置和連接LS芯片10和HS芯片20。相應地，L型引線 框路徑54由導電表面延伸出來的一個導電電路路徑構成。圖6B到圖6D描述了一個多板載體邊框73和與此相關的有效連接多個， 單個和三維的立體互聯板56、 58、 60和62到上面有半導體芯片的匹配電路 基底上。這樣，匹配電路基底為引線框8，設置在上面的半導體芯片為LS芯 片10和HS芯片20。如圖6B所示， 一個多板載體邊框73由多個互聯板56、 58、 60和62、 大量集成連接桿74和76構成，更為細化，互聯板可進一步與其他連接棒相 互連接，制作多板載體邊框73進一步包括上面的三維成形互聯板，接著，用 插枝連接桿74和76將獨立的互聯板56、 58、 60和62從多板載體邊框73 中隔離。可以通過沖壓工具將其分開，然后每個互聯板可以用真空工具將其 定位在適配電路基底上，細化工藝步驟，互聯板可獨立和同時附著在匹配電 路基底上。另外一個工藝細化，每個電路基底上的獨立互聯板可以左置放置 在一起分開多板載體邊框，然后將每個互聯板設置到適配的電路基底后，每 個電路基底上的單個互聯板相互分開。最后，匹配電路基底和其封裝半導體 芯片、互聯板用模塑料封裝。在本發明的內容中，每個互聯板進一步包括半導體芯片頂部到中間接觸區的互聯板連接部分，中間接觸區包括L形由從其他半導體芯片下面延伸出 來的電路路徑。圖6c是頂視圖描述用圖6B的多板載體邊框連接的多個立體互聯板56、 58、 60和62，圖6D是圖6C的透視圖，將半導體芯片10， 20和 立體互聯板56， 58， 60和62向上浮動進一步露出邊框8、半導體芯片、L 形邊框路徑54和立體互聯板。現在本領域的技術人員應該了解，所描述的許多實例通過簡單的修改也 可用到其他具體應用上，雖然上面的描述了很多特征，但是其特征并不構成 對本發明范圍的限制。僅僅是提供本發明相關實例的說明。例如，本發明半 導體封裝系統預期用到各種各樣的半導體芯片上，而不僅僅是本發明所描述 的金屬氧化物半導體(M0SFET)芯片中。在描述和圖形中，參照具體的結構給出了大量的實施例。本技術領域的 技術人員應該知道本發明可以應用到其他實施方式上，并且其他實施方式的 實施不需要再經過試驗。本專利文獻的目的在于本發明的范圍不僅僅限于上 述描述的具體實施例，而是為了說明以下權利要求，在權利要求范圍內，對 等值含義和范圍做出的部分或全部修改，都被認為包含在本發明的精神和范 圍內。
權利要求
1、一種半導體封裝，其特征在于，包括一個電路基底；多個半導體芯片，所述半導體芯片的底部表面與上面的電路基底是電連接，所述半導體芯片進一步包括第一芯片的邊界為第一芯片第一縱向邊緣和第一芯片第二縱向邊緣，另外加上第一芯片第一橫向邊緣和第一芯片第二橫向邊緣；第二芯片的邊界為第二芯片第一縱向邊緣和第二芯片第二縱向邊緣，另外加上第二芯片第一橫向邊緣和第二芯片第二橫向邊緣；所述第一芯片和第二芯片位置鄰近并且是獨立的，沿著它們各自第一芯片第二縱向邊緣和第一芯片第一縱向邊緣，設有內部芯片間距；一個立體匹配電連接，連接第二芯片表面上的頂部金屬接觸區和第二芯片底部表面，用來適配表面之間的差異，所述立體匹配電連接進一步包括a)一個電路路徑方式，該路徑是電路基底的一部分，作為第一芯片的底部表面到電路基底上的中間接觸區的電路徑，所述的電路徑方式由L形路徑從第一芯片第二橫向邊緣靠近第一芯片第二縱向邊緣的位置橫向延伸，將中間接觸區靠近第二芯片第二橫向邊緣；b)一個互聯板連接第二芯片頂部金屬接觸區和中間接觸區，所述中間接觸為三維的，用來適配接觸區之間的立體高度差；因而，半導體封裝減少了第一芯片第二縱向邊緣和第二芯片第一縱向邊緣之間的橫向電路路徑的內部芯片間距。
2、 根據權利要求1所述的半導體封裝，其特征在于，所述互聯板還包括-個橋部分，設置在橋部分兩邊的谷部分，設置在谷部分、橋部分或平面之間 連接部分兩邊的平面部分。
3、 根據權利要求1所述的半導體封裝，其特征在于，所述互聯板還包括用 來與頂部金屬接觸區接觸的凹點。
4、 根據權利要求1所述的半導體封裝，其特征在于，至少有一個所述第一芯片和第二芯片還包括至少一個額外的頂部金屬接觸區，相應地，半導體封 裝還包括一個額外的互聯板連接額外頂部金屬接觸區和電路基底，該互聯板是三維的用來適配他們之間存在的立體高度差。
5、 根據權利要求1所述的半導體封裝，其特征在于，所述電路基底是--個 引線框，該引線框還包括第一芯片墊和第二芯片墊用來分別定位和連接所述 的第一芯片和所述的第二芯片，相對應的，所述L形路徑是所述第一芯片墊 的延伸。
6、 根據權利要求5所述的半導體封裝，其特征在于，用互聯板將第一芯片 上表面的頂部金屬接觸區與引線框引腳電連接。
7、 根據權利要求6所述的半導體封裝，其特征在于，還包括一個模塑料，所述半導體封裝大部分封裝在模塑料中，第一芯片上面的互聯板頂部表面露 出模塑料用來散熱。
8、 根據權利要求7所述的半導體封裝，其特征在于，第一芯片上面的互聯 板還包括一個橋部分，設置在橋部分兩邊的谷部分，設置在谷部分、橋部分 或平面之間連接部分兩邊的平面部分，互聯板裸露的頂部表面為橋部分一個 部分。
9、 根據權利要求7所述的半導體封裝，其特征在于，所述電路基底是印刷 電路板，還包括絕緣襯底，第一導電表面和第一導電表面2分別用來定位和 連接所述第一芯片和所述第二芯片，相應地，所述L形路徑是從第一導電表 面延伸出來的導電電路路徑。
10、 根據權利要求1所述的半導體封裝，其特征在于，所述的第一芯片和第 二芯片都是MOSFET器件，它們的底表面分別漏接觸，他們的頂部表面分 別為金屬源接觸和金屬柵接觸，立體匹配電連接連接第二芯片的金屬源接觸 區和第一芯片的漏接觸區，不需要倒裝晶片工藝。
11、 根據權利要求10所述的半導體封裝，其特征在于，所述第一芯片是低 壓金屬氧化物半導體場效應晶體管(MOSFET)器件，所述第二芯片是高壓 金屬氧化物半導體場效應晶體管(MOSFET)器件
12、 根據權利要求10所述的半導體封裝，其特征在于，所述MOSFET的柵 通過互聯線連接電路基底。
13、 根據權利要求10所述的半導體封裝，其特征在于，所述MOSFET的柵 通過互聯板連接電路基底。
14、 根據權利要求1所述的半導體封裝，其特征在于，所述第一芯片表面上的頂部金屬接觸區通過互聯板連接電路基底。
15、 根據權利要求1所述的半導體封裝，其特征在于，還包括一個模塑料覆 蓋至少電路基底的一個部分，多種半導體芯片和立體匹配電連接。
16、 一種有效連接多個、獨立和三維互聯板的方法，每個都是設定好尺寸設 置在具有一對連接半導體頂部的匹配電路基底上，該方法包括a) 制作一個多板載體框，具有多個互聯板完整的支撐和多個臨時支撐成分；b) 通過破壞臨時支撐成分將獨立的互聯板從多個載體框中分離出來； C)將每個互聯板設置在設配電路基底上；其特征在于，每個互聯板進一步包括一個從半導體芯片頂部到中間接觸區的互聯板，其中的中間接觸區包括從其他半導體芯片底部延伸出來的L形電路路徑。
17、 根據權利要求16所述的方法，其特征在于，制作多板載體邊框還包括 用至少一個集成臨時支撐成分連接至少一對相互連接的互聯板。
18、 根據權利要求16所述的方法，其特征在于，在連接每個互聯板中還包 括同時連接所有互聯板。
19、 根據權利要求16所述的方法，其特征在于，分開多個引線邊框包括使 每個連接在一起的電路基底獨立；進一步包括，步驟c)， d)之后分開每個 電路基底的獨立的互聯板。
20、 根據權利要求16所述的方法，其特征在于，分開多板載體框還包括分 開每個電路基底上的相互獨立的互聯板。
21、 根據權利要求16所述的方法，其特征在于，制作多板載體邊框進一步 包括用一個樣板刀三維制作互聯板。
22、 根據權利要求16所述的方法，其特征在于，分開多板載體邊框還包括 用沖孔工具將其分開。
23、 根據權利要求16所述的方法，其特征在于，還包括 e)封裝至少電路基底的一部分，多個半導體芯片和互聯板。
全文摘要
一個半導體封裝，是對于一個電路基底上的兩個相鄰半導體芯片的封裝。芯片在沿著它們的縱向邊緣分開，并有一個內部芯片間距。一個立體匹配電連接連接第二芯片的頂部金屬接觸區和第一芯片的底部表面，立體匹配電連接適配表面之間的立體差，立體匹配電連接包括a)一個L形電路路徑，該路徑是電路基底的一部分，從第一芯片的一條縱向邊緣橫向延伸并且將一個中間接觸區靠近第二芯片的一條縱向邊緣。b)一個互聯板連接第二芯片的頂部金屬接觸區面積和中間接觸區，適配兩個接觸面的立體高度差。因此，半導體封裝減少了芯片橫向邊緣之間的直接橫向電路路徑的內部芯片間距。
文檔編號H01L25/07GK101656250SQ20091016525
公開日2010年2月24日 申請日期2009年8月6日 優先權日2008年8月7日
發明者凱 劉, 明 孫 申請人:萬國半導體股份有限公司