專利名稱：芯片封裝結構的制作方法
技術領域：
本發明涉及一種芯片封裝結構，且特別是有關于一種打線接合的封裝結構。
背景技術：
傳統的芯片粘著劑為液狀，并配置在芯片的投影區域內，用于將芯片固 定至芯片墊。當將芯片壓入液態的粘著劑時，粘著劑溢流至芯片的邊緣并吸 附在芯片的側壁上而形成一帶狀物。溢流的粘著劑可能會吸附在芯片的接墊
上，或覆蓋位于芯片周邊的焊線手指(bond finger)、接地墊或電壓墊，而影 響后續的打線接合制程。
為確保打線接合的成功率，可通過一電漿制程移除溢流的粘著劑。然而， 多一道電漿制程將會增加封裝結構的制造成本。或者，可在芯片墊周邊設置 一防焊擋墻(solder mask dam)，以減緩粘著劑的溢流問題。然而，此種方 法會增加封裝體積A/或封裝成本。
在現有的芯片封裝結構中，電源環與接地環通常都圍繞芯片墊，以便配 置于芯片墊上的芯片通過多條導線電性連接至電源環、接地環以及其他的接 點。然而，由于電源環及接地環的設計，導線需跨越的距離較長，且芯片封 裝結構的封裝體積無法縮小。
發明內容
本發明提供一種芯片封裝結構，其芯片墊包括至少二個獨立的部分，且 其多個不同的焊線手指分別連接前述二部分。
本發明提供一種芯片封裝結構，其芯片墊與接地墊/電壓墊及/或導熱通道/接地通道結合。
本發明提供一種芯片封裝結構包括一承載器、 一芯片以及一粘著劑。承 載器包括一芯片墊、多個第一焊線手指、多個第一通道、至少一第二焊線手 指以及至少一第三焊線手指，其中芯片墊包括至少二部分，且第二焊線手指 與第三焊線手指分別連接前述二部分。芯片配置于承載器上，并與承載器電 性連接。粘著劑配置于芯片墊上，并位于芯片墊與芯片之間，且芯片通過粘 著劑粘著至芯片墊。第一焊線手指、第二焊線手指與第三焊線手指位于芯片 周邊，第一通道鄰近芯片墊并位于芯片下方，且第一焊線手指延伸至芯片下 方并與第一通道連接。
在本發明的一實施例中，第一通道為一信號通道，第一焊線手指為一4言 號焊線手指。
在本發明的一實施例中，第二焊線手指為一接地焊線手指，第三焊線手 指為一電壓焊線手指，芯片墊的連接第二焊線手指的部分為一接地墊，芯片 墊的連接第三焊線手指的部分為一電壓墊。
在本發明的 一 實施例中，承載器還包括多個位于芯片墊下的第二通道。
在本發明的一實施例中，第二通道為一導熱通道。
在本發明的一實施例中，第二通道為一接地通道。
在本發明的一實施例中，第二通道為一鍍通孔。 在本發明的一實施例中，第二通道為一盲孔。 在本發明的一實施例中，粘著劑為一薄膜狀粘著劑。 在本發明的一實施例中，粘著劑還包括填充物，以提升導熱功效。 本發明提供一種芯片封裝結構包括一承載器、 一芯片以及一粘著劑。承 載器包括一芯片墊、多個第一焊線手指、多個第一通道以及多個第二焊線手 指，其中第二焊線手指分別連接芯片墊。芯片配置于承載器上，并與浮義載器 電性連接。粘著劑配置于芯片墊上，并位于芯片墊與芯片之間，其中芯片通 過粘著劑粘著至芯片墊。第一焊線手指與第二焊線手指位于芯片周邊，第一通道鄰近芯片墊并位于芯片下方，且第一焊線手指延伸至芯片下方并與第一通道連接。
在本發明的一實施例中，第一通道為一信號通道，第一焊線手指為一信號焊線手指。
在本發明的一實施例中，第二焊線手指為一接地焊線手指或一電壓焊線手指。
在本發明的 一 實施例中，承載器還包括多個位于芯片墊下的第二通道。承上所述，本發明的芯片墊的至少二獨立的部分可分別供接地以及接電壓之用，因此可節省被接地環或電壓環所占據的空間，以減少封裝體積。本發明的信號焊線手指可延伸至芯片下與信號通道連接，且其可與"t妄地焊線手指/電壓焊線手指交叉排列，而這有利于具有緊密設計的高密度封裝結構。
為了讓本發明的上述和其他特征和優點能更明顯易懂，下文特舉實施例，并配合附圖，作詳細說明如下。
圖1為本發明一實施例的芯片封裝結構的剖面示意圖；圖2A為本發明一實施例的一種芯片封裝結構的俯視圖；圖2B為本發明一實施例的另一種芯片封裝結構的俯視圖附圖中主要元件符號說明
10、 20-芯片封裝結構；102、 202-芯片墊；106-接地墊/電壓墊；120-粘著劑；130-導線；
204a-接地焊線手指；206-信號焊線手指；
100、 200-承載器；104-焊線手指/跡線；110、 210-芯片；122-焊罩層；204-焊線手指；204b-電壓焊線手指；207-導熱通道/4妄地通道；208-信號通道。
具體實施例方式
圖1為本發明一實施例的芯片封裝結構的剖面示意圖。請參照圖1, 一
芯片封裝結構10包括一承載器100與至少一芯片110。承載器100可為一多層板，其包括配置于核心層的上表面上的至少一圖案化金屬層。在本實施例中，承載器100包括一芯片墊102、至少一接地墊/電壓墊106以及用于電性連接的多個焊線手指(finger) /跡線(trace) 104 (圖l僅示出一個)。芯片IIO配置于芯片墊102上，并通過一粘著劑120粘著至芯片墊102。粘著劑120可為任何適合的薄膜狀粘著劑，例如AI Technology Inc.的ESP8680-WL,AblestikCo的Easy Stack ATB-225-8以及AblefilmR 5020K。由于薄膜狀粘著劑不會溢流到芯片的投影區域(die foot print)夕卜，因此焊線手指或跡線104可更靠近芯片110，進而有助于減少封裝體積。此外，可在粘著劑120與芯片墊102之間選擇性地配置一焊罩層122。在較佳的實施方式中，可省略焊罩層122,以使粘著劑120直接配置于芯片墊102上。為了加強粘著劑120導熱的功效，可在粘著劑120內添加例如導熱填充物。芯片110可通過導線130與接地墊/電壓墊106以及焊線手指/跡線104電性連接。
雖然接地墊/電壓墊106可為圍繞芯片墊102的環狀結構，在較佳的實施例中，可將接地墊/電壓墊106與/或焊線手指/跡線104結合至芯片墊102。
圖2A為本發明一實施例的一種芯片封裝結構的俯視圖。圖2B為本發明一實施例的另一種芯片封裝結構的俯視圖。為方便描述，本實施例將部分的芯片封裝結構20移除，以暴露出下方的承載器200。虛線標示出與芯片210相符的芯片投影區域。承載器200包括一芯片墊202 (位于芯片投影區域內并位于芯片210下方)、至少一接地焊線手指204a、 一電壓焊線手指204b以及多個信號焊線手指206。芯片墊202的材質可以是以 鍍或壓合銅箔的方式形成的銅。除了 一般使用的方形或矩形，芯片墊202的形狀可由多個直線段組成(較為規則的形狀)(圖2A),或是由多個曲線段組成(較為不規則的形狀)(圖2B)。芯片墊202的形狀主要是取決于設計規則或封裝結構的電性特性。對于具有較為規則的形狀的芯片墊而言，芯片墊202的形狀可以是由多個彼此相連的多邊形所構成的。
芯片墊202的設計合并了之前外圍的接地環/電壓環至芯片墊中，節省了一些空間，進而使設計更為緊密。因此，芯片墊202需分為多個不同的部分，且這些彼此獨立的部分分別與接地焊線手指204a以及電壓焊線手指204b連接。如圖2A所示，芯片墊202的接近上方的部分與突出的接地焊線手指204a相連，以達到接地的功效。芯片墊202的接近下方的部分與突出的電壓焊線手指204b相連，以與電壓相接。或者，如圖2B所示，若前述電壓與接地相同時，芯片墊202可為一個整體，其分別連接"t妄地焊線手指/電壓焊線手指204a/204b ( 204 )。
由此，將接地墊/電壓墊配置于芯片210下，作為具有接地墊/電壓墊功能的芯片墊202的一部分。突出的接地焊線手指/電壓焊線手指204a/204b(204)適于打線接合。因為接地墊/電壓墊配置于芯片210下，所以接地焊線手指/電壓焊線手指204a/204b (204)可更加地接近芯片的投影區域。承載器200還可包括位于芯片墊202下的導熱通il7接地通道207，以作為熱或電的傳導路徑。導熱通道/接地通道207可以是鍍通孔(platedthrough vias, PTH)、填滿金屬的盲孔(blind via)或空的盲孔。
信號焊線手指206延伸進芯片墊202的開口區域中(進入芯片的投影區域中)，并與位于芯片210下的信號通道208連接。由于信號焊線手指206可連接位于芯片210下的信號通道208,因而可大幅提升封裝結構的布線/線路密度。然而，為使封裝結構更加地緊密，信號焊線手指206可在接地焊線手指/電壓焊線手指204a/204b (204)之間交叉排列以節省更多的空間。盡管芯片墊202的面積小于芯片210的面積，但粘著劑120 (如圖1所示)的面積實質上等于芯片投影區域的面積。因此，芯片210的位于芯片墊202的開口區域上的部分可通過粘著劑直接粘著至^^載器200。
接地焊線手指/電壓焊線手指204a/204b與信號焊線手指206的排列具有相當大的彈性空間，換言之，其可根據元件的設計或封裝結構的電子特性的需求而做調整。 一般而言，接地焊線手指/電壓焊線手指204a/204b與信號焊線手指206可配置在芯片投影區域的周邊，以避免長跨距(spanning)的導線。舉例來說，信號焊線手指206可與接地焊線手指/電壓焊線手指204a/204b交叉排列。
發明的范圍并不限于此處的描述或實施例。本發明的范圍可包括堆疊芯片封裝結構(stack chip package structure)、多芯片才莫組(multi-chip module, MCM)封裝與多封裝堆疊結構(multi-package stacking structure )等更先進的或高密度的封裝結構。
在本發明中，接地墊/電壓墊位于芯片下且信號焊線手指部分延伸進芯片投影區域中，不僅可大幅地減少導線長度，而且還可有效地縮小封裝體積。
最后應說明的是以上實施例僅用以說明本發明的技術方案，而非對其限制；盡管參照前述實施例對本發明進行了詳細的說明，本領域的普通技術人員應當理解其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分技術特征進行等同替換；而這些修改或者替換，并不使相應技術方案的本質脫離本發明各實施例技術方案的精神和范圍。
9
權利要求
1、一種芯片封裝結構，包括一承載器，包括一芯片墊、多個第一焊線手指、多個第一通道、至少一第二焊線手指以及至少一第三焊線手指，其中該芯片墊包括至少二部分，且該第二焊線手指與該第三焊線手指分別連接該二部分；一芯片，配置于該承載器上，并與該承載器電性連接；以及一粘著劑，配置于該芯片墊上，并位于該芯片墊與該芯片之間，且該芯片通過該粘著劑粘著至該芯片墊，其中，該第一焊線手指、該第二焊線手指與該第三焊線手指位于該芯片周邊，該第一通道鄰近該芯片墊并位于該芯片下方，且該第一焊線手指延伸至該芯片下方并與該第一通道連接。
2、 根據權利要求1所述的芯片封裝結構，其中該第一通道為一信號通道， 該第 一焊線手指為 一信號焊線手指。
3、 根據權利要求1所述的芯片封裝結構，其中該第二焊線手指為一接地 焊線手指，該第三焊線手指為一電壓焊線手指，該芯片墊的連接該第二焊線 手指的該部分為 一接地墊，該芯片墊的連接該第三焊線手指的該部分為 一電 壓墊。
4、 根據權利要求1所述的芯片封裝結構，其中該承載器還包括多個位于 該芯片墊下的第二通道。
5、 根據權利要求4所述的芯片封裝結構，其中該第二通道為一導熱通道。
6、 根據權利要求4所述的芯片封裝結構，其中該第二通道為一接地通道。
7、 根據權利要求4所述的芯片封裝結構，其中該第二通道為一鍍通孔。
8、 才艮據權利要求4所述的芯片封裝結構，其中該第二通道為一盲孔。
9、 根據權利要求l所述的芯片封裝結構，其中該粘著劑為一薄膜狀粘著劑。
10、 根據權利要求9所述的芯片封裝結構，其中該粘著劑還包括填充物，用于提升導熱功效。
11、 一種芯片封裝結構，包括一承載器，包括一芯片墊、多個第一焊線手指、多個第一通道以及多個 第二焊線手指，其中所述多個第二焊線手指分別連接該芯片墊；一芯片，配置于該承載器上，并與該承載器電性連接；以及一粘著劑，配置于該芯片墊上，并位于該芯片墊與該芯片之間，其中該 芯片通過該粘著劑粘著至該芯片墊，其中，所述多個第一焊線手指與所述多個第二焊線手指位于該芯片周邊, 所述多個第一通道鄰近該芯片墊并位于該芯片下方，且所述多個第一焊線手 指延伸至該芯片下方并與所述多個第一通道連接。
12、 根據權利要求11所述的芯片封裝結構，其中該第一通道為一信號通 道，該第一焊線手指為一信號焊線手指。
13、 根據權利要求11所述的芯片封裝結構，其中該第二焊線手指為一接 地焊線手指或一電壓焊線手指。
14、 根據權利要求11所述的芯片封裝結構，其中該承載器還包括多個位 于該芯片墊下的第二通道。
全文摘要
本發明提供了一種芯片封裝結構，將芯片墊與接地墊或電壓墊結合。用以承載芯片的芯片墊分成至少二個獨立的部分，以供接地以及接電壓。由于芯片墊的設計，信號焊線手指延伸至芯片下方，用于連接通道，且導熱通道或接地通道位于芯片墊下，用于與芯片墊導熱連接或電性連接。通過前述的排列方式，可使所有的焊線手指較接近芯片，以減少導線的長度以及封裝結構的尺寸。
文檔編號H01L23/13GK101661911SQ200910165219
公開日2010年3月3日 申請日期2009年8月13日 優先權日2008年8月27日
發明者伯恩·卡爾·厄佩爾特 申請人:日月光半導體制造股份有限公司