專利名稱：Bipolar電路的多層復合鈍化層結構及其生成工藝方法
技術領域：
本發明涉及半導體制造領域中的鈍化層結構及鈍化層生成工藝，尤其涉及Bipolar電路的多層復合鈍化層結構及其生成工藝方法。
背景技術：
氧化硅由于其具有對硅基片和鋁膜相對小的應力而作為一種常規的鈍化膜結構在Bipolar電路中被廣泛使用。然而，由于氧化硅存在對輻射敏感、較低的抗劃傷能力、較差的光電性能、較弱的阻止潮氣及移動離子穿通能力等缺點，限制了其在特殊半導體工藝和器件(如硅光電轉換電路等)中的應用。對于常規的低壓化學氣相淀積方式生成的氧化硅膜，由于其臺階保形性比較好，在沒平坦化工藝的雙層布線工藝中，鈍化膜在垂直邊緣與平行于層面的表面之間的高臺階拐角處容易出現縫隙，使得氧化硅鈍化膜在此處的保護作用減弱，進而影響電路的熱穩定性和可靠性。氮化硅作為另一種常用鈍化層介質材料，其對可動離子及水氣的阻隔作用是所有常用介質材料中最好的，同時有較高的抗劃傷能力，但氮化硅材料的臺階覆蓋能力較差，在沒有平坦化工藝的高臺階處容易出現斷裂，同時其膨脹系數與鋁材料相差大，容易在高溫退火后產生變形。
發明內容
為克服常規Bipolar電路鈍化工藝存在的不足，本發明提供了一種Bipolar電路的多層復合鈍化膜結構。 同時，本發明還提供了 Bipolar電路的多層復合鈍化膜生成工藝方法。 Bipolar電路的多層復合鈍化膜結構包括淀積在硅基底表面的底層氧化硅薄膜
層和淀積在該氧化硅薄膜層上的氮化硅薄膜層，所述的氧化硅薄膜層中摻有一定比例的磷
烷，氧化硅薄膜層依次為不摻雜的二氧化硅層、摻雜的磷硅玻璃層、不摻雜的二氧化硅層。
其中，氮化硅薄膜層保護半導體的金屬引線不受劃傷，提高電路的抗潮濕能力和抗輻照能
力，同時還可以在氮化硅薄膜的掩蔽作用下對管芯進行適當的熱處理，促使氮化硅薄膜中
的氫向Si-Si02界面擴散，填充Si-Si02界面懸掛鍵缺陷，改善管芯的線性，提高了晶體管的
小電流放大系數；另外，由于摻雜的磷硅玻璃層具有較強的吸雜能力，通過摻雜的磷硅玻璃
層選擇合適的磷含量，能有效捕獲體內鈉等可動離子，進一步穩定Si表界面態，減少反向
漏電流，避免器件特性曲線出現軟擊穿的問題；不摻雜的二氧化硅層可以防止摻雜的磷硅
玻璃層直接與鋁線接觸，提高可靠性；不摻雜的二氧化硅層可以防止摻雜的磷硅玻璃層在
加工氮化硅薄膜層之前吸潮。 Bipolar電路的多層復合鈍化膜結構的厚度為8000 12000A，其中氧化硅薄膜層厚度在3000 6000A，二氧化硅層、摻雜的磷硅玻璃層、不摻雜的二氧化硅層的厚度比在
i : i : i i : 2 : 2之間，所述氮化硅薄膜層厚度在5000 6000A。 Bipolar電路的多層復合鈍化膜結構可獲得較好的臺階覆蓋，有利于提高電路的可靠性。
Bipolar電路的多層復合鈍化膜生成工藝方法，包括如下步驟 (1)采用低壓化學氣相淀積的方式，在硅基底上生成應力與基底接近的底層氧化
硅薄膜層，并且在淀積過程中通入一定比例的磷烷，形成的氧化硅薄膜依次為不摻雜的二
氧化硅層、摻雜的磷硅玻璃層、不摻雜的二氧化硅層； (2)在氧化硅薄膜層中不摻雜的二氧化硅層上采用等離子體增強化學氣相淀積的方式生成一層氮化硅薄膜層，通過選擇合適的氦氣比例，能生成低應力的氮化硅膜，從而有效地降低整個鈍化的應力，避免鋁膜應力遷移發生； (3)氧化硅-氮化硅多層復合鈍化結構淀積形成后，通過光刻、刻蝕工藝形成多層復合鈍化層保護膜的圖案，然后采用氮氫合金工藝對芯片進行適當的熱處理，促使氮化硅薄膜中的氫向Si-Si02界面擴散，填充Si-Si02界面懸掛鍵缺陷，改善管芯的線性，提高了晶體管的小電流放大系數。 所述步驟(1)低壓化學氣相淀積的工藝條件為在200 300毫托的低壓環境以及400 45(TC的溫度條件下通入SiH4、02、以及重最百分比在2wt% 6wt^的PHg氣體。
所述步驟(2)的等離子體增強化學氣相淀積工藝條件為極板間距為300 600mils、淀積溫度為350 400。C、腔體壓力為3. 0 6. 0托、射頻功率為300 450W的條件下，通入一定比例流量的SiH4、NH3、He和N2。 所述步驟(3)所述的氮氫合金工藝是在400 45(TC下進行30分鐘，^為10升，&為300毫升。 利用本發明提出的Bipolar電路的多層復合鈍化膜生成工藝方法，，形成的復合鈍化膜應力較低，為5. 72E7 3. 27E8達因/平方厘米，并可獲得較高的可靠性高壓蒸煮實驗(目的是評估IC產品在高溫，高濕，高壓條件下對濕度的抵抗能，試驗條件121°C /100% RH/2atm/1000hours);溫度循環實驗(目的是通過循環流動的空氣從高溫到低溫重復變化評估IC產品中具有不同熱膨脹系數的金屬之間的界面的接觸良率，試驗條件-65°C +150°C /100cycles);高溫工作壽命實驗(目的是評估器件在超熱和超電壓情況下一段時間的耐久力，試驗條件85。C /1000hours/3V);高溫反偏實驗(目的是評估IC產品偏結在高溫，高偏壓條件下的穩定性，試驗條件40V/15(TC /168H);以上可靠性實驗失效率為零，全部通過。 利用本發明實現的Bipolar電路的多層復合鈍化膜結構與常規Bipolar單層氧化硅鈍化膜相比具有抗劃傷、抗潮濕、高致密度、低膜應力、較高的吸雜能力、較好的臺階覆蓋能力，優良的光電性能、電學特性及熱穩定性，減少了軟擊穿、解決了可靠性差等問題。
圖1為本發明Bipolar電路的多層復合鈍化結構示意圖 圖2為常規的鈍化膜結構與本發明提出的多層復合鈍化結構的N管小電流特性對比圖
具體實施例方式以下結合附圖，并以光電轉換集成電路為實施例，對本發明內容進一步說明。
Bipolar電路的多層復合鈍化膜結構，如圖1所示，包括淀積在硅基底表面的底層氧化硅薄膜層(1)和淀積在該氧化硅薄膜層(1)上的氮化硅薄膜層(2)，所述的氧化硅薄膜層(1)中摻有一定比例的磷烷，磷烷在氧化硅薄膜層中的比例為3% 5%，氧化硅薄膜層(1)依次為不摻雜的二氧化硅層(3)、摻雜的磷硅玻璃層(4)、不摻雜的二氧化硅層(5)。其中，氮化硅薄膜層(2)除保護半導體的金屬引線不受劃傷，提高電路的抗潮濕能力和抗輻照能力外，還可以在氮化硅薄膜(2)的掩蔽作用下對管芯進行適當的熱處理，促使氮化硅薄膜(2)中的氫向Si-Si02界面擴散，填充Si-Si02界面懸掛鍵缺陷，改善管芯的線性，提高了晶體管的小電流放大系數。另外，由于摻雜的磷硅玻璃層(4)具有較強的吸雜能力，通過摻雜的磷硅玻璃層(4)選擇合適的磷含量，能有效捕獲體內鈉等可動離子，進一步穩定Si表界面態，減少反向漏電流，避免器件特性曲線出現軟擊穿的問題；不摻雜的二氧化硅層(3)可以防止摻雜的磷硅玻璃層(4)直接與鋁線接觸，提高可靠性；不摻雜的二氧化硅層(5)可以防止摻雜的磷硅玻璃層(4)在加工氮化硅薄膜層(2)之前吸潮。
Bipolar電路的多層復合鈍化膜結構的厚度為8000 12000A，其中氧化硅薄膜層(1)厚度在3000 6000A,二氧化硅層(3)、摻雜的磷硅玻璃層(4)、不摻雜的二氧化硅層(5)
的厚度比在i : i : i i : 2 : 2之間，所述氮化硅薄膜層(2)厚度在5000 6000A。 Bipolar電路的多層復合鈍化膜生成工藝方法，包括如下步驟
(1)在硅光電轉換集成電路基底上采用低壓化學氣相淀積應力與基底接近的氧化硅薄膜層(1)，膜層總厚度為5000A。不摻雜的二氧化硅層(3)、摻雜的磷硅玻璃層(4)、不摻雜的二氧化硅層(5)厚度分別為1000A、 2000A、 2000A; (2)在氧化硅薄膜層(1)上采用等離子體增強化學氣相淀積膜厚為5000A的氮化硅薄膜層薄膜層(2) (3)在上述氧化硅-氮化硅多層復合鈍化結構淀積形成后，采用光刻、刻蝕工藝形成壓電區域，然后采用氮氫合金工藝對芯片進行適當的熱處理，提高了晶體管的小電流放大系數，改善了芯片的光電性能。 圖2為常規的鈍化膜結構與本發明提出的多層復合鈍化結構的N管小電流特性對比，可以看出采用本發明多層復合鈍化結構加工的集成電路N管，其小電流特性比常規氧化硅鈍化結構明顯提高50%以上；另P管提高幅度更大。 應該理解到的是，上述實施例只是對本發明的說明，而不是對本發明的限制，任何不超出本發明實質精神范圍內的發明創造，均落入本發明保護范圍之內。
權利要求
Bipolar電路的多層復合鈍化膜結構，其特征在于包括淀積在硅基底表面的底層氧化硅薄膜層和淀積在該氧化硅薄膜層上的氮化硅薄膜層，所述的氧化硅薄膜層中摻有一定比例的磷烷，氧化硅薄膜層依次為不摻雜的二氧化硅層、摻雜的磷硅玻璃層、不摻雜的二氧化硅層。
2. 如權利要求1所述的Bipolar電路的多層復合鈍化膜結構，其特征在于Bipolar電 路的多層復合鈍化膜結構的厚度為8000 12000A，其中氧化硅薄膜層厚度在3000 6000A，二氧化硅層、摻雜的磷硅玻璃層、不摻雜的二氧化硅層的厚度比在i : i : i i : 2 : 2之間，所述氮化硅薄膜層厚度在5000 6000A。
3. 如權利要求1所述的Bipolar電路的多層復合鈍化膜結構，其特征在于磷烷在氧化 硅氧化硅薄膜層中的比例為3% 5%。
4. Bipolar電路的多層復合鈍化膜生成工藝方法，包括如下步驟(1) 采用低壓化學氣相淀積的方式，在硅基底上生成應力與基底接近的底層氧化硅薄 膜層，并且在淀積過程中通入一定比例的磷烷，形成的氧化硅薄膜依次為不摻雜的二氧化 硅層、摻雜的磷硅玻璃層、不摻雜的二氧化硅層；(2) 在氧化硅薄膜層中不摻雜的二氧化硅層上采用等離子體增強化學氣相淀積的方式 生成一層氮化硅薄膜層；(3) 氧化硅-氮化硅多層復合鈍化結構淀積形成后，通過光刻、刻蝕工藝形成多層復合 鈍化層保護膜的圖案，然后采用氮氫合金工藝對芯片進行適當的熱處理，促使氮化硅薄膜 中的氫向Si-Si02界面擴散，填充Si-Si02界面懸掛鍵缺陷，改善管芯的線性，提高了晶體管 的小電流放大系數。
5. 如權利要求4所述的Bipolar電路的多層復合鈍化膜生成工藝方法，其特征在于 所述步驟(1)低壓化學氣相淀積的工藝條件為在200 300毫托的低壓環境以及400 45(TC的溫度條件下通入SiHpOy以及重量百分比在2wt% 6wt^的P4氣體。
6. 如權利要求4所述的Bipolar電路的多層復合鈍化膜生成工藝方法，其特征在于步 驟(2)所述的等離子體增強化學氣相淀積工藝條件為極板間距為300 600mils、淀積溫 度為350 400。C、腔體壓力為3. 0 6. 0托、射頻功率為300 450W的條件下，通入一定 比例流量的SiH4、 NH3、 He和N2。
7. 如權利要求4所述的Bipolar電路的多層復合鈍化膜生成工藝方法，其特征在于所 述步驟(3)所述的氮氫合金工藝是在400 45(TC溫度下進行30分鐘，N2為10升，H2為 300毫升。
8. 如權利要求4所述的Bipolar電路的多層復合鈍化膜生成工藝方法，其特征在 于生成的Bipolar電路的多層復合鈍化膜結構的厚度為8000 12000A，其中氧化硅薄膜 層厚度在3000 6000A，二氧化硅層、摻雜的磷硅玻璃層、不摻雜的二氧化硅層的厚度比在i : i : i i : 2 : 2之間，所述氮化硅薄膜層厚度在5000 6000A。
9. 如權利要求4所述的Bipolar電路的多層復合鈍化膜生成工藝方法，其特征在于磷 烷在氧化硅薄膜層中的比例為3% 5%。
全文摘要
本發明提供了Bipolar電路的多層復合鈍化膜結構包括淀積在硅基底表面的底層氧化硅薄膜層和淀積在該氧化硅薄膜層上的氮化硅薄膜層，所述的氧化硅薄膜層中摻有一定比例的磷烷，氧化硅薄膜層依次為不摻雜的二氧化硅層、摻雜的磷硅玻璃層、不摻雜的二氧化硅層。同時本發明還提供了Bipolar電路的多層復合鈍化膜生成工藝方法，利用本發明實現的Bipolar電路的多層復合鈍化膜結構具有抗劃傷、抗潮濕、高致密度、低膜應力、較高的吸雜能力、較好的臺階覆蓋能力，優良的光電性能、電學特性及熱穩定性，減少了軟擊穿、解決了可靠性差等問題。
文檔編號H01L23/00GK101710580SQ200910155108
公開日2010年5月19日 申請日期2009年12月1日 優先權日2009年12月1日
發明者劉琛, 呂艷欣, 李小鋒, 陳元金 申請人:杭州士蘭集成電路有限公司