專利名稱：：電子元件的制作方法
技術領域：
：本發明涉及電子元件，特別是涉及把線圈內裝在疊層體中的電子元件。
背景技術：
：作為現有的電子元件，例如專利文獻l中記載的疊層型線圈元件已經公知。在該疊層型線圈元件中，線圈用導體和絕緣性基片相互交替層疊起來。進一步在設置于最上層和最下層的線圈用導體上，設置用來連接線圈與外部電極的引出電極。在完成這種疊層型線圈元件時，進行直流電阻值的測定等檢查，來判定成品/次品。但是，像如下所說明的那樣，在前述的疊層型線圈元件中，檢査時測定的直流電阻值可能會產生離散，而無法正確判定成品/次品。圖ii是疊層型線圈元件iio的外觀立體圖，圖12是疊層型線圈元件110的C一C斷面結構圖。圖11中記載著疊層型線圈元件110、疊層體112、外部電極114a、114b和端子Tl、T2;圖12中記載著疊層型線圈元件110、疊層體112、外部電極114a、引出部116和端子T1。如圖ll所示，疊層型線圈元件110中，端子T1、T2被從箭頭a方向或P方向中的任一方向頂觸，以進行直流電阻值的測定。是從箭頭a方向頂觸端子Tl、T2還是從箭頭P方向頂觸端子T1、T2并不是一定的，這取決于檢査時的疊層型線圈元件110的方向。這里，如圖12所示，外部電極114a經引出部116與內裝在疊層體112中的線圈相連接。因此，在測定直流電阻值時，電流從端子Tl通過外部電極114a和引出部116流入線圈。圖12中，引出部116設置得偏向層疊方向的上側。所以，在從箭頭a方向頂觸端子Tl的情況下電流流經外部電極114a的距離Lll會比在從箭頭P方向頂觸端子Tl的情況下電流流經外部電極114a的距離L12長。結果，從箭頭a方向頂觸端子Tl、T2的情況下的疊層型線圈元件110的直流電阻值大于從箭頭P方向頂觸端子T1、T2的情況下的疊層型線圈元件110的直流電阻值，即，檢査時的直流電阻值會產生離散。專利文獻1特開平10-270249號公報
發明內容因此，本發明的目的在于提供一種能夠抑制因頂觸端子的方向不同而產生直流電阻值誤差的電子元件。本發明的一個實施方式的電子元件的特征在于具備把多層絕緣層層疊起來而構成的長方體狀的疊層體，內裝在所述疊層體內的線圈；電氣連接在所述線圈上同時設置在所述疊層體的側面上的外部電極；電氣連接在所述線圈上、同時并排在通過所述側面的對角線的交點且沿層疊方向延伸的線上、而相互電氣連接的多個連接部。按照本發明，能夠抑制因頂觸端子的方向不同而產生直流電阻值離散。圖1是第一實施方式的電子元件的立體圖。圖2是第一實施方式的電子元件的疊層體的分解立體圖。圖3是圖1的電子元件的A—A和B—B斷面結構圖。圖4是電子元件制作時使用的陶瓷基片的外觀立體圖。圖5是第二實施方式的電子元件的疊層體的分解立體圖。圖6是圖5的電子元件的斷面結構圖。圖7是第三實施方式的電子元件的疊層體的分解立體圖。圖8是圖7的電子元件的斷面結構圖。圖9是第四實施方式的電子元件的疊層體的分解立體圖。圖10是圖9的電子元件的斷面結構圖。圖11是現有的疊層型線圈元件的外觀立體圖。圖12是圖11的疊層型線圈元件的C一C斷面結構圖。符號的說明blb5、22a22n、24a24n通路孔導體L線圈10a10d電子元件12a12d疊層體14a、14b外部電極16a16n磁性體層20a、20b、26a26e、28a28e引出部具體實施例方式以下說明本發明的實施方式的電子元件。(第一實施方式)(電子元件的構成)以下參照本發明的第一實施方式的電子元件10a。圖1是第一實施方式的電子元件10a的立體圖；圖2是第一實施方式的電子元件10a的疊層體12a的分解立體圖；圖3是圖1的電子元件10a的A—A和B—B斷面結構圖。以下把電子元件10a的層疊方向定義為z軸方向；把沿電子元件10a的長邊的方向定義為x軸方向；把沿電子元件10a的短邊的方向定義為y軸方向。x軸、y軸、z軸相互正交。如圖1所示，電子元件10a具備有疊層體12a和外部電極14a、14b。疊層體12a具有長方體形狀，內裝線圈L。以下，把位于疊層體12a的x軸方向的兩端的側面作為側面S1、S2;把位于疊層體12a的y軸方向的兩端的側面作為側面S3、S4;把位于疊層體12a的z軸方向的兩端的側面作為上面S5和下面S6。外部電極14a、14b分別電氣連接在線圈L上，同時覆蓋住位于x軸方向的兩端的側面S1、S2和構成該側面S1、S2的棱線。該外部電極14a、14b是在銀電極上鍍上一層Ni/Sn再被覆一層Ag/Pd合金的電極。如圖2所示，將磁性體層16a16n(絕緣層)沿z軸方向層疊起來構成疊層體12a。磁性體層16a16n用含Ni的強磁性的鐵氧體(例如，Ni-Zn-Cu系鐵氧體)制作。以下，在指單個的磁性體層16的情況下，在參照符號的后面加注字母，而在統稱磁性體層的情況下，省略參照符號后面的字母。如圖2所示，線圈L是一面旋轉一面沿z軸方向行進的螺旋狀的線圈。即，線圈L的線圈軸平行于z軸方向。如圖2所示，線圈L包含線圈電極18a18f、引出部20a、20b和通路孔導體blb5。以下，在指單個的線圈電極18、弓(出部20的情況下，在參照符號的后面加注字母，而在統稱它們的情況下，省略參照符號后面的字母。如圖2所示，線圈電極18a18f分別被形成在磁性體層16e16j的主面上，與磁性體層16層疊在一起。各線圈電極18由電阻率低于外部電極14a、14b的Ag構成的導電材料制成，具有3/4圈的長度，而且被配置得在z軸方向上相互重合。線圈電極18的長度不限于3/4圈。被設置在z軸方向的最上側和最下側的線圈電極18a和18f的端部分別設置有引出部20a、20b。引出部20a由電阻率低于外部電極14a、14b的Ag構成的導電材料制成，在磁性體層16e的x軸方向的右側的邊上引出來，并沿該邊延伸；引出部20b由電阻率低于外部電極14a、14b的Ag構成的導電材料制成，在磁性體層16j的x軸方向的左側的邊上引出來，并沿該邊延伸。把磁性體層16e16n層疊起來，如圖3所示(圖3上僅記載側面Sl側)，引出部20a、20b在疊層體12a的設置有外部電極14a、14b的側面S2、Sl上從該疊層體12a露出來，并沿y軸方向延伸。這樣，引出部20a、20b和外部電極14a、14b就被連接起來，線圈L被連接在外部電極14a、14b上。通路孔導體blb5分別由電阻率低于外部電極14a、14b的Ag構成的導電材料制成，如圖2所示，沿z軸方向貫通磁性體層16e16i。在將磁性體層16層疊起來時，通路孔導體blb5把鄰接的線圈電極18相互連接起來。更詳細地說，通路孔導體bl把線圈電極18a的端部中未設置引出部20a的一方的端部與線圈電極18b的端部連接起來；通路孔導體b2把線圈電極18b的端部中未連接通路孔導體bl的一方的端部與線圈電極18c的端部連接起來；通路孔導體b3把線圈電極18c的端部中未連接通路孔導體b2的一方的端部與線圈電極18d的端部連接起來；通路孔導體b4把線圈電極18d的端部中未連接通路孔導體b3的一方的端部與線圈電極18e的端部連接起來；通路孔導體b5把線圈電極18e的端部中未連接通路孔導體b4的一方的端部與線圈電極18f中未設置引出部20b的一方的端部連接起來。通路孔導體22a22n分別由電阻率低于外部電極14a、14b的Ag構成的導電材料制成，如圖2所示(圖2中，通路孔導體22b22d、22122n被遮住而隱蔽)，通路孔導體22被設置在磁性體層i6a16n的x軸方向的左側的邊的中央處，沿z軸方向貫通磁性體層16a16n。通路孔導體22a22n具有將通路孔導體切掉一半的形狀(從z軸方向看時是半圓形狀)。這樣，在將磁性體層16a16n層疊起來時，支承孔導體22a22n就像圖2和圖3所示的那樣被相互連接起來，同時，在側面S1上，并排在通過該側面Sl的對角線的交點且沿z軸方向延伸的線上。在本實施方式中，通路孔導體22a22n被連續設置在疊層體12a的側面Sl的上下端之間。另外，由于通路孔導體22a22n從側面S1露出來，所以，如圖3(b)所示，與外部電極14a電氣連接。如圖2所示，由于通路孔導體22j與引出部20b重合，所以通路孔導體22a22n也與線圈L電氣連接。通路孔導體24a24n分別由電阻率低于外部電極14a、14b的Ag構成的導電材料制成，如圖2所示，通路孔導體24被設置在磁性體層16a16n的x軸方向的右側的邊的中央處，沿z軸方向貫通磁性體層16a16n。通路孔導體24a24n具有將通路孔導體切掉一半的形狀(從z軸方向看時是半圓形狀)。這樣，在將磁性體層16a16n層疊起來時，通路孔導體24a24n就像圖2和圖3所示的那樣被相互連接起來，同時，在側面S2上，并排在通過該側面S2的對角線的交點且沿z軸方向延伸的線上。在本實施方式中，通路孔導體24a24n被連續設置在側面S2的上下端之間。另外，由于通路孔導體24a24n從側面S2露出來，所以，如圖3(b)所示，與外部電極14b電氣連接。如圖2所示，由于通路孔導體24e與引出部20a重合，所以通路孔導體24a24n也與線圈L電氣連接。以下，在指單個的通路孔導體22、24的情況下，在參照符號的后面加注字母,而在統稱它們的情況下，省略參照符號后面的字母。按照以上構成的電子元件10a，由于設置有通路孔導體22、24，所以，像以下所說明的那樣，抑制了因頂觸端子的方向不同而產生的直流電阻值離散。更詳細地說，如圖3(a)所示，引出部20b在疊層體12a中z軸方向的比中央靠下側處沿y軸方向延伸。因此，通路孔導體22不存在的情況下，從箭頭a方向頂觸端子Tl時端子Tl與引出部20b之間的距離大于從箭頭P方向頂觸端子Tl時端子Tl與引出部20b之間的距離。所以，從箭頭a方向頂觸端子Tl的情況與從箭頭e方向頂觸端子Tl的情況相比，端子T1與引出部20b之間的距離更長，端子Tl與引出部20b之間的直流電阻值就會變大。因此，在電子元件10a中，把通路孔導體22設置得一直延伸到上表面S5，這樣，如圖3(a)所示，在將端子Tl從箭頭a方向頂觸外部電極14a的情況下，分成為從端子T1通過外部電極14a流至引出部20b的電流路徑和從端子Tl通過通路孔導體22流至引出部20b的電流路徑兩條并聯的電流路徑。結果，在將端子Tl從箭頭a方向頂觸外部電極14a的情況下，端子T1與引出部20b之間的直流電阻值大為降低。另一方面，在將端子Tl從箭頭P方向頂觸外部電極14a的情況下，即使設置了通路孔導體22，其電流路徑也幾乎不變，所以端子Tl與引出部20b之間的直流電阻值基本沒有變化。如上所述，如果采用電子元件10a，通過設置通路孔導體22，能夠減小在從箭頭a方向頂觸端子Tl的情況下和從箭頭0方向頂觸端子Tl的情況下的、端子Tl與引出部20b之間的直流電阻值之差。結果，能夠抑制因頂觸端子的方向不同而產生直流電阻值離散。設置通路孔導體24產生的效果與設置通路孔導體22產生的效果一樣，所以省略說明。特別是在電子元件10a的引出部20a、20b和通路孔導體22、24的電阻率低于外部電極14a、14b的電阻率的情況下，更加有效。更詳細地說，用導電性粘接劑把電子元件10a安裝在電路基板上，由于導電性粘接劑與Ag的相溶性不好，所以，外部電極14a、14b采用將Ni/Sn電鍍在銀電極上再用Ag/Pd合金等實施涂覆形成的電極。可是，將Ni/Sn電鍍在銀電極上再用Ag/Pd合金等實施涂覆而成的外部電極14a、14b的電阻率比由Ag構成的引出部20a、20b的電阻率大。因此，在圖3(a)中，不存在通路孔導體22時，從箭頭a方向頂觸端子Tl的情況下端子Tl與引出部20b之間的直流電阻值，會比從箭頭e方向頂觸端子Tl的情況下大得多。因此，如圖3所示，在設置了電阻率低于外部電極14a的電阻率的通路孔導體22時，在從箭頭a方向頂觸端子Tl的情況下，來自端子T1的電流大半不流經相對高電阻的外部電極14a，而是流經相對低電阻的通路孔導體22，到達引出部20b。即，從箭頭a方向頂觸端子Tl的情況下的電流路徑以通過通路孔導體22的電流路徑為主。結果，更有效地降低了從箭頭a方向頂觸端子Tl的情況下的端子T1與引出部20b之間的直流電阻值，使其略等于通路孔導體22的直流電阻值。因此，能夠抑制因頂觸端子的方向不同而產生直流電阻值離散。設置通路孔導體24產生的效果與設置支承孔導體22產生的效果一樣，所以省略說明。按照電子元件10a，通路孔導體22、24被設置在通過側面S1、S2的對角線的交點且沿z軸方向延伸的線上。因此，如以下的說明那樣，對于電子元件10a，能夠提高直流電阻值的測定精度。更詳細地說，如圖3(a)所示，通路孔導體22在疊層體12a的y軸方向的中央處沿z軸方向延伸。因此，從箭頭a方向頂觸端子Tl的情況下的端子T1與通路孔導體22之間的距離的最大值是圖3(a)的上表面S5的y軸方向的寬度的一半。另一方面，如果通路孔導體22偏離y軸方向的中央，從箭頭a方向頂觸端子Tl的情況下的端子Tl與通路孔導體22之間的距離的最大值就增大，增大的距離量為通路孔導體22的偏移量。由以上所知，與通路孔導體22在疊層體12a的y軸方向的中央以外的位置處沿z軸方向延伸的情況相比，通路孔導體22在疊層體12a的y軸方向的中央處沿z軸方向延伸就能夠減小端子Tl與通路孔導體22之間的距離的最大值。端子Tl與通路孔導體22之間的距離影響端子T1與通路孔導體22之間的直流電阻值。因此，如果采用電子元件10a，能夠減輕端子T1的接觸位置不同而引起的直流電阻值的離散，可以提高直流電阻值的測定精度。對于通路孔導體24，其情況也與通路孔導體22—樣。(實驗結果)為了更加明確電子元件10a達到的效果，本申請的發明人進行了如下說明的實驗。具體地說，作為實驗例，制作30個符合以下所示的條件的電子元件10a，計算直流電阻值的平均值和標準偏差。另外，作為比較例，制作30個在電子元件10a未設置通路孔導體22、24的電子元件，計算直流電阻值的平均值和標準偏差。磁性體層16的導磁率400磁性體層16的材料Ni-Cu-Zn系鐵氧體芯片尺寸1.6mmXO.8mmXO.8mm線圈L的長度6.5圈表l所表示的是實驗結果。如表1所示，可以得出實驗例的直流電阻值的平均值小于比較例的直流電阻值的平均值。另外，也可以得出實驗例的直流電阻值的標準偏差小于比較例的直流電阻值的標準偏差。即，由實驗可知，在電子元件10a中設置通路孔導體22、24就可以實現低電阻化，同時能夠抑制直流電阻值的離散。表l<table>tableseeoriginaldocumentpage9</column></row><table>(電子元件的制造方法)以下參照圖1和圖4說明電子元件10a的制造方法。圖4是制作電子元件10a時使用的陶瓷基片216a216n的外觀立體圖。圖4中，陶瓷基片216a216n分別是構成磁性體層16a16n的薄片。按如下工序來制作陶瓷基片216。按規定的配比稱量三氧化二鐵(Fe203)、氧化鋅(ZnO)、氧化鎳(NiO)和氧化銅(Cu0);把各材料作為原材料投入到球磨機中，進行濕式調和。把所得到的混合物干燥后進行粉碎，在750。C的溫度下把所得到的粉末焙燒1小時；在球磨機中將所得到的焙燒粉末進行濕式粉碎后，干燥后再粉碎，由此得到強磁性的鐵氧體陶瓷粉末。對該鐵氧體陶瓷粉末加入氧化鈷(Co304)、粘合劑(醋酸乙烯樹脂、水溶性丙烯等)和可塑劑、濕潤材料、分散劑，用球磨機進行混合；此后，通過減壓進行脫泡。用刮漿法使所得到的陶瓷漿液形成片狀，并使其干燥，來制作陶瓷基片216。然后，在陶瓷基片216a216n上形成構成通路孔導體22a22n、24a24n的通路孔。具體地說，如圖4所示，將激光束照射在用虛線表示的陶瓷基片216a216n的切割位置上，形成通路孔。接下來，用印刷涂覆等方法對該通路孔填充Ag、Pd、Cu、Au或它們的合金等導電膏。然后，在陶瓷基片216e216i上形成通路孔導體blb5。具體地說，如圖4所示，將激光束照射在用虛線表示的陶瓷基片216e216i上，形成通路孔。接下來，用印刷涂覆等方法對該通路孔填充Ag、Pd、Cu、Au或它們的合金等導電膏。然后，用網印法或光刻法把以Ag、Pd、Cu、Au或它們的合金等為主要成分的導電膏涂覆在陶瓷基片216e216j上，由此形成線圈電極18a18f和引出部20a、20b。使用比重為4.04的Ag膏作為導電膏。也可以在形成線圈電極18a18f和引出部20a、20b的同時，對通路孔導體填充導電膏。然后，如圖4所示，按陶瓷基片216a216n的順序從上側到下側將其排列重疊起來。更詳細地說，配置陶瓷基片216n。接下來，在陶瓷基片216n上進行陶瓷基片216m的配2161、216k、216j、216i、216h、216g、216f、216e、216d、216c、216b、216a，也按該順序進行重疊和臨時壓接，從而得到主疊層體。再用水壓機等對主疊層體實施正式壓接。然后，用閘刀式剪切機按圖4的虛線位置把主疊層體切割成規定尺寸(1.6mmxO.8mmx0.8iM)的疊層體12a，從而得到未燒結的疊層體12a。在切割時，圓形的通路孔導體被分割成兩個半圓形的通路孔導體22、24。接下來，對未燒結的疊層體12a進行脫粘合劑處理和進行燒結。脫粘合劑處理例如是按低氧氣氛中50(TC溫度下2小時的條件進行。燒結例如是按IOO(TC溫度下2小時的條件進行。用以上的工序得到燒結好的疊層體12a。對疊層體12a實施滾磨加工，進行磨邊。此后，例如用浸漬方法等方法在疊層體12a的表面上涂覆以銀為主要成分的電極膏，并進行燒結，由此來形成構成外部電極14a、14b的銀電極。銀電極在120'C溫度下干燥10分鐘，再在89(TC溫度下進行60分鐘的燒結。然后，在銀電極的表面上鍍Ni/鍍Sn，再用浸漬方式涂覆由比重為2.85的Ag/Pd合金制成的膏。最后，在隧道爐內80(TC溫度下燒結1小時，形成外部電極14a、14b。經以上的工序后，就做成了圖1所示的電子元件10a。(第二實施方式)以下參照本發明的第二實施方式的電子元件10b。電子元件10b的制造方法與電子元件10a的制造方法略同，所以省略說明。圖5是第二實施方式的電子元件10b的疊層體12b的分解立體圖，圖6是圖5的電子元件10b的斷面結構圖。電子元件10b的外觀立體圖與電子元件10a的外觀立體圖相同，援用圖l。以下，把電子元件10b的層疊方向定義為z軸方向；把沿電子元件10b的長邊的方向定義為x軸方向；把沿電子元件10b的短邊的方向定義為y軸方向。x軸、y軸和z軸相互正交。電子元件10b和電子元件10a的不同點是引出部20a、20b的形狀。更詳細地說，如圖5所示，在電子元件10b中，引出部20a跨磁性體層16e的x軸方向的右側的整條邊；同樣，如圖5所示，在電子元件10b中，引出部20b跨磁性體層16j的x軸方向的左側的整條邊。在將磁性體層16a16n層疊起來時，如圖6所示，引出部20a、20b(圖6上僅記載著引出部20b)橫切疊層體12b的側面Sl。結果，在y軸方向的兩端，引出部20a、20b也與外部電極14a、14b接觸，所以電子元件10b中的外部電極14a、14b與引出部20a、20b之間的電阻值就比電子元件10a的該電阻值低。至于電子元件10b的其他構成，與電子元件10a的其他構成相同，省略說明。與電子元件10a同樣，電子元件10b能夠抑制因頂觸端子Tl、T2的方向不同而引起直流電阻值離散。(第三實施方式)以下參照本發明的第三實施方式的電子元件10c。電子元件10c的制造方法與電子元件10a的制造方法略同，所以省略說明。圖7是第三實施方式的電子元件10c的疊層體12c的分解立體圖，圖8是圖7的電子元件10c的斷面結構圖。電子元件10c的外觀立體圖與電子元件10a的外觀立體圖相同，援用圖l。以下，把電子元件10c的層疊方向定義為z軸方向；把沿電子元件10c的長邊的方向定義為x軸方向；把沿電子元件10c的短邊的方向定義為y軸方向。x軸、y軸和z軸相互正交。電子元件10c和電子元件10b的不同點是在電子元件10c把引出部26a26e分別設置在磁性體層16e16i上的同時，把引出部28a28e分別設置在磁性體層16f16j上。更詳細地說，如圖7所示，在電子元件10c中，引出部26a26e分別跨磁性體層16e16i的x軸方向的左側的整條邊；同樣，引出部28a28e分別跨磁性體層16f16j的x軸方向的右側的整條邊。引出部26a26e、28a28e未直接連接在線圈電極18上。在將磁性體層16a16n層疊起來時，如圖8所示，引出部26a26e、28a28e(圖8上僅記載著引出部26a26e)被電氣連接在外部電極14a、14b上。這樣，在電子元件10c中，線圈L與外部電極14a、14b的連接點就比電子元件10b更增加了，線圈L與外部電極14a、14b之間的電阻值就低。至于電子元件10c的其他構成，與電子元件10b的其他構成一樣，省略說明。與電子元件10a、電子元件10b同樣，電子元件10c能夠抑制因頂觸端子Tl、T2的方向不同而引起直流電阻值離散。(第四實施方式)以下參照本發明的第四實施方式的電子元件10d。電子元件10d的制造方法與電子元件10a的制造方法略同，所以省略說明。圖9是第四實施方式的電子元件10d的疊層體12d的分解立體圖，圖10是圖9的電子元件10d的斷面結構圖。電子元件10d的外觀立體圖與電子元件10a的外觀立體圖相同，援用圖l。以下，把電子元件10d的層疊方向定義為z軸方向；把沿電子元件10d的長邊的方向定義為x軸方向；把沿電子元件10d的短邊的方向定義為y軸方向。x軸、y軸和z軸相互正交。電子元件10d和電子元件10a的不同點是，在電子元件10d中，在磁性體層16a、16n上未設置通路孔導體22a、22n、24a、24n。因此，在將磁性體層16a16n層疊起來時，如圖10所示，通路孔導體22b22m、24b24m(圖10上僅記載著通路孔導體22b22m)就分別離開側面S1、S2的z軸方向的上端和下端。這樣，通路孔導體22、24就不一定必須在該z軸方向的上端和下端與外部電極14a、14b接觸。權利要求1.一種電子元件，其特征在于具備把多層絕緣層層疊起來而構成的長方體狀的疊層體，內裝在所述疊層體內的線圈，電氣連接在所述線圈上同時設置在所述疊層體的側面上的外部電極，電氣連接在所述線圈上、同時并排在通過所述側面的對角線的交點且沿層疊方向延伸的線上、而相互電氣連接的多個連接部。2.根據權利要求l所述的電子元件，其特征在于所述線圈包含與所述多層絕緣層一起層疊起來的多個線圈電極、連接在所述線圈電極上同時沿與疊層方向正交的方向延伸地露出在所述側面上的引出部。3.根據權利要求2所述的電子元件，其特征在于所述引出部的電阻率和所述連接部的電阻率小于所述外部電極的電阻率。4.根據權利要求2或3所述的電子元件，其特征在于所述引出部橫切所述側面。5.根據權利要求1至4任一項所述的電子元件，其特征在于所述多個連接部是連續設置在所述側面的疊層方向的上下端之間的通路孔導體。全文摘要提供一種能夠抑制因頂觸端子的方向不同而產生直流電阻值離散的電子元件。磁性體層(16)被層疊起來而構成疊層體(12a)，線圈(L)被內裝在疊層體(12a)內；外部電極電氣連接在線圈(L)上，并設置在疊層體(12a)的側面上；通路孔導體(22a～22n)、(24a～24n)電氣連接在外部電極和線圈(L)上，同時，以并排在通過設有外部電極的側面的對角線交點且沿z軸方向延伸的線上而相互電氣連接的狀態被設置在該側面上。文檔編號H01F17/00GK101620917SQ20091014893公開日2010年1月6日申請日期2009年6月3日優先權日2008年6月5日發明者巖崎惠介申請人:株式會社村田制作所